芯片質量與可靠性測試

1、芯片質量與可靠性測試質量（Quality）和可靠性（Reliability）在一定程度上可以說是IC產(chǎn)品的生命，好的品質，長久的耐力往往就是一顆優(yōu)秀IC產(chǎn)品的競爭力所在。在做產(chǎn)品驗證時我們往往會遇到三個問題，驗證什么，如何去驗證，哪里去驗證，這就是what, how , where 的問題了。 解決了這三個問題，質量和可靠性就有了保證，制造商才可以大量地將產(chǎn)品推向市場，客戶才可以放心地使用產(chǎn)品。本文將目前較為流行的測試方法加以簡單歸類和闡述，力求達到拋磚引玉的作用。 Quality 就是產(chǎn)品性能的測量，它回答了一個產(chǎn)品是否合乎SPEC的要求，是否符合各項性能指標的問題；Reliability則

2、是對產(chǎn)品耐久力的測量，它回答了一個產(chǎn)品生命周期有多長，簡單說，它能用多久的問題。所以說Quality解決的是現(xiàn)階段的問題，Reliability解決的是一段時間以后的問題。 知道了兩者的區(qū)別，我們發(fā)現(xiàn)，Quality的問題解決方法往往比較直接，設計和制造單位在產(chǎn)品生產(chǎn)出來后，通過簡單的測試，就可以知道產(chǎn)品的性能是否達到SPEC 的要求，這種測試在IC的設計和制造單位就可以進行。相對而言，Reliability的問題似乎就變的十分棘手，這個產(chǎn)品能用多久，who knows? 誰會能保證今天產(chǎn)品能用，明天就一定能用？為了解決這個問題，人們制定了各種各樣的標準，如 MIT-STD-883E Meth

3、od 1005.8 JESD22-A108-A EIAJED- 4701-D101等等，這些標準林林總總，方方面面，都是建立在長久以來IC設計，制造和使用的經(jīng)驗的基礎上，規(guī)定了IC測試的條件，如溫度，濕度，電壓，偏壓，測試方法等，獲得標準的測試結果。這些標準的制定使得IC測試變得不再盲目，變得有章可循，有法可依，從而很好的解決的what，how的問題。而Where的問題，由于Reliability的測試需要專業(yè)的設備，專業(yè)的器材和較長的時間，這就需要專業(yè)的測試單位。這種單位提供專業(yè)的測試機臺，并且根據(jù)國際標準進行測試，提供給客戶完備的測試報告，并且力求準確的回答Reliability的問題 在

4、簡單的介紹一些目前較為流行的Reliability的測試方法之前，我們先來認識一下IC產(chǎn)品的生命周期。典型的IC產(chǎn)品的生命周期可以用一條浴缸曲線（Bathtub Curve）來表示，如圖所示 Region (I) 被稱為早夭期（Infancy period） 這個階段產(chǎn)品的 failure rate 快速下降，造成失效的原因在于IC設計和生產(chǎn)過程中的缺陷；Region (II) 被稱為使用期（Useful life period） 在這個階段產(chǎn)品的failure rate保持穩(wěn)定，失效的原因往往是隨機的，比如EOS，溫度變化等等；Region (III) 被稱為磨耗期（Wear-Out per

5、iod） 在這個階段failure rate 會快速升高，失效的原因就是產(chǎn)品的長期使用所造成的老化等。 認識了典型IC產(chǎn)品的生命周期，我們就可以看到，Reliability的問題就是要力圖將處于早夭期failure的產(chǎn)品去除并估算其良率，預計產(chǎn)品的使用期，并且找到failure的原因，尤其是在IC生產(chǎn)，封裝，存儲等方面出現(xiàn)的問題所造成的失效原因。 下面就是一些 IC Product Level reliability test itemsRobustness test items ESD, Latch-up 對于Robustness test items 聽到的ESD，Latch-up 問題，

6、有很多的精彩的說明，這里就不再錦上添花了。下面詳細介紹其他的測試方法。Life test items EFR, OLT (HTOL), LTOL EFR: Early fail Rate Test Purpose:評估工藝的穩(wěn)定性，加速缺陷失效率，去除由于天生原因失效的產(chǎn)品。 Test condition:在特定時間內(nèi)動態(tài)提升溫度和電壓對產(chǎn)品進行測試 Failure Mechanisms：材料或工藝的缺陷包括諸如氧化層缺陷，金屬刻鍍， 離子玷污等由于生產(chǎn)造成的失效 Reference：具體的測試條件和估算結果可參考以下標準 MIT-STD-883E Method 1015.9 JESD22-A

7、108-A EIAJED- 4701-D101 HTOL/ LTOL：High/ Low Temperature Operating Life Purpose:評估器件在超熱和超電壓情況下一段時間的耐久力 Test condition:125?C，1.1VCC, 動態(tài)測試 Failure Mechanisms：電子遷移，氧化層破裂，相互擴散，不穩(wěn)定性，離子玷污等 Reference： 簡單的標準如下表所示，125?C條件下1000小時測試通過IC可以保證持續(xù)使用4年，2000小時測試持續(xù)使用8年；150?C 測試保證使用8年，2000小時保證使用28年。 125?C 150?C 1000 hr

8、s 4 years 8years 2000 hrs 8 years 28 years 具體的測試條件和估算結果可參考以下標準 MIT-STD-883E Method 1005.8 JESD22-A108-A EIAJED- 4701-D101Environmental test items PRE-CON, THB, HAST, PCT, TCT, TST, HTST, Solderability Test, Solder Heat Test PRE-CON: Precondition Test Purpose: 模擬IC在使用之前在一定濕度，溫度條件下存儲的耐久力，也就是IC從生產(chǎn)到使用之間

9、存儲的可靠性。 Test Flow: Step 1:SAM (Scanning Acoustic Microscopy) Step 2:Temperature cycling - 40?C(or lower) 60?C(or higher) for 5 cycles to simulate shipping conditions Step 3: Baking At minimum 125?C for 24 hours to remove all moisture from the package Step 4: Soaking Using one of following soak condi

10、tions -Level 1: 85?C / 85%RH for 168 hrs （多久都沒關系） -Level 1: 85?C / 60%RH for 168 hrs （一年左右） -Level 1: 30?C / 60%RH for 192 hrs （一周左右） Step5: Reflow 240?C (- 5?C) / 225?C (-5?C) for 3 times (Pb-Sn) 245?C (- 5?C) / 250?C (-5?C) for 3 times (Lead-free) * choose according the package size Failure Mechan

11、isms: 封裝破裂，分層 Reference：具體的測試條件和估算結果可參考以下標準 JESD22-A113-D EIAJED- 4701-B101 THB:Temperature Humidity Bias Test Purpose: 評估IC產(chǎn)品在高溫，高壓，偏壓條件下對濕氣的抵抗能力，加速其失效進程 Test condition: 85?C，85%RH, 1.1 VCC, Static bias Failure Mechanisms：電解腐蝕 Reference：具體的測試條件和估算結果可參考以下標準 JESD22-A101-D EIAJED- 4701-D122 HAST: High

12、ly Accelerated Stress Test Purpose:評估IC產(chǎn)品在偏壓下高溫，高濕，高氣壓條件下對濕度的抵抗能力，加速其失效過程 Test condition:130?C， 85%RH, 1.1 VCC, Static bias，2.3 atm Failure Mechanisms：電離腐蝕，封裝密封性 Reference：具體的測試條件和估算結果可參考以下標準 JESD22-A110 PCT: Pressure Cook Test (Autoclave Test) Purpose:評估IC產(chǎn)品在高溫，高濕，高氣壓條件下對濕度的抵抗能力，加速其失效過程 Test condit

13、ion:130?C， 85%RH, Static bias，15PSIG（2 atm） Failure Mechanisms：化學金屬腐蝕，封裝密封性 Reference：具體的測試條件和估算結果可參考以下標準 JESD22-A102 EIAJED- 4701-B123*HAST與THB的區(qū)別在于溫度更高，并且考慮到壓力因素，實驗時間可以縮短，而PCT則不加偏壓，但濕度增大。 TCT: Temperature Cycling Test Purpose:評估IC產(chǎn)品中具有不同熱膨脹系數(shù)的金屬之間的界面的接觸良率。方法是通過循環(huán)流動的空氣從高溫到低溫重復變化。 Test condition:Con

14、dition B: - 55?C to 125?C Condition C: - 65?C to 150?C Failure Mechanisms：電介質的斷裂，導體和絕緣體的斷裂，不同界面的分層 Reference：具體的測試條件和估算結果可參考以下標準 MIT-STD-883E Method 1010.7 JESD22-A104-A EIAJED- 4701-B-131 TST: Thermal Shock Test Purpose:評估IC產(chǎn)品中具有不同熱膨脹系數(shù)的金屬之間的界面的接觸良率。方法是通過循環(huán)流動的液體從高溫到低溫重復變化。 Test condition:Condition

15、B: - 55?C to 125?C Condition C: - 65?C to 150?C Failure Mechanisms：電介質的斷裂，材料的老化（如bond wires）, 導體機械變形 Reference：具體的測試條件和估算結果可參考以下標準 MIT-STD-883E Method 1011.9 JESD22-B106 EIAJED- 4701-B-141* TCT與TST的區(qū)別在于TCT偏重于package 的測試，而TST偏重于晶園的測試 HTST: High Temperature Storage Life Test Purpose:評估IC產(chǎn)品在實際使用之前在高溫條件

16、下保持幾年不工作條件下的生命時間。 Test condition:150?C Failure Mechanisms：化學和擴散效應，Au-Al 共金效應 Reference：具體的測試條件和估算結果可參考以下標準 MIT-STD-883E Method 1008.2 JESD22-A103-A EIAJED- 4701-B111 Solderability Test Purpose:評估IC leads在粘錫過程中的可考度 Test Method:1. 蒸汽老化8 小時 2. 侵入245?C錫盆中 5秒 Failure Criterion：至少95良率 Reference：具體的測試條件和估算

17、結果可參考以下標準 MIT-STD-883E Method 2003.7 JESD22-B102 SHT Test:Solder Heat Resistivity Test Purpose:評估IC 對瞬間高溫的敏感度 Test Method:侵入260?C 錫盆中10秒 Failure Criterion：根據(jù)電測試結果 Reference：具體的測試條件和估算結果可參考以下標準 MIT-STD-883E Method 2003.7 EIAJED- 4701-B106Endurance test items Endurance cycling test, Data retention tes

18、t Endurance Cycling Test Purpose:評估非揮發(fā)性memory器件在多次讀寫算后的持久性能 Test Method:將數(shù)據(jù)寫入memory的存儲單元，在擦除數(shù)據(jù)，重復這個過程多次 Test condition: 室溫，或者更高，每個數(shù)據(jù)的讀寫次數(shù)達到100k1000k Reference：具體的測試條件和估算結果可參考以下標準 MIT-STD-883E Method 1033 Data Retention Test Purpose: 在重復讀寫之后加速非揮發(fā)性memory器件存儲節(jié)點的電荷損失 Test condition:在高溫條件下將數(shù)據(jù)寫入memory存儲單元

19、后，多次讀取驗證單元中的數(shù)據(jù) Failure Mechanisms：150?C Reference：具體的測試條件和估算結果可參考以下標準 MIT-STD-883E Method 1008.2 MIT-STD-883E Method 1033 在了解上述的IC測試方法之后，IC的設計制造商就需要根據(jù)不用IC產(chǎn)品的性能，用途以及需要測試的目的，選擇合適的測試方法，最大限度的降低IC測試的時間和成本，從而有效控制IC產(chǎn)品的質量和可靠度。Basic FA Flows Every experienced failure analyst knows that every FA is unique. No

20、body can truly say that he or she has developed a standard FA flow for every FA that will come his or her way.FAs have a tendency of directing themselves, with each subsequent step depending on the outcome of the previous step. The flow of an FA is influenced by a multitude of factors: the device it

21、self, the application in which it failed, the stresses that the device has undergone prior to failure, the point of failure, the failure rate, the failure mode, the failure attributes, and of course, the failure mechanism.Nonetheless, FA is FA, so it is indeed possible to define to a certain degree

22、a standard FA flow for every failure mechanism. This article aims to give the reader a basic idea of how the FA flow for a given failure mechanism may be standardized. Standardization in this context does not mean defining a step-by-step FA procedure to follow, but rather what to look for when analy

23、zing failures depending on what the observed or suspected failure mechanism is. Basic Die-level FA Flow 1) Failure Information Review. Understand thoroughly the customers description of the failure.Determine: a) the specific electrical failure mode that the customer is experiencing; b) the point of

24、failure or where the failure was encountered (field or manufacturing line and at which step?); c) what conditions the samples have already gone through or been subjected to; and d) the failure rate observed by the customer. 2) Failure Verification. Verify the customers failure mode by electrical tes

25、ting.Check the datalog results for consistency with what the customer is reporting. 3) External Visual Inspection. Perform a thorough external visual inspection on the sample.Note all markings on the package and look for external anomalies, i.e., missing/bent leads, package discolorations, package c

26、racks/chip-outs/scratches, contamination, lead oxidation/corrosion, illegible marks, non-standard fonts, etc. 4) Bench Testing. Verify the electrical test results by bench testing to ensure that all ATE failures are not due to contact issues only. The ideal case is for the customers reported failure

27、 mode, ATE results, and bench test results to be consistent with each other. 5) Curve Tracing.Perform curve tracing to identify which pins exhibit current/voltage (I/V) anomalies.The objective of curve tracing is to look for open or shorted pins and pins with abnormal I/V characteristics (excessive

28、leakage, abnormal breakdown voltages, etc.).FA may then be focused on circuits involving these anomalous pins. Dynamic curve tracing, wherein the unit is powered up while undergoing curve tracing, may be performed if static curve tracing does not reveal any anomalies. 6) X-ray Inspection.Perform x-r

29、ay inspection to look for internal package anomalies such as broken wires, missing wires, incorrect or missing die, excessive die attach voids, etc, without having to open the package.Xray inspection results must be consistent with curve trace results, e.g., if x-ray inspection revealed a broken wir

30、e at a pin, then curve tracing should reveal that pin to be open. 7) CSAM.Perform CSAM on plastic packages to determine if the samples have any internal delaminations that may lead to other failure attributes such as corrosion, broken wires, and lifted bonds. 8) Decapsulation.Once all the non-destru

31、ctive steps such as those above have been completed, the samples may be subjected to decapsulation to expose the die and other internal features of the device for further FA. 9) Internal Visual Inspection.Perform internal visual inspection after decap.This is usually done using a low-power microscop

32、e and a high-power microscope, proceeding from low magnification to higher ones. Look for wire/bond anomalies, die cracks, wire and die corrosion, die scratches, EOS/ESD sites, fab defects, and the like.SEM inspection may be needed in some instances. 10) Hot Spot Detection.If curve trace results indicate some major discrepancies between the I/V characteristics (especially with regard to power dissipation) of the samples and known good units, then the s