觸發(fā)器與時(shí)序邏輯電路

1、第11章 觸發(fā)器與時(shí)序邏輯電路組合電路的輸出僅與輸入有關(guān)，而時(shí)序電路的輸出不僅與輸入有關(guān)而且與電路原來的狀態(tài)有關(guān)。組成數(shù)字電路的重要單元電路是觸發(fā)器（Flip-Flop）。 本章首先介紹觸發(fā)器和同步時(shí)序電路的分析，然后介紹寄存器、計(jì)數(shù)器等常用集成時(shí)序電路，最后對(duì)異步時(shí)序電路的分析也給予了簡(jiǎn)單介紹。11.1 觸發(fā)器11.1.1 基本RS觸發(fā)器觸發(fā)器有兩個(gè)穩(wěn)定的狀態(tài)，可用來表示數(shù)字0和1。按結(jié)構(gòu)的不同可分為，沒有時(shí)鐘控制的基本觸發(fā)器和有時(shí)鐘控制的門控觸發(fā)器?；綬S觸發(fā)器是組成門控觸發(fā)器的基礎(chǔ)，一般有與非門和或非門組成的兩種，以下介紹與非門組成的基本RS觸發(fā)器。1電路結(jié)構(gòu)與符號(hào)圖11-1 基本RS

2、觸發(fā)器的真值表Qn+10101101011Qnn0011 用與非門組成的RS觸發(fā)器見圖11-1。圖中為置1輸入端，為置0輸入 端，都是低電平有效，Q、 為輸出端，一般以Q的狀態(tài)作為觸發(fā)器的狀態(tài)。表 圖11-1 與非門組成的基本RS觸發(fā)器 2工作原理與真值表（1）當(dāng)=0，=1時(shí)，因=0，G2門的輸出端，G1門的兩輸入為1，因此G1門的輸出端Q=0。（2）當(dāng)=1，=0時(shí)，因=0，G1門的輸出端Q=1，G2門的兩輸入為1，因此G2門的輸出端。（3）當(dāng)=1，=1時(shí)，G1門和G2門的輸出端被它們的原來狀態(tài)鎖定，故輸出不變。（4）當(dāng)=0，=0時(shí)，則有。若輸入信號(hào)=0，=0之后出現(xiàn)=1，=1，則輸出狀態(tài)不確

3、定。因此=0，=0的情況不能出現(xiàn)，為使這種情況不出現(xiàn)，特給該觸發(fā)器加一個(gè)約束條件=1。 由以上分析可得到表11-1所示真值表。這里Qn表示輸入信號(hào)到來之前Q的狀態(tài)，一般稱為現(xiàn)態(tài)。同時(shí)，也可用Qn+1表示輸入信號(hào)到來之后Q的狀態(tài)，一般稱為次態(tài)。3 時(shí)間圖?QSRQ.時(shí)間圖也稱為波形圖，用時(shí)間圖也可以很好的描述觸發(fā)器，時(shí)間圖分為理想時(shí)間圖和實(shí)際時(shí)間圖，理想時(shí)間圖是不考慮門電路延遲的時(shí)間圖，而實(shí)際時(shí)間圖考慮門電路的延遲時(shí)間。由與非門組成的RS觸發(fā)器理想時(shí)間圖見圖11-2。圖11-2 RS觸發(fā)器的理想時(shí)間圖門控觸發(fā)器在數(shù)字系統(tǒng)中，為了協(xié)調(diào)一致地工作，常常要求觸發(fā)器有一個(gè)控制端，在此控制信號(hào)的作用下，各

4、觸發(fā)器的輸出狀態(tài)有序地變化。具有該控制信號(hào)的觸發(fā)器稱為門控觸發(fā)器。門控觸發(fā)器按觸發(fā)方式可分為電位觸發(fā)、主從觸發(fā)和邊沿觸發(fā)三類；按邏輯功能可分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器等四種類型。觸發(fā)器的重點(diǎn)是它的邏輯功能和觸發(fā)方式。1. 門控RS觸發(fā)器（1） 電路結(jié)構(gòu)與符號(hào)圖門控RS觸發(fā)器見圖11-3。圖中C為控制信號(hào)，也稱為時(shí)鐘信號(hào)，記為CP。當(dāng)門控信號(hào)C為1時(shí)，RS信號(hào)可以通過G3，G4門，這時(shí)的門控觸發(fā)器就是與非門結(jié)構(gòu)的RS觸發(fā)器，當(dāng)門控信號(hào)為0時(shí)，RS信號(hào)被封鎖。（2）真值表 由圖11-3可見，C=1時(shí)S、R的作用 圖11-3 門控RS觸發(fā)器正好與基本SR觸發(fā)器中的、的作用相反，由此

5、可得到門控SR觸發(fā)器的真值表如表11-2所示。表11-3 門控RS觸發(fā)器的特性表 S R 0 0 0 0 0 101 0 1 0 0 1 100 1 0 0 1 0 111 1 1 0 1 1 111不允許表11-2 門控RS觸發(fā)器的真值表SRQ0101101000Qnn1111注意，對(duì)于門控RS觸發(fā)器，輸入端S、R不可同時(shí)為1，或者說SR=0為它的約束條件。（3） 特性表 根據(jù)以上分析可見觸發(fā)器的次態(tài)Qn+1不僅與觸發(fā)器的輸入S、R有關(guān)，也與觸發(fā)器的現(xiàn)態(tài)Qn有關(guān)。觸發(fā)器的次態(tài)Qn+1與現(xiàn)態(tài)Qn以及輸入S、R之間的真值表稱為特性表。由表11-2 門控RS觸發(fā)器的真值表可得到其特性表，其表如表1

6、1-3所示。（4） 特性方程觸發(fā)器的次態(tài)Qn+1與現(xiàn)態(tài)Qn以及輸入S、R之間的關(guān)系式稱為特性方程。由特性表可得門控RS觸發(fā)器的特性方程為：RS=0（約束條件）。2門控D觸發(fā)器把門控RS觸發(fā)器作成圖11-4的形式，有，將這兩式代入，得到其特性方程為： =D+DQn =D該形式的觸發(fā)器稱為D觸發(fā)器或D鎖存器。圖11-4 D觸發(fā)器3門控JK觸發(fā)器門控JK觸發(fā)器的電路如圖11-5所示，與門控RS觸發(fā)器相比較S=J，R=KQ。將S=J，R=KQ代入門控RS觸發(fā)器的特性方程后得到門控JK觸發(fā)器的特性方程為：Jn+Qn 同時(shí)我們也可以看到JK觸發(fā)器不需要約束條件，它的真值表如表11-4所示。表11-4 JK

7、觸發(fā)器的真值表JKQn+100Qn01010111n &&&&JKCPQQ. 4. 門控T觸發(fā)器圖11-6所示電路，是由門控JK觸發(fā)器組成的門控T觸發(fā)器。令J=K=T代入JK觸發(fā)器特性方程得到T觸發(fā)器特性方程為： &&&&TCPQQ. 所謂T觸發(fā)器就是有一個(gè)控制信號(hào)T，當(dāng)T信號(hào)為1時(shí)，觸發(fā)器在時(shí)鐘脈沖的作用下不斷的翻轉(zhuǎn)，而當(dāng)T信號(hào)為0時(shí)，觸發(fā)器狀態(tài)保持不變的一種電路。圖11-6 T觸發(fā)器11.1.3 主從觸發(fā)器 主從觸發(fā)器由兩個(gè)門控觸發(fā)器組成，接收輸入信號(hào)的門控觸發(fā)器稱為主觸發(fā)器，提供輸出信號(hào)的觸發(fā)器稱為從觸發(fā)器。下面介紹主從RS

8、觸發(fā)器、主從D觸發(fā)器和主從JK觸發(fā)器。11-7 主從RS觸發(fā)器結(jié)構(gòu)與邏輯符號(hào)1. 主從RS觸發(fā)器 （1） 電路結(jié)構(gòu)與工作原理電路結(jié)構(gòu)與邏輯符號(hào)見圖11-7。主從RS觸發(fā)器由兩級(jí)與非結(jié)構(gòu)的門控RS觸發(fā)器串聯(lián)組成，各級(jí)的門控端由互補(bǔ)時(shí)鐘信號(hào)控制。 當(dāng)時(shí)鐘信號(hào)CP=1時(shí)，主觸發(fā)器控制門信號(hào)為高電平，R，S信號(hào)被鎖存到Qm端，從觸發(fā)器由于門控信號(hào)為低電平而被封鎖；當(dāng)時(shí)鐘信號(hào)CP=0時(shí)，主觸發(fā)器控制門信號(hào)為低電平而被封鎖，從觸發(fā)器的門控信號(hào)為高電平，所以從觸發(fā)器接受主觸發(fā)器的輸出信號(hào)。 （2） 特性方程從以上分析可見，主從RS觸發(fā)器的輸出Q與輸入R、S之間的邏輯關(guān)系仍與可控RS觸發(fā)器的邏輯功能相同，只是

9、R、S對(duì)Q的觸發(fā)分兩步進(jìn)行，時(shí)鐘信號(hào)CP=1時(shí)，主觸發(fā)器接收R、S送來的信號(hào)；時(shí)鐘信號(hào)CP=0時(shí)，從觸發(fā)器接受主觸發(fā)器的輸出信號(hào)。故主從觸發(fā)器的特性方程仍為： 約束條件為： SR=0 2 . 主從D觸發(fā)器 （1） 結(jié)構(gòu)與工作原理圖11-8 主從D觸發(fā)器的結(jié)構(gòu)和邏輯符號(hào) 使用兩個(gè)D鎖存器可以構(gòu)成一個(gè)主從D觸發(fā)器，見結(jié)構(gòu)與邏輯符號(hào)圖11-8，兩個(gè)鎖存器分別由CP信號(hào)門控，當(dāng)CP=0時(shí)，主D鎖存器控制門被打開，當(dāng)CP=1時(shí)從D鎖存器控制門被打開。 （2） 特性方程與主從RS觸發(fā)器類似，主從D觸發(fā)器使用兩個(gè)D鎖存器構(gòu)成，只是改變了觸發(fā)器的觸發(fā)方式，并沒有改變其功能，故其特性方程任為：3. 主從JK觸發(fā)

10、器 （1） 結(jié)構(gòu)與符號(hào)圖主從RS觸發(fā)器加二反饋線組成的主從JK觸發(fā)器如圖11-9所示。2特性方程 將S=Jn，K=RQn，代入主從RS觸發(fā)器的特性方程后得到主從JK觸發(fā)器的特性方程為： 圖11-9 主從JK觸發(fā)器結(jié)構(gòu)與邏輯符號(hào)11.1.4 邊沿觸發(fā)器主從觸發(fā)器需要時(shí)鐘的上升沿和下降沿才能正常的工作，下面我們介紹一種只需要一個(gè)時(shí)鐘上升沿（或下降沿）就能工作的觸發(fā)器，這就是邊沿觸發(fā)器。圖11-10 維持阻塞D觸發(fā)器邊沿觸發(fā)器從類型上可分為RS、D、JK等，從結(jié)構(gòu)上分為維持阻塞邊沿觸發(fā)觸發(fā)器、利用傳輸延遲時(shí)間的邊沿觸發(fā)器等。1. 維持阻塞D觸發(fā)器（1）電路結(jié)構(gòu)與符號(hào)圖圖11-10是維持阻塞D觸發(fā)器的

11、電路和邏輯符號(hào)圖。圖11-10中G1和G2組成基本RS觸發(fā)器，G3和G4組成門控電路，G5和G6組成數(shù)據(jù)輸入電路。 2 工作原理和特性方程在CP=0時(shí)，G3和G4兩個(gè)門被關(guān)閉，它們的輸出G3OUT=1，G4OUT=1,所以D無論 怎樣變化，D觸發(fā)器保持輸出狀態(tài)不變。 但數(shù)據(jù)輸入電路的G5OUT=，G6OUT=D。CP上升沿時(shí)，G3和G4兩個(gè)門被打開，它們的輸出只與CP上升沿瞬間D的信號(hào)有關(guān) 。當(dāng)D=0時(shí)，使G5OUT=1，G6OUT=0，G3OUT=0，G4OUT=1，從而Q=0。當(dāng)D=1時(shí)，使G5OUT=0，G6OUT=1，G3OUT=1，G4OUT=0，從而Q=1。在CP=1期間，若Q=0

12、，由于（3）線（又稱置0維持線）的作用，仍使，G3OUT=0，由于（4）線（又稱置1阻塞線）的作用，仍使G5OUT=1，從而觸發(fā)器維持不變。在CP=1期間，若Q=1，由于（1）線（又稱置1維持線）的作用，仍使G4OUT=0，由于（2）線（又稱置0阻塞線）的作用，仍使G3OUT=1，從而觸發(fā)器維持不變。維持阻塞D觸發(fā)器的特性方程與主從D觸發(fā)器的相同。圖11-11利用傳輸延遲時(shí)間的JK邊沿觸發(fā)器2. 利用傳輸延遲時(shí)間的邊沿觸發(fā)器利用傳輸延遲時(shí)間的JK邊沿觸發(fā)器的電路與邏輯符號(hào)見圖11-11。由圖可以看出，G1、G3、G4和G2、G5、G6組成RS觸發(fā)器，與非門G7和G8組成輸入控制門，而且G7和G

13、8門的延遲時(shí)間比RS觸發(fā)器長(zhǎng)。觸發(fā)器置1過程：（設(shè)觸發(fā)器初始狀態(tài)，J=1，K=0。）當(dāng)CP=0時(shí)，門G3OUT=0、G6OUT=0、G7OUT =1和G8OUT =1，G4OUT =1和G5OUT =0，RS觸發(fā)器輸出保持不變。當(dāng)CP=1時(shí)，門G3與G6解除封鎖，接替G4與G5門的工作，保持RS 觸發(fā)器輸出不變，經(jīng)過一段延遲后和。 當(dāng)CP下降沿到來時(shí)，首先，而和的狀態(tài)由于G7和G8存在延遲時(shí)間暫時(shí)不會(huì)改變，這時(shí)會(huì)出現(xiàn)暫短的，的狀態(tài)，使。隨后使，。經(jīng)過暫短的延遲之后，和，但是對(duì)RS觸發(fā)器的狀態(tài)已無任何影響，同時(shí)由于CP=0將G7和G8即使J和K發(fā)生變化對(duì)觸發(fā)器也不會(huì)有任何影響。觸發(fā)器置0過程：由

14、于觸發(fā)器對(duì)稱，所以觸發(fā)器置0過程同置1過程基本相同。 實(shí)際中有很多種集成觸發(fā)器，下面介紹幾種。1. 四 RS觸發(fā)器74279 圖11-12是4RS觸發(fā)器74279的符號(hào)圖。表11-5是它的特性表。該觸發(fā)器就是基本RS觸發(fā)器，但是有兩個(gè)與邏輯的置1輸入端。輸入信號(hào)低電平置位和復(fù)位。其中左圖是流行符號(hào)，右圖是IEEE符號(hào)。該觸發(fā)器輸出互補(bǔ)信號(hào)，有多種封裝形式，外引線為16條，輸入端加有箝位二極管。圖 11-12 RS觸發(fā)器74279的符號(hào)圖11-5 四RS觸發(fā)器74279特性表輸 入輸 出 1 10 11 00 0Q100保持置1置0不允許 2. 7474上升沿觸發(fā)的雙D觸發(fā)器輸 入輸 出 CLK

15、 DQ 0 1 X X1 0 X X0 0 X X1 1 01 1 11 1 0 X1 0 預(yù)置10 1 預(yù)置0Illega l 非法0 1 置01 0 置1Q0 保持7474是常用的D 觸發(fā)器。它的符號(hào)見圖11-13，其中左圖是流行符號(hào)，右圖是IEEE號(hào)。表11-6 邊沿D觸發(fā)器的特性表它的特性表見表11-6。圖11-13 7474的符號(hào) 3. 雙JK觸發(fā)器7473 7473是常用的JK 觸發(fā)器。它的符號(hào)見圖11-14，它的特性表見表11-7。表11-7 7473特性表輸 入 輸 出 CLK J K Q 0 X X X1 0 X X1 0 01 0 11 1 01 1 10 1 清0 Q0

16、保持 Q0 保持 0 1 置0 1 0 置1 Qn 翻轉(zhuǎn) 圖11-14 7473的符號(hào)圖 6. 觸發(fā)器的觸發(fā)方式及使用中注意的問題所謂觸發(fā)器的觸發(fā)方式是指觸發(fā)器在控制脈沖的什么階段（上升沿、下降沿和高或低電平期間）接收輸入信號(hào)改變狀態(tài)。門控觸發(fā)器是在門控脈沖的高電平期間接收輸入信號(hào)改變狀態(tài)，故為電平觸發(fā)方式。門控觸發(fā)器存在的問題是“空翻”，所謂空翻就是在一個(gè)控制信號(hào)期間觸發(fā)器發(fā)生多于一次的翻轉(zhuǎn)，比如，門控T觸發(fā)器在控制信號(hào)為高電平期間不停的翻轉(zhuǎn)。這種觸發(fā)器是不能構(gòu)成計(jì)數(shù)器的。主從觸發(fā)器是在門控脈沖的一個(gè)電平期間主觸發(fā)器接收信號(hào)；另一個(gè)電平期間從觸發(fā)器改變狀態(tài)，故為主從觸發(fā)方式。這種觸發(fā)器存在的

17、問題是主觸發(fā)器接收信號(hào)期間，如果輸入信號(hào)發(fā)生改變，將使觸發(fā)器狀態(tài)的確定復(fù)雜化，故在使用主從觸發(fā)器時(shí)，盡可能別讓輸入信號(hào)發(fā)生改變。邊沿觸發(fā)器是在門控脈沖的上升沿或下降沿接收輸入信號(hào)改變狀態(tài)，故為邊沿觸發(fā)方式。這種觸發(fā)器的觸發(fā)沿到來之前，輸入信號(hào)要穩(wěn)定地建立起來，觸發(fā)沿到來之后仍需保持一定時(shí)間，也就是要注意這種觸發(fā)器的建立時(shí)間和保持時(shí)間。另外，要注意同一功能的觸發(fā)器觸發(fā)方式不同，即使輸入相同輸出也不相同。11.2同步時(shí)序電路分析在時(shí)序電路中所有存儲(chǔ)電路的狀態(tài)都是在同一時(shí)鐘信號(hào)作用下發(fā)生變化的時(shí)序電路稱為同步時(shí)序電路。若時(shí)序電路中存儲(chǔ)電路的狀態(tài)不是在同一時(shí)鐘信號(hào)作用下變化的時(shí)序電路稱為異步時(shí)序電路。

18、11.2.1 同步時(shí)序電路分析步驟所謂同步時(shí)序電路分析就是從時(shí)序電路邏輯圖，得出狀態(tài)方程、狀態(tài)圖、時(shí)序圖、狀態(tài)表等，并由此得到該時(shí)序電路得功能。分析步驟如下：（1）觀察時(shí)序電路的輸入、輸出和狀態(tài)變量；（2）寫各個(gè)觸發(fā)器的驅(qū)動(dòng)方程(又稱為激勵(lì)方程、控制方程和輸入方程)； （4）寫出時(shí)序電路的輸出方程（利用組合電路的分析能力）；（5）把驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，得到時(shí)序電路的狀態(tài)方程；（6）由時(shí)序電路的狀態(tài)方程和輸出方程構(gòu)造狀態(tài)表、狀態(tài)圖；（7）如果電路不是很復(fù)雜，畫一個(gè)時(shí)間圖。在一個(gè)分析過程中上述步驟并不是每一步都需要，而是按照題目情況，靈活處理。11.2.2 同步時(shí)序電路分析舉例 例11-

19、1 試寫出圖11-15所示電路的驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程并畫出狀態(tài)表、狀態(tài)圖。解： （1）觀察變量 輸入變量x；輸出變量z；狀態(tài)變量Q；狀態(tài)：， （2）驅(qū)動(dòng)方程 驅(qū)動(dòng)方程是觸發(fā)器的輸入信號(hào)的邏輯 圖11-15 例11-1的電路表達(dá)式： （3）狀態(tài)方程 將觸發(fā)器的驅(qū)動(dòng)方程代入特性方程所得到的方程稱為狀態(tài)方程（4）輸出方程 （5）狀態(tài)表 該表類似組合電路中的真值表。將輸入變量、現(xiàn)態(tài)變量，次態(tài)變量和輸出變量縱向排列畫成一個(gè)表，該表稱為狀態(tài)表，見表11-8 表11-8 例11-1的狀態(tài)表輸入現(xiàn)態(tài)次態(tài)輸出xQz0000011010101101圖11-16 例11-1的狀態(tài)圖 （6）狀態(tài)圖 狀態(tài)圖又稱

20、為狀態(tài)轉(zhuǎn)換圖，它是用圖形的方式描述現(xiàn)態(tài)、次態(tài)、輸入和輸出之間的關(guān)系。它的畫法是使用圓圈中的數(shù)字或字母表示時(shí)序電路的狀態(tài)，使用箭頭表示狀態(tài)變化并且在箭頭上標(biāo)記有輸入變量x和輸出變量z，標(biāo)記時(shí)將輸入變量x與輸出變量z用斜杠隔開。圖11-16為例11-1的狀態(tài)圖。例11-2 試寫出圖11-17所示電路的驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程并畫出狀態(tài)表、狀態(tài)圖。 解： （1）觀察變量 輸入變量x；輸出變量z；狀態(tài)變量Q1,Q2（2）驅(qū)動(dòng)方程 （3）狀態(tài)方程圖11-17 例11-2的電路 （4）輸出方程 （5）狀態(tài)表由狀態(tài)方程和輸出方程有表11-9所示的狀態(tài)表。（6）狀態(tài)圖圖11-18 例11-2 的狀態(tài)圖 從

21、以上分析有圖11-18所示的狀態(tài)圖。表11-9 例11-2的狀態(tài)表輸入現(xiàn)態(tài)次態(tài)輸出xz000000001000010000011000100010101100110110圖11-19 例11-2 的時(shí)間圖111111（7）時(shí)間圖 若x=0011110，觸發(fā)器初始狀態(tài)Q1=1，Q2=0 。則可以做出該電路如圖11-19所示的時(shí)間圖。11.3 寄存器與移位寄存器11.3.1寄存器 寄存器由多個(gè)鎖存器或觸發(fā)器組成，用于存儲(chǔ)一組二進(jìn)制信號(hào)，是數(shù)字系統(tǒng)中常用的器件。以下介紹幾種常用的集成器。 1. 4位D型鎖存器7475表11-10 7475功能表 輸入 輸出說明D CQ 0 11 1x 00 1Q0存

22、0存1保持7475是鎖存器結(jié)構(gòu)的寄存器，由4位D鎖存器構(gòu)成，在使能信號(hào)C的控制下鎖存輸入信號(hào)D，該鎖存器的流行符號(hào)與IEEE符號(hào)見圖11-20（1/2芯片），功能見表11-10。圖11-20 7475的流行符號(hào)與IEEE符號(hào)圖11-21是7475內(nèi)部結(jié)構(gòu)圖，從7475的內(nèi)部結(jié)構(gòu)來看，它是用門控D鎖存器組成，兩個(gè)鎖存器一組，共用一個(gè)門控信號(hào)，因此在門控信號(hào)C高電平期間，輸出端Q的狀態(tài)隨D端變化，當(dāng)門控信號(hào)C變成低電平之后，Q端狀態(tài)保持不變。注意這里C是電位信號(hào)。圖11-21 7475內(nèi)部結(jié)構(gòu)圖2. 寄存器7417574175是觸發(fā)器結(jié)構(gòu)的數(shù)據(jù)寄存器，具有4個(gè)數(shù)據(jù)輸入端、公共清除端和時(shí)鐘端，輸出具

23、有互補(bǔ)結(jié)構(gòu)。它的流行符號(hào)和IEEE符號(hào)如圖11-22 寄存器74175的流行符號(hào)與IEEE符號(hào)圖11-22所示，功能見表11-11。圖11-23是74175的內(nèi)部結(jié)構(gòu)圖，它是由4位維持阻塞D觸發(fā)器組成，當(dāng)脈沖正沿到來時(shí)，D信號(hào)被送到Q端輸出。注意74175輸 出端只在時(shí)鐘脈沖上升沿時(shí)隨輸入信號(hào)D變化；而7475只要門控端是高電平輸出端就隨D端的變化而變化。在脈沖的作用下四位信號(hào)同時(shí)輸入稱為并行輸入，在脈沖的作用下四位信號(hào)同時(shí)輸出稱為并行輸出。圖11-23 74175 內(nèi)部結(jié)構(gòu)邏輯圖表11-11 74175功能表 輸入輸出說明 CLK DQ 0 x x1 11 01 0 x0 1 0 Q0 清0

24、置1置0保持 3. 寄存器7427374273是觸發(fā)器結(jié)構(gòu)的寄存器，具有公共清除端和時(shí)鐘端的8D觸發(fā)器，在時(shí)鐘CLK正沿，Q端接收D端輸入的數(shù)據(jù)。該芯片常用在單片機(jī)系統(tǒng)中鎖存數(shù)據(jù)信號(hào)等。符號(hào)見圖11-24，功能見表11-12。 輸入輸出說明 CLK DQ 0 x x1 11 01 0 x010Q0清0置1置0保持表11-12 74273功能表 圖11-24 寄存器74273流行符號(hào)與IEEE符號(hào) 以上寄存器電路，由于電路的結(jié)構(gòu)不同動(dòng)作特點(diǎn)也不同。使用時(shí)一定注意控制信號(hào)是電位還是脈沖。 11.3.2 移位寄存器1. 移位寄存器框圖在時(shí)種信號(hào)的控制下，所寄存的數(shù)據(jù)依次向左（由低位向高位）或向右（由

25、高位向低位）移位的寄存器稱為移位寄存器。根據(jù)移位方向的不同，有左移寄存器、右移寄存器和雙向寄存器之分。移位寄存器的原理圖如圖11-25所示。圖11-25 移位寄存器框圖 一般移位寄存器具有如下全部或部分輸入輸出端： 并行輸入端： 寄存器中的每一個(gè)觸發(fā)器輸入端都是寄存器的并行數(shù)據(jù)輸入端。 并行輸出端： 寄存器中的每一個(gè)觸發(fā)器輸出端都是寄存器的并行數(shù)據(jù)輸出端。 移位脈沖CP端： 寄存器的移位脈沖。 串行輸入端： 寄存器中最左側(cè)或最右側(cè)觸發(fā)器的輸入端是寄存器的串行數(shù)據(jù)輸入端。 串行輸出端： 寄存器中最左側(cè)或最右側(cè)觸發(fā)器的輸出端是寄存器的串行數(shù)據(jù)輸出端。置0端： 將寄存器中的所有觸發(fā)器置0。置1端：

26、將寄存器中的所有觸發(fā)器置1。 移位/并入控制： 控制寄存器是否進(jìn)行數(shù)據(jù)串行移位或數(shù)據(jù)并行輸入。左/右移位控制端： 控制寄存器的數(shù)據(jù)移位方向。以上介紹的這些輸入、輸出和控制端并不是每一個(gè)移位寄存器都具有，但是移位寄存器一定有移位脈沖端。圖11-26 邊沿RS觸發(fā)器組成的移位寄存器由邊沿觸發(fā)器組成的移位寄存器電路如圖11-26所示，其中串行輸入的數(shù)據(jù)在時(shí)鐘脈沖的作用下移動(dòng)。圖11-27 74164的邏輯符號(hào)圖2. 移位寄存器7416474164是8位串入并出的移位寄存器，圖11-27為它的邏輯符號(hào)。74164由8個(gè)具有異步清除端的RS觸發(fā)器組成，具有時(shí)鐘端CLK、清除端、串行輸入端A和B和8個(gè)輸出

27、端。圖11-28 74164的第一級(jí)電路圖11-28是74164的第一級(jí)電路，通過它可以分析74164的功能。從圖中可以看出74164是低電平清0。輸入端A和B之間是與邏輯關(guān)系， 當(dāng)A和B都是高電平時(shí)，相當(dāng)于串行數(shù)據(jù)端接高電平，而其中若有一個(gè)是低電平就相當(dāng)于串行數(shù)據(jù)端接低電平，一般將A和B端并接在一起使用。74164的功能見表11-13。表11-13 74164功能表 輸入輸出說明CLK A BQA QB QH x 0 x x0 1 x x 1 1 1 1 0 x 1 x 00 0 0QA0 QB0 QH01 QAn QGn0 QAn QGn0 QAn QGn清0保持移入1移入0移入0圖11-

28、29是使用74164的數(shù)碼管驅(qū)動(dòng)電路，圖中U1的串行輸入端用于接收欲顯示的數(shù)據(jù)，而時(shí)鐘端用于將數(shù)據(jù)移到74164中。使用這種方式顯示數(shù)據(jù)，首先要將數(shù)據(jù)編碼，例如，顯示數(shù)字3，則移入74164的數(shù)據(jù)應(yīng)為00001101，各位數(shù)據(jù)對(duì)應(yīng)于數(shù)碼管的各段筆畫a、b、c、d、e、f、g和小數(shù)點(diǎn)。該電路可以和單片機(jī)、微機(jī)和可編程控制器等裝置連接，用于顯示數(shù)據(jù)。若是幾百個(gè)這樣的電路串連，可以節(jié)約大量的I/O接口。若使用單片機(jī)的串行通訊口與該電路連接，使用起來更加方便。圖11-29 用74164顯示數(shù)碼的電路11.4 計(jì)數(shù)器 計(jì)數(shù)器是最常見的時(shí)序電路，它常用于計(jì)數(shù)、分頻、定時(shí)及產(chǎn)生數(shù)字系統(tǒng)的節(jié)拍脈沖等，其種類很

29、多，劃分如下： 按照觸發(fā)器是否同時(shí)翻轉(zhuǎn)可分為同步計(jì)數(shù)器或異步計(jì)數(shù)器 按照計(jì)數(shù)順序的增減，分為加、減計(jì)數(shù)器，計(jì)數(shù)順序增加稱為加計(jì)數(shù)器，計(jì)數(shù)順序減少稱為減計(jì)數(shù)器，計(jì)數(shù)順序可增可減稱為可逆計(jì)數(shù)器按計(jì)數(shù)容量（M）和構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)（N）之間的關(guān)系可分為二進(jìn)制和非二十進(jìn)制計(jì)數(shù)器。計(jì)數(shù)器所能記憶的時(shí)鐘脈沖個(gè)數(shù)（容量）稱為計(jì)數(shù)器的模。當(dāng)M=2N時(shí)為二進(jìn)制否則非二進(jìn)制計(jì)數(shù)器。當(dāng)然二進(jìn)制計(jì)數(shù)器又可稱為M=2N計(jì)數(shù)器。 1. 同步二進(jìn)制加法計(jì)數(shù)器 表11-14 二進(jìn)制計(jì)數(shù)器狀態(tài)表Qn Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 0 1 1 1 01 1 1 1同步二

30、進(jìn)制加法計(jì)數(shù)器的狀態(tài)表見表11-14。從表11-14中可以知道Q0只要有時(shí)鐘脈沖就翻轉(zhuǎn)，而Q1要在Q0為1時(shí)翻轉(zhuǎn)，Q2要在Q1 和Q0都是1時(shí)翻轉(zhuǎn)，由此類推，若要Qn 翻轉(zhuǎn)必須Q2、Q1和Q0都為1。若用JK觸發(fā)器組成同步二進(jìn)制加法計(jì)數(shù)器，則每一個(gè)觸發(fā)器的翻轉(zhuǎn)的條件是： 根據(jù)這個(gè)規(guī)律可以畫出如圖11-30所示的同步二進(jìn)制加法計(jì)數(shù)器的邏輯圖。圖11-30 同步二進(jìn)制加法計(jì)數(shù)器的邏輯圖圖11-31 74163符號(hào)圖計(jì)數(shù)器74163是四位二進(jìn)制加法計(jì)數(shù)器。 圖11-31是74163的流行符號(hào)和IEEE符號(hào)圖，功能見表11-15。它具有同步預(yù)置、清除、使能控制和紋波進(jìn)位端RCO，計(jì)數(shù)器在時(shí)鐘上升沿時(shí)進(jìn)

31、行預(yù)置、清除和計(jì)數(shù)器操作。2. 同步二進(jìn)制減法計(jì)數(shù)器二進(jìn)制減法計(jì)數(shù)器狀態(tài)表如表11-16所示。從表11-16中，可以知 道Q0只要有時(shí)鐘脈沖就翻轉(zhuǎn)，而Q1要在Q0為0時(shí)翻轉(zhuǎn)，Q2要在Q1和Q0都是0時(shí)翻轉(zhuǎn)由此類推，若要 表11-15 74163功能表 輸入輸出 ENT ENP CLKQn0 x x x1 0 x x1 1 1 11 1 0 x1 1 x 0xx同步清除同步預(yù)置計(jì)數(shù)保持保持Qn翻轉(zhuǎn)必須Q2、Q1和Q0都為0。若使用JK觸發(fā)器組成同步減法計(jì)數(shù)器，則任何一個(gè)觸發(fā)器的翻轉(zhuǎn)的條件是： 根據(jù)這個(gè)規(guī)律可以畫出如圖11.32所示同步減法計(jì)數(shù)器的邏輯圖。圖11.32 減法計(jì)數(shù)器 表11-16 二

32、進(jìn)制減法計(jì)數(shù)器狀態(tài)表Qn Q2 Q1 Q00 0 0 01 1 1 11 1 1 01 1 0 11 1 0 01 0 1 1 0 0 1 00 0 0 174191是可預(yù)置數(shù)4位二進(jìn)制同步可逆（加減）計(jì)數(shù)器，流行符號(hào)和IEEE符號(hào)圖11.33。它具有置數(shù)端、加減控制端圖和計(jì)數(shù)控制端，為方便級(jí)連，設(shè)置了兩個(gè)輸出端和。當(dāng)加減控制端=減計(jì)數(shù)，=0時(shí)加計(jì)數(shù)；當(dāng)置數(shù)端時(shí)預(yù)置數(shù)；當(dāng)計(jì)數(shù)控制端=1時(shí)禁止計(jì)數(shù)，=0時(shí)，計(jì)數(shù)器將在時(shí)鐘上升沿開始計(jì)數(shù)；當(dāng)計(jì)數(shù)器產(chǎn)生正溢出或下溢出時(shí)，端輸出與時(shí)鐘周期相同的正脈沖，而產(chǎn)生一個(gè)寬度為時(shí)鐘低電平寬度的低電平。詳細(xì)功能見功能表11-17。11.33 74191流行符號(hào)與I

33、EEE符號(hào)表11-17 74191功能表輸入輸出 D C B ACLKQD QC QB QA x 0 x d c b a0 1 0 0 1 1 1 1 x xxd c b a 異步預(yù)置加計(jì)數(shù)減計(jì)數(shù)保持表11-18 十進(jìn)制計(jì)數(shù)器狀態(tài)表3. 同步十進(jìn)制加法計(jì)數(shù)器計(jì)數(shù)脈沖Q3 Q2 Q1 Q012345678910110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0下面以JK觸發(fā)器為例討論同步十進(jìn)制加法計(jì)數(shù)器。從狀態(tài)表11-18可以看出，在第10個(gè)脈沖到來之前的情況，與同步二進(jìn)制計(jì)數(shù)器相同，只要

34、在第10個(gè)脈沖后，解決如下問題： 第一問題：使Q1和Q2保持不變，從狀態(tài)表可以看出，Q3為1時(shí)，Q1和Q2保持為零，所以可以取Q3信號(hào)保持Q1為0，只要Q1為0，Q2就保持不變。 第二問題：使Q0和Q3翻轉(zhuǎn)置0Q0自由翻轉(zhuǎn)，當(dāng)?shù)?0個(gè)脈沖到來前Q0=1所以當(dāng)?shù)?0個(gè)脈沖到來后，Q0=0。從狀態(tài)表可以看出，只有當(dāng)Q3自己為1時(shí)，同時(shí)Q0也為1時(shí)，Q3才置0。圖11.34同步十進(jìn)制加法計(jì)數(shù)器電路從以上分析我們有如下驅(qū)動(dòng)方程： 由此可以畫出如圖11.34所示邏輯電路圖。74160是可預(yù)置數(shù)十進(jìn)制同步加法計(jì)數(shù)器，它的流行符號(hào)與IEEE符號(hào)見圖11.35。它具有數(shù)據(jù)輸入端A、B、C和D，置數(shù)端、清除端和

35、計(jì)數(shù)控制端ENT和ENP，為方便級(jí)連，設(shè)置了輸出端。當(dāng)置數(shù)端=0、=1、CP脈沖上升沿時(shí)預(yù)置數(shù)。當(dāng)=1而ENT=ENP=0時(shí)，輸出數(shù)據(jù)和進(jìn)位RCO保持。當(dāng)ENT=0時(shí)計(jì)數(shù)器保持，但RCO=0。=ENT=ENP=1，電路工作在計(jì)數(shù)狀態(tài)。詳細(xì)功能見功能表11-19。圖11.35 74160同步十進(jìn)制計(jì)數(shù)器的符號(hào)表11-19 74160功能表輸入輸出 ENT ENP CLKQn0 x x x1 0 x x1 1 1 11 1 0 x1 1 x 0xxx異步清除同步預(yù)置計(jì)數(shù)保持保持同步二進(jìn)制計(jì)數(shù)器74161的功能同74160，它也是直接清零的計(jì)數(shù)器。74190是可預(yù)置數(shù)同步可逆（加減）十進(jìn)制計(jì)數(shù)器。表

36、11-20 二進(jìn)制加法計(jì)數(shù)狀態(tài)表若沒有同一時(shí)鐘控制計(jì)數(shù)器的狀態(tài)變化，則此計(jì)數(shù)器就是異步計(jì)數(shù)器。在異步計(jì)數(shù)器中充分利用了各個(gè)觸發(fā)器輸出狀態(tài)的時(shí)鐘沿。 1. 異步二進(jìn)制加法計(jì)數(shù)器首先分析表11-20所示的二進(jìn)制加法計(jì)數(shù)狀態(tài)表。Qn Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 0 從表可以看出，當(dāng)Q0從1變0時(shí)，Q1發(fā)生變化，而只有當(dāng)Q1從1 變?yōu)?時(shí)，Q2才發(fā)生變化，由此可以得出結(jié)論，異步二進(jìn)制加法計(jì)數(shù)器各位觸發(fā)器的翻轉(zhuǎn)發(fā)生在前一位輸出從1變0的時(shí)刻。用JK觸發(fā)器實(shí)現(xiàn)4位異步二進(jìn)制加法計(jì)數(shù)器見圖11.36。圖11.36 4位異步二

37、進(jìn)制加法計(jì)數(shù)器74293是4位異步二進(jìn)制加法計(jì)數(shù)器，具有二分頻和八分頻能力，邏輯符號(hào)如圖11.37所示。74293內(nèi)部邏輯圖見圖11.38。從邏輯圖可知它由一個(gè)2進(jìn)制和一個(gè)8進(jìn)制計(jì)數(shù)器組成，兩個(gè)計(jì)數(shù)器各具有時(shí)鐘端CKA、CKB，兩個(gè)計(jì)數(shù)器具有相同的清除端R0(1)&R0(2)。74293的功能表見表11-21。 該計(jì)數(shù)器可以接成2進(jìn)制，8進(jìn)制和 輸入輸出R0(1) R0(2) CKA CKBQ 1 1 x x0 x x 0 清0 計(jì)數(shù) 計(jì)數(shù) 圖11.37 74293計(jì)數(shù)器邏輯符號(hào)表11-21 74293功能表16進(jìn)制，使用起來非常靈活。圖11.38 74293內(nèi)部邏輯圖2.異步二進(jìn)制減

38、計(jì)數(shù)器為得到二進(jìn)制減法計(jì)數(shù)器的規(guī)律，首先列出表11-22所示二進(jìn)制減法計(jì)數(shù)狀態(tài)表。由狀態(tài)表可以看出，當(dāng)Q0從0變1時(shí)，Q1發(fā)生變化，而只有當(dāng)Q1從0 變?yōu)?時(shí)，Q2才發(fā)生變化，由此可以得出結(jié)論，異步二進(jìn)制加法計(jì)數(shù)器各位觸發(fā)器得翻轉(zhuǎn)發(fā)生在前一位輸出從0變1的時(shí)刻。用JK觸發(fā)器實(shí)現(xiàn)4位異步二進(jìn)制減法計(jì)數(shù)器見圖11.39。表11-22 二進(jìn)制減法計(jì)數(shù)狀態(tài)表Qn Q2 Q1 Q00 0 0 01 1 1 11 1 1 01 1 0 11 1 0 01 0 1 10 0 1 0 圖11.39 4位異步二進(jìn)制減法計(jì)數(shù)器3. 異步十進(jìn)制加法計(jì)數(shù)器為得到異步十進(jìn)制加法計(jì)數(shù)器的規(guī)律，首先列出表11-23所示狀態(tài)

39、表。Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0表11-23 異步十進(jìn)制加法計(jì)數(shù)狀態(tài)表圖11.40 異步十進(jìn)制計(jì)數(shù)器 根據(jù)十進(jìn)制加法計(jì)數(shù)的規(guī)律，要組成十進(jìn)制加法計(jì)數(shù)器，關(guān)鍵是從1001狀態(tài)跳過6個(gè)狀態(tài)進(jìn)入0000態(tài)，要使1001態(tài)進(jìn)入0000態(tài)需要解決如下問題： 第一問題：Q3的時(shí)鐘 當(dāng)Q1和Q2都為1時(shí)，Q3從0變?yōu)?，當(dāng)Q1和Q2為0時(shí)，Q3要從1變?yōu)?，由此可以知道，Q3的時(shí)鐘脈沖不能來自Q2與Q1，只能來自Q0。 第二問題：保持Q1和Q2為0 當(dāng)1001變

40、為0000時(shí)，要求Q1和Q2保持0不變，保持信號(hào)來自Q3，因?yàn)镼3為1時(shí)，需要保持Q1和Q2為0不變 若用用JK觸發(fā)器實(shí)現(xiàn)四位異步十進(jìn)制計(jì)數(shù)器，從以上討論可以得到如下驅(qū)動(dòng)信號(hào)。 Q0是自由翻轉(zhuǎn)的觸發(fā)器，所以 需要用Q3保持Q1和Q2為0，所以根據(jù)JK觸發(fā)器的特性方程有： 只要Q1保持為0，Q2就會(huì)保持不變，因?yàn)镼2的時(shí)鐘端是Q1的輸出，所以Q2是自由翻轉(zhuǎn)的觸發(fā)器 Q3在Q1和Q2為1時(shí)，從0變?yōu)?，當(dāng)Q1和Q2為0時(shí)，從1變?yōu)?，根據(jù)JK觸發(fā)器的特性方程，有 由驅(qū)動(dòng)方程有圖11.40所示的邏輯圖。74290就是按上述原理制成的異步十進(jìn)制計(jì)數(shù)器，符號(hào)示于圖11.41。該計(jì)數(shù)器是由一個(gè)二進(jìn)制計(jì)數(shù)器

41、和一個(gè)五進(jìn)制計(jì)數(shù)器組成，其中時(shí)鐘CKA和輸出QA組成二進(jìn)制計(jì)數(shù)器，時(shí)鐘CKB和輸出端QB、QC、QD組成五進(jìn)制計(jì)數(shù)器。另外這兩個(gè)計(jì)數(shù)器還有公共置0端R0(1)&R0(2)和公共置1端R9(1)&R9)。該計(jì)數(shù)器之所以分成二、五進(jìn)制兩個(gè)計(jì)數(shù)器，就是為了使用靈活，例如它本身就是二、五進(jìn)制計(jì)數(shù)器，若將QA連接到CKB就得到十進(jìn)制計(jì)數(shù)器。該計(jì)數(shù)器功能見表11-24。圖11.41 74290的邏輯符號(hào)表11-24 74290功能表 輸入輸出R0(1) R0(2) R9(1) R9(2) QD DC QB QA 1 1 0 x1 1 x 0x x 1 1x 0 x 00 x 0 x0 x

42、x 0x 0 0 x0 0 0 0 0 0 0 01 0 0 1 計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)11.4.3 使用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器 由于集成計(jì)數(shù)器一般都是4位二進(jìn)制、8位二進(jìn)制、12位二進(jìn)制、14位二進(jìn)制、十進(jìn)制等幾種，若要構(gòu)成任意進(jìn)制計(jì)數(shù)器，只能利用這些計(jì)數(shù)器已有的功能，同時(shí)增加外電路構(gòu)成。 1. N>M的情況 假定已有N進(jìn)制計(jì)數(shù)器，要得到M進(jìn)制計(jì)數(shù)器，方法如下： 當(dāng)N>M時(shí)，需要去掉N-M個(gè)狀態(tài)，方法有二，其一就是計(jì)數(shù)器到M狀態(tài)時(shí)，將計(jì)數(shù)器清零，此種方法稱為清零法。其二就是計(jì)數(shù)器到某狀態(tài)時(shí)，將計(jì)數(shù)器預(yù)置到某數(shù)，使計(jì)數(shù)器減少M(fèi)-N種狀態(tài)，此種方法稱為預(yù)置數(shù)法。第一種方法要用計(jì)數(shù)器的清

43、零功能，第二種方法要用計(jì)數(shù)器的預(yù)置數(shù)功能。下面分別介紹。 （1）清零法 假定已有N進(jìn)制計(jì)數(shù)器，用清零法得到M進(jìn)制計(jì)數(shù)器。就是當(dāng)計(jì)數(shù)器計(jì)數(shù)到M狀態(tài)時(shí)，將計(jì)數(shù)器清零。清零方法與計(jì)數(shù)器的清零端功能有關(guān)，一定要清楚計(jì)數(shù)器是異步清零還是同步清零。若為異步清零則要在M狀態(tài)將計(jì)數(shù)器清零，若為同步清零，應(yīng)該在M-1狀態(tài)將計(jì)數(shù)器清零。 例11-3 試使用清0法，把四位二進(jìn)制計(jì)數(shù)器74293接成13進(jìn)制計(jì)數(shù)器。解：首先把74293的輸出端QA連接到時(shí)鐘端CKB，形成十六進(jìn)制計(jì)數(shù)器。由于74293是異步清零，所以在M=1101狀態(tài)時(shí)清零。結(jié)果見圖11.42，狀態(tài)圖見圖11.43 。圖11.42 例11-3的電路圖11.43 例11-3的狀態(tài)圖 例11-4 試用4位同步計(jì)數(shù)器74163組成M=13計(jì)數(shù)器解：74163是同步十六進(jìn)制計(jì)數(shù)器，具有同步清零端。所以應(yīng)該在M-1狀態(tài)清零，因?yàn)楫?dāng)計(jì)數(shù)器狀態(tài)為1100時(shí)，滿足清零條件，但是不清零，等待下一個(gè)脈沖到來時(shí)清零。邏輯電路見圖11.44，狀態(tài)圖見圖44.45。圖11.44 例11-4的邏輯電路 圖11.45 例11-4的狀態(tài)圖