DSP最小系統(tǒng)電路設(shè)計(jì)

1、 DSP最小系統(tǒng)電路設(shè)計(jì) 第1章 緒論DSP 有兩種涵義，一種是Digital Signal Processing，指的是數(shù)字信號(hào)處理技術(shù)；一種是Digital Signal Processor，指的是數(shù)字信號(hào)處理器。兩者是不可分割的，前者是理論上的技術(shù)，要通過(guò)后者變成實(shí)際產(chǎn)品，兩者結(jié)合起來(lái)才成為解決某一實(shí)際問(wèn)題和實(shí)現(xiàn)某一方案的手段。數(shù)字信號(hào)處理器是目前 IT 領(lǐng)域中發(fā)展極為迅速的一類微處理器，其功能強(qiáng)大，應(yīng)用范圍相當(dāng)廣泛，能夠完成實(shí)時(shí)的數(shù)字信號(hào)處理任務(wù)。DSP的性能幾乎決定了電子產(chǎn)品的性能。在人們生活當(dāng)中，DSP可謂無(wú)處不在，例如手機(jī)，電視機(jī) ，數(shù)碼相機(jī)，MP3等等都有DSP的存在。DSP

2、已經(jīng)成為通信、計(jì)算機(jī)和消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件。因此，只有理論的學(xué)習(xí)是不夠的，設(shè)計(jì)一個(gè)DSP最小系統(tǒng)，掌握這門(mén)重要技術(shù)，才能更深刻地理解和掌握DSP，為今后進(jìn)行高精度、高性能的電子設(shè)計(jì)打下基礎(chǔ)。DSP 芯片是模擬信號(hào)變換成數(shù)字信號(hào)以后進(jìn)行高速實(shí)時(shí)處理的專用微處理器，其處理速度比最快的CPU還快10-50 倍，具有處理速度高、功能強(qiáng)、性能價(jià)格比好以及速度功耗比高等特點(diǎn)，被廣泛應(yīng)用于具有實(shí)時(shí)處理要求的場(chǎng)合。DSP 系統(tǒng)以 DSP 芯片為基礎(chǔ)，具有以下優(yōu)點(diǎn)。1高速性DSP 系統(tǒng)的運(yùn)行速度較高，最新的DSP運(yùn)行速度高達(dá)1000MIPS 以上。2編程方便可編程DSP可使設(shè)計(jì)人員在開(kāi)發(fā)過(guò)程中靈活方便

3、的對(duì)軟件進(jìn)行修改和升級(jí)。3穩(wěn)定性好DSP 系統(tǒng)以數(shù)字處理為基礎(chǔ)，受環(huán)境溫度及噪聲的影響比較小，可靠性高。4可重復(fù)性好數(shù)字系統(tǒng)的性能基本上不受元器件參數(shù)性能的影響，便于測(cè)試、調(diào)試和大規(guī)模生產(chǎn)。5集成方便DSP 系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。6性價(jià)比高常用的DSP價(jià)格在5美元以下。第2章 總體設(shè)計(jì)2.1系統(tǒng)要實(shí)現(xiàn)的功能DSP 最小系統(tǒng)的設(shè)計(jì)是本次設(shè)計(jì)的主要任務(wù)，課題以TMS320C5402 為核心器件，并利用外存儲(chǔ)器對(duì)最小系統(tǒng)電路進(jìn)行擴(kuò)展。在介紹TMS320C5402基本特點(diǎn)的基礎(chǔ)上，借鑒國(guó)內(nèi)外現(xiàn)有技術(shù)成果的，研究DSP相關(guān)技術(shù)，開(kāi)發(fā)出DSP最小系統(tǒng)板。系統(tǒng)要實(shí)現(xiàn)以下功能。1最小

4、系統(tǒng)部分的設(shè)計(jì)能夠用于基本的數(shù)字信號(hào)處理，運(yùn)行一些簡(jiǎn)單的程序。此部分主要包括電源電路、復(fù)位電路、時(shí)鐘電路、JTAG 接口的設(shè)計(jì)等。2擴(kuò)展電路的設(shè)計(jì)對(duì)于DSD最小系統(tǒng)，DSP芯片等在芯片出廠時(shí)不可能讓片內(nèi)存儲(chǔ)器的大小滿足所有功能的要求 ，如果將片內(nèi)存儲(chǔ)器做太大，必然造成芯片成本的提高，而太大的片內(nèi)存儲(chǔ)器對(duì)很多用戶來(lái)說(shuō)是浪費(fèi)。2.2 系統(tǒng)的設(shè)計(jì)流程一個(gè)DSP應(yīng)用系統(tǒng)的設(shè)計(jì)過(guò)程大致分為以下幾個(gè)部分，各部分的相互關(guān)系如圖 2-1 所示。系統(tǒng)要求的描述確定DSP芯片及外圍設(shè)備總體設(shè)計(jì)確定軟硬硬件分工軟件設(shè)計(jì)及調(diào)試硬件設(shè)計(jì)系統(tǒng)測(cè)試 圖2-1 DSP 應(yīng)用系統(tǒng)的設(shè)計(jì)過(guò)程1.2原理框圖基于TMS320C540

5、2最小系統(tǒng)系統(tǒng)框圖。此最小系統(tǒng)主要由時(shí)鐘及復(fù)位電路、JTAG仿真調(diào)試接口電路以及供電系統(tǒng)，外加Watchdog電路等模塊構(gòu)成。系統(tǒng)框圖2-2所示。JTAG仿真 調(diào)試接口Watchdog復(fù)位電路TMS320C540X產(chǎn)生3.3V和1.8V電源電路時(shí)鐘電路產(chǎn)生5V電源電路圖2-2 原理框圖第3章 DSP最小系統(tǒng)電路設(shè)計(jì)3.1 電源電路設(shè)計(jì)包括TMS320C5402 在內(nèi)的 TMS320C54X 系列DSP大部分采用低電壓供電方式，可以大大降低 DSP 芯片的功耗。TMS320C5402的電源分兩種，即內(nèi)核電源(CVdd)和 I/O 電源(DVdd)。其 中 I/O 電源一般采用3.3V電壓而內(nèi)核電

6、源分為2.5V 或更低，降低內(nèi)核電壓的主要目的是降低功耗。TMS320C5402 的內(nèi)核電壓為 1.8V。下面介紹 TMS320C5402 的電源設(shè)計(jì)。1電源電壓結(jié)構(gòu)及要求TMS320C5402 采用了雙電源供電機(jī)制，以獲得更好的電源性能，其工作電壓為3.3V和1.8V。其中，1.8V主要為該器件的內(nèi)部邏輯提供電壓，包括CPU和其他所有的外設(shè)邏輯。與3.3V供電相比，1.8V供電大大降低功耗。外部接口引腳仍然采用3.3V電壓，便于直接與外部低壓器件接口，而無(wú)需額外的電平變換電路。TMS320C5402的電流消耗主要取決于器件的激活度，CVdd消耗的電流主要決定于CPU的激活度。外設(shè)消耗的電流決

7、定于正在工作的外設(shè)及其速度。與CPU相比，外設(shè)消耗的電流是比較小的。時(shí)鐘電路也需要消耗一小部分電流，且這部分電流是恒定的，與CPU和外設(shè)的激活程度無(wú)關(guān)。CVdd為器件的所有內(nèi)部邏輯提供電流，包括CPU、時(shí)鐘電路和所有外設(shè)。DVdd只為外部接口引腳提供電壓，消耗電流取決于外部輸出的速度和數(shù)量，及在這些輸出口上的負(fù)載電容。如圖 3-1 所示，電源芯片選用TPS73HD325，該電源芯片可以由5V產(chǎn)生3.3V 和1.8V的電壓輸出，最大輸出電流為750mA，可以滿足TMS320C5402最小系統(tǒng)的需要。電源控制電路如圖3-1所示。圖3-1 電源控制電路3.2 復(fù)位電路設(shè)計(jì)對(duì)于實(shí)際的DSP應(yīng)用系統(tǒng)，特

8、別是產(chǎn)品化的DSP系統(tǒng)，其可靠性是一個(gè)不容忽視的問(wèn)題。由于DSP系統(tǒng)的時(shí)鐘頻率較高，在運(yùn)行時(shí)極有可能發(fā)生干擾和被干擾的現(xiàn)象，嚴(yán)重的系統(tǒng)問(wèn)題可能出現(xiàn)死機(jī)現(xiàn)象。為了克服這些情況，除了在軟件上做一些保護(hù)措施外硬件上必須做相應(yīng)的處理。硬件上最有效的保護(hù)措施是采用具有看門(mén)狗(Watchdog)功能的自動(dòng)復(fù)位電路相結(jié)合的方式。自動(dòng)復(fù)位電路除了具有上電復(fù)位功能外，還具有監(jiān)視系統(tǒng)運(yùn)行并在系統(tǒng)發(fā)生故障或死機(jī)時(shí)再次進(jìn)行復(fù)位的能力。基本的原理就是通過(guò)電路提供一個(gè)用于監(jiān)視系統(tǒng)運(yùn)行的監(jiān)視線當(dāng)系統(tǒng)正常運(yùn)行時(shí)，應(yīng)在規(guī)定的時(shí)間內(nèi)給監(jiān)視線提供一個(gè)高低電平變化的信號(hào)，如果在規(guī)定時(shí)間內(nèi)這個(gè)信號(hào)不發(fā)生變化，自動(dòng)復(fù)位電路就認(rèn)為系統(tǒng)運(yùn)行

9、部正常并對(duì)系統(tǒng)進(jìn)行復(fù)位。自動(dòng)復(fù)位功能可以通過(guò)“看門(mén)狗”芯片實(shí)現(xiàn)，如圖3-3就是用MAX706芯片搭建的“看門(mén)狗”電路。兩模塊的連接方式分別如圖3-2和圖3-3所示。 圖3-2簡(jiǎn)單的復(fù)位電路 圖3-3具有Watchdog功能的復(fù)位電路3.3 時(shí)鐘電路設(shè)計(jì)DSP的時(shí)鐘可以有兩種連接方式，即外部振蕩器方式和諧振器方式。如果使用內(nèi)部振蕩器，則必須在X1/XCLKIN和X2兩個(gè)引腳之間連接一個(gè)石英晶體。如果采用外部時(shí)鐘，可將輸入時(shí)鐘信號(hào)直接連到X1/CI。KIN引腳上，X2懸空。本文采用的足外部有源時(shí)鐘方式，直接選擇一個(gè)3.3V供電的30MHz有源晶振實(shí)現(xiàn)。系統(tǒng)工作是通過(guò)編程選擇5倍頻的PLL功能，可實(shí)

10、現(xiàn)F2812的最高工作頻率(150MHz)。晶振電路如圖3-4所示。圖3-4 晶振電路3.4 JTAG接口電路設(shè)計(jì)DSP仿真器通過(guò)DSP芯片上提供的掃描仿真引腳實(shí)現(xiàn)仿真功能，掃描仿真消除了傳統(tǒng)電路仿真存在的電纜過(guò)長(zhǎng)會(huì)引起的信號(hào)失真及仿真插頭的可靠性差等問(wèn)題。采用掃描仿真，使得在線仿真成為可能，給調(diào)試帶來(lái)極大方便。JTAG接口電路如圖3-5所示。圖3-5 JTAG接口電路3.5 DSP的串行接口電路設(shè)計(jì)由于TMS320C54x中SCI接口的TTL電平和PC機(jī)的RS-232C電平不兼容，所以連接時(shí)必須進(jìn)行電平轉(zhuǎn)換。本設(shè)計(jì)選用符合RS-232C標(biāo)準(zhǔn)的MAX3232驅(qū)動(dòng)芯片進(jìn)行串行通信。串行接口電路如

11、圖3-6所示。圖3-6 串行接口電路3.6 存儲(chǔ)器FLASH接口設(shè)計(jì)對(duì)于基于DSP平臺(tái)的Flash接口設(shè)計(jì)，經(jīng)過(guò)綜合考慮了幾種方案之后決定，采用一再加上簡(jiǎn)單的外圍電路和時(shí)序調(diào)整電路。這種芯片僅僅完成Flash底層的數(shù)據(jù)鏈路級(jí)交換，并提供給本地微控制器一個(gè)并行的接口，但是它并不完成協(xié)議層的工作。協(xié)議個(gè)帶TMS320C54X的DSP內(nèi)核的Flash接口芯片28F400B3（成本非常低），層的工作需要對(duì)微控制器編程，控制Flash接口芯片來(lái)實(shí)現(xiàn)接口協(xié)議。所以，開(kāi)發(fā)難度相對(duì)來(lái)說(shuō)大一些，要做的編程工作也多一點(diǎn)。DSP與Flash的接口如圖3-7所示。Vcc_RP_WPVppD0D15D0D15A0A15

12、A0A15_DS_CE_MSTRB_WE_R/W_OEXF圖3-7 DSP與Flash的接口第4章 軟件設(shè)計(jì) TMS320系列DSP芯片的開(kāi)發(fā)環(huán)境應(yīng)包括硬件和軟件兩個(gè)方面，常用的軟件開(kāi)發(fā)環(huán)境為CCS2，硬件環(huán)境包括JTAG 仿真器和DSP硬件平臺(tái)。如沒(méi)有硬件開(kāi)發(fā)環(huán)境時(shí)，也可以在CCS2軟件環(huán)境中進(jìn)行算法仿真。 CCS2代碼調(diào)試器是一種針對(duì)標(biāo)準(zhǔn)TMS320設(shè)計(jì)接口的集成開(kāi)發(fā)環(huán)境IDE,它包含源代碼編輯工具、代碼調(diào)試工具、可執(zhí)行代碼生成工具和實(shí)時(shí)分析工具，并支持設(shè)計(jì)和開(kāi)發(fā)的整個(gè)流程，如圖4-1 所示。圖4-1 CCS2的開(kāi)發(fā)流程圖4.1 仿真工作原理及測(cè)試步驟DSP 通過(guò)JTAG 接口與仿真器相連

13、，仿真器則通過(guò)USB與電腦連接。電腦上的編譯軟件CCS2是通過(guò)仿真器將程序下載到DSP內(nèi)運(yùn)行的。在使用JTAG協(xié)議調(diào)試程序時(shí)，CCS2亦通過(guò)仿真器與DSP交流信息，如CCS2將控制信號(hào)通過(guò)JTAG接口送到DSP以控制程序的運(yùn)行，而DSP亦通過(guò)該接口將采樣信號(hào)、運(yùn)算結(jié)果或運(yùn)行狀態(tài)送到CCS2進(jìn)行顯示以便觀察調(diào)試。DSP最小系統(tǒng)的測(cè)試步驟如下。1系統(tǒng)連接。進(jìn)行DSP實(shí)驗(yàn)之前，先必須連接好仿真器、DSP最小系統(tǒng)板卡及計(jì)算機(jī)。2電復(fù)位。在硬件安裝完成后，確認(rèn)安裝正確、各個(gè)實(shí)驗(yàn)部件及電源連接正常后，接通仿真器電源并啟動(dòng)計(jì)算機(jī)，此時(shí)，仿真盒上的“紅色小燈”應(yīng) 點(diǎn) 亮 ，否則DSP 開(kāi)發(fā)系統(tǒng)與計(jì)算機(jī)連接有問(wèn)

14、題。3運(yùn)行CCS2程序。實(shí)驗(yàn)板上電，啟動(dòng)CCS 2，CCS2正常啟動(dòng)，表明系統(tǒng)連接正常，否則仿真器的連接、JTAG 接口或者CCS2相關(guān)設(shè)置存在問(wèn)題，斷開(kāi)電源，檢查仿真器的連接、JTAG接口連接，或檢查CCS2相關(guān)設(shè)置是否正確。成功運(yùn)行程序后，在CCS2環(huán)境下程序編寫(xiě)、調(diào)試、編譯、裝載、使用觀察窗口等。4.2 測(cè)試程序（1）應(yīng)用程序是要在硬件板上獨(dú)立運(yùn)行的源程序,為了敘述方便,編寫(xiě)一個(gè)簡(jiǎn)單的發(fā)光二極管(LED)閃爍測(cè)試程序。使用CCS匯編語(yǔ)言編寫(xiě)的測(cè)試程序如下：.mmregs.def start，_c_int00，END1.text_c_int00： B startNOPNOPdelay：st

15、art: SSBX XF CALL delay RSBX XF CALL delay B start delay；延時(shí)程序略 END1 RET .end （2）中斷向量表sect “vectors”rcf _c_int00def resetreset：BD _c_int00 NOP NOP . end（3）引導(dǎo)程序.mmregs.def boot,jump,END2.sect “bootprg”boot： SSBX INTMSTM #prog_des，AR IRPT #(prog_end·prog_sre-1、MVPD #prog_src，*ARI+/將代碼從源地址搬移到日標(biāo)地址/S

16、TM #00E0hPMSTLD #run addressABACC A/跳轉(zhuǎn)到程序開(kāi)始運(yùn)行地址，運(yùn)行用戶程序/sect “jump”jump： B boot/跳轉(zhuǎn)到引導(dǎo)程序/END2： RET.end4.3 測(cè)試的注意事項(xiàng)1軟件在按照要求編寫(xiě)完后，通常在下載到系統(tǒng)前，用純軟件方法單步跟蹤程序的執(zhí)行，以確保每一步的結(jié)果都是所預(yù)料的。這樣不僅利于及早發(fā)現(xiàn)程序的錯(cuò)誤，也可以在這一步對(duì)程序進(jìn)行優(yōu)化。 TI公司的DSP編譯軟件功能強(qiáng)大，提供了許多工具，可以更好地對(duì)軟件進(jìn)行調(diào)試。這也是在芯片選型中所要考慮的因素之一。2為了測(cè)試整個(gè)系統(tǒng)的特性，特別為其編寫(xiě)了測(cè)試程序，整個(gè)測(cè)試過(guò)程都是在JTAG協(xié)議下通過(guò)仿真完成的。在加載程序前，要在系統(tǒng)板上設(shè)置好相應(yīng)的跳線和撥碼開(kāi)關(guān)。 總結(jié) 作為一個(gè)通信本科生，掌握DSP系統(tǒng)的設(shè)計(jì)技術(shù)是非常重要的，通過(guò)對(duì)本課題的學(xué)習(xí)，了解了DSP系統(tǒng)的設(shè)計(jì)及應(yīng)用，鍛煉獨(dú)立設(shè)計(jì)電路的能力和動(dòng)手能力。本設(shè)計(jì)主要選用合適的DSP、