基于FPGA的數(shù)字頻率計的設(shè)計-課程論文

1、South China Normal University課程設(shè)計實驗報告課程名稱： EDA技術(shù) 指導(dǎo)老師： 專業(yè)班級： 2014級 電路與系統(tǒng)姓 名： 學(xué) 號： 基于FPGA的諧波合成設(shè)計摘要：本文介紹了EP2C5T144C8N微處理器實現(xiàn)多次諧波產(chǎn)生和合成周期性方波的設(shè)計，產(chǎn)生的基波頻率、各次諧波幅度、相位均可單獨數(shù)字設(shè)置并控制，并最終通過PWM和LPF得到失真較小的諧波合成信號。本文最后對設(shè)計進行了測試與運行，從而驗證該設(shè)計方案的可行性。關(guān)鍵詞：諧波；基波；PWMAbstract:EP2C5T144C8N microprocessor implementation are introdu

2、ced in this design and synthesis of cyclic square wave, multiple harmonics produced by fundamental wave frequency, every harmonic amplitude and phase separately digital set and control, and finally obtained by PWM and LPF harmonic synthesis of less distortion of the signal. Finally, the paper has ca

3、rried on the test to design and operation, to verify the feasibility of the design.Key words: Harmonic; Fundamental wave; PWM目 錄1 引言41.1 FPGA簡介41.2 Quartus簡介51.3諧波合成原理62 系統(tǒng)總體分析72.1 系統(tǒng)總體分析72.2系統(tǒng)軟件組成92.3系統(tǒng)硬件組成92.4系統(tǒng)運行環(huán)境102.5 系統(tǒng)總體框架103軟件模塊設(shè)計113.1 CPU模塊設(shè)計113.2 Quartus 模塊設(shè)計153.3 Nios II 模塊設(shè)計163.3.1 諧波合成1

4、73.3.2 按鍵中斷183.3.4 PWM輸出214 系統(tǒng)測試及分析224.1 n次諧波測試224. 2 按鍵測試234.3幅度按鍵測試234.4 相位按鍵測試244.5 頻率按鍵測試245 總結(jié)25參考文獻261 引言1.1 FPGA簡介FPGA（FieldProgrammable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設(shè)計，

5、可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進行測試，是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flipflop）或者其他更加完整的記憶塊。 FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計，而且消耗更多的電能。但是他們也有很多的優(yōu)點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力

6、，所以這些設(shè)計的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計轉(zhuǎn)移到一個類似于ASIC的芯片上。FPGA工作原理FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個部分。編輯本段FPGA的基本特點1）采用FPGA設(shè)計ASIC電路(專用集成電路)，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。 3）FPGA內(nèi)部有豐富的觸發(fā)器和IO引腳。

7、4）FPGA是ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。 5) FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 1.2 Quartus簡介Quartus是Altera公司提供的FPGA/CPLD開發(fā)集成環(huán)境，Altera是世界上最大可編程邏輯器件的供應(yīng)商之一。Quartus界面友好，使用便捷，被譽為業(yè)界最易用易學(xué)的EDA軟件。在Quartus上可以完成設(shè)計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，是設(shè)計者能方便地進行設(shè)計輸入、快速處

8、理和器件編程。 Quartus提供了方便的設(shè)計輸入方式、快速的編譯和直接易懂的器件編程。能夠支持邏輯門數(shù)在百萬門以上的邏輯器件的開發(fā)，并且為第三方工具提供了無縫接口。 Quartus軟件包的編程器是系統(tǒng)的核心，提供功能強大的設(shè)計處理，設(shè)計者可以添加特定的約束條件來提高芯片的利用率。在設(shè)計流程的每一步，Quartus軟件能夠引導(dǎo)設(shè)計者將注意力放在設(shè)計上，而不是軟件的使用上。同時，自動的錯誤定位、完備的錯誤和警告信息，使設(shè)計修改變得簡單容易。1.3諧波合成原理基波（分量）：對周期性交流分量進行傅里葉級數(shù)分解，得到的與工頻相同的分量稱為基波。諧波（分量）：對周期性交流分量進行傅里葉級數(shù)分解，得到的為

9、基波頻率大于1的整數(shù)倍的分量稱為高次諧波，簡稱諧波。諧波次數(shù)：諧波頻率與基波頻率的整數(shù)比。任何電信號都是由各種不同頻率、幅度和初相的正弦波迭加而成的。1822年法國數(shù)學(xué)家傅里葉在研究熱傳導(dǎo)理論時提出并證明了將周期函數(shù)展開為正弦級數(shù)的原理。奠定了傅里葉級數(shù)的理論基礎(chǔ)、揭示了周期信號的本質(zhì)，即任何周期信號（正弦信號除外）都可以看作是由無數(shù)不同頻率、不同幅度的正弦波信號疊加而成的，就像物質(zhì)都是由分子或者原子構(gòu)成一樣。周期信號的基本單元信號是正弦諧波信號。諧波合成的過程是一個逆傅里葉級數(shù)的過程，即將由傅里葉級數(shù)展開的周期信號的各次諧波重新疊加起來合成原信號的過程。由傅里葉級數(shù)的定義可知，傅里葉級數(shù)得出

10、的是一個無窮級數(shù)，諧波需要無窮次疊加才能得出原信號。這在現(xiàn)實中是不可實現(xiàn)的，一般的當諧波數(shù)量達到5次以上時，就能大致得出原有信號。如圖1.1所示：圖1.1 方波合成圖圖1.1為方波的七次諧波合成圖，由頻域圖可以看出方波只有奇次諧波。方波由多個正選函數(shù)和余弦函數(shù)疊加而成，當疊加次數(shù)達到3次時，基本上能看出方波的模樣。2 系統(tǒng)總體分析2.1 系統(tǒng)總體分析本設(shè)計的總體分析比較主要包括了軟件實現(xiàn)方式、波形輸出方式、人機交互方式等，從而選擇出具有可行性的符合實際需求的總體方案。1) 軟件實現(xiàn)方式本設(shè)計采用FPGA作為硬件平臺,但是由于本設(shè)計所涉及的諧波合成需要使用正弦函數(shù)和余弦函數(shù)，Verilog或VH

11、DL中并沒有三角函數(shù)庫的支持，需要通過其他軟件將所需要的三角函數(shù)數(shù)據(jù)存入存儲器中調(diào)用，并且Verilog或VHDL并不支持浮點型操作。為了解決以上問題，本設(shè)計采用了SOPC技術(shù)。SOPC即可編程片上系統(tǒng)，通過可編程邏輯技術(shù)把一個完整的系統(tǒng)安裝在一塊硅片上。SOPC是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（SOC），可通過單個芯片來完成整個系統(tǒng)所需要的主要邏輯功能；其次，它是可編程系統(tǒng)，可進行裁減、擴充、升級等靈活的設(shè)計方式，并且具有軟硬件均在系統(tǒng)上可編程的功能。本設(shè)計是一個基于NiosII的SOPC系統(tǒng)。NiosII的硬件通過QuartusII定制合適的CPU和外設(shè)來完成。完成NiosII的硬

12、件開發(fā)后，QuartusII將自動生成用戶定義的NiosII CPU和外設(shè)系統(tǒng)、存儲器、外設(shè)地址映射等相應(yīng)的軟件開發(fā)包SDK，在生成的SDK基礎(chǔ)上，進入軟件開發(fā)流程。用戶可使用匯編或C來進行相應(yīng)的嵌入式程序設(shè)計。而C函數(shù)庫中包含了三角函數(shù)，并且支持浮點型操作，能大大縮短開發(fā)周期和整形操作所帶來的誤差。因此本設(shè)計主要基于FPGA+SOPC+C語言的方式實現(xiàn)軟件設(shè)計。2) 波形輸出方式通過FPGA的IO端口輸出的是一個數(shù)字信號，而一般示波器所檢測的是模擬信號，要令示波器顯示出諧波疊加后的波形必須通過數(shù)/模轉(zhuǎn)換(D/A轉(zhuǎn)換)將數(shù)字信號轉(zhuǎn)換模擬信號。數(shù)模轉(zhuǎn)換可通過兩種方式實現(xiàn)，一種是通過專門的D/A芯

13、片實現(xiàn)，另一種則是通過PWM和LPF實現(xiàn)的。PWM即脈沖寬度調(diào)制，是一種對模擬信號電平進行數(shù)字編碼的方法。通過計數(shù)器的使用，方波的占空比被調(diào)制用來對一個具體模擬信號的電平進行編碼。如圖2.1所示：圖2.1 脈沖寬度調(diào)制圖b圖中將正弦波量化成7個點，并用等寬不同占空比的脈沖表示對應(yīng)的值，通過這一方式將一個模擬量轉(zhuǎn)換為數(shù)字量輸出。當PWM輸出通過一個低通濾波器(LPF)后這個數(shù)字信號就能還原為一個模擬信號，供示波器使用。3) 人機交互方式設(shè)計中的人機交互方式有兩種，一種是使用FPGA平臺上自帶的七段數(shù)碼管，另一種則是外接一個LCD顯示屏。由于設(shè)計本身僅需要顯示幅度、頻率、相位等數(shù)值，無需使用中文字

14、符，并且平臺上已自帶有四個共陽極的其段數(shù)碼管，使用方便，故使用七段數(shù)碼管和平臺上的按鍵組合實現(xiàn)人機交互。2.2系統(tǒng)軟件組成系統(tǒng)軟件三部分組成：CPU模塊設(shè)計、Quartus模塊設(shè)計和Nios II模塊設(shè)計。CPU模塊使用Qsys設(shè)計。Qsys是Altera的系統(tǒng)集成工具，能夠方便的根據(jù)用戶要求搭建出自定義CPU。Quartus模塊設(shè)計是將通過Qsys生成的CPU作為一個元件調(diào)用，并在CPU周圍加上適當?shù)耐庠O(shè)和進行引腳分配。Nios II模塊設(shè)計主要負責(zé)燒寫到CPU上運行的程序設(shè)計。在本設(shè)計是指使用C語言實現(xiàn)諧波合成、PWM輸出以及人機交互。系統(tǒng)軟件首先設(shè)計好CPU，然后Quartus模塊調(diào)用C

15、PU并加上適當?shù)耐庠O(shè)和進行引腳分配后寫入FPGA平臺中，再進行Nios II模塊的設(shè)計。設(shè)計完畢后檢測FPGA上是否已裝有CPU，當已裝有CPU時將程序下載到CPU中并運行。2.3系統(tǒng)硬件組成系統(tǒng)硬件由按鍵、七段數(shù)碼管和低通濾波器組成，其中按鍵與七段數(shù)碼管FPGA平臺自帶無須搭建，低通濾波器采用電阻和電容簡單的搭建然后將輸入端與FPGA平臺的端口相連。2.4系統(tǒng)運行環(huán)境系統(tǒng)的軟硬件環(huán)境關(guān)系到系統(tǒng)自身的穩(wěn)定性和生命周期。本系統(tǒng)采用Cyclone II 的EP2C5T144C8作為硬件平臺的核心模塊。Cyclone II器件包含了許多新的特性，如嵌入存儲器、嵌入乘法器、PLL和低成本的封

16、裝等。系統(tǒng)軟件采用Quartus開發(fā)環(huán)境,結(jié)合Qsys和Nios II進行開發(fā)。最終設(shè)計出一個基于SOPC的諧波合成系統(tǒng)。2.5 系統(tǒng)總體框架圖2.2 系統(tǒng)總體框圖系統(tǒng)總體由軟件設(shè)計和硬件操作兩部分組成。軟件設(shè)計主要實現(xiàn)了CPU的設(shè)計、使用和程序下載。當三個模塊設(shè)計并下載到FPGA平臺后，可通過人機交互對系統(tǒng)進行操作。硬件操作分為兩個部分。一個是功能選擇部分，該部分通過按鍵中斷實現(xiàn)，當按下相應(yīng)的按鍵后將中斷信號傳入FPGA中執(zhí)行相應(yīng)的操作。第二個部分是顯示部分，顯示又有兩部分，一是七段數(shù)碼管顯示當前周期信號的幅度、頻率、相位、檔位等信息，一是通過LPF輸出到示波器中，通過示波器觀察諧波合成后的

17、周期信號。3軟件模塊設(shè)計3.1 CPU模塊設(shè)計CPU通過Qsys設(shè)計。CPU架構(gòu)列表如圖3.1所示：圖3.1 CPU架構(gòu)列表圖1) CPUCPU為整個CPU設(shè)計的內(nèi)核。Qsys中提供了三種類型的CPU，CPU型號及其描述如圖3.2所示：圖3.2 CPU型號及其描述圖本設(shè)計采用標準型CPU，標準型具有占用資源較少，功能齊全等優(yōu)點，基本能滿足本次設(shè)計的要求。2）clk_50clk_50提供了50MHz的系統(tǒng)時鐘，供系統(tǒng)正常運行使用。50MHz為本設(shè)計所使用的FPGA最大晶振頻率。3）jtag_uartjtag_uart為CPU提供了jtag調(diào)試接口，可通過jtag對CPU進行調(diào)試，實現(xiàn)中斷、單步執(zhí)

18、行等功能。4）存儲器存儲器包括了epcs_flash_controller、sdram和altpll_0三個部分。epcs_flash_controller在FPGA中一般用來存儲應(yīng)用程序。但由于本設(shè)計程序大小超過了flash的容量。故加上了sdram， SDRAM在FPGA開發(fā)板中一般作為NIOS 處理器的RAM和程序運行空間。altpll_0用于將系統(tǒng)時鐘進行分頻，提供時鐘給sdram，sdram所使用的時鐘需要與系統(tǒng)時鐘有時間延時。altpll_0配置如圖3.3所示，c0為系統(tǒng)50MHz時鐘，c2為提供給sdram的100MHz時鐘。圖3.3 altpll_0配置圖5）IOIO配置包括了

19、IO輸出pwm、led、數(shù)碼管和IO輸入key。數(shù)碼管包括了數(shù)碼管的使能輸出和數(shù)據(jù)輸出。IO輸出配置如圖3.4所示，Width為輸出/輸入位數(shù)，Direction為IO方向。IO輸入配置如圖3.5所示。圖3.4 IO輸出配置圖圖3.5 IO輸入配置圖由于key按鍵用于CPU中斷，除了配置IO輸出的兩項外，還要配置中斷選項。Edge capture register注冊了中斷為低電平有效，interrupt配置了中斷為邊沿中斷。6）timertimer用于配置定時器，由于數(shù)碼管是共陽極的，數(shù)據(jù)線共用，因此需要通過控制不同數(shù)碼管的使能端控制數(shù)碼管顯示數(shù)值。人眼識別連貫圖像的速度大約是40ms，因此

20、使能端的切換速度要低于40ms。經(jīng)測試本設(shè)計定時1ms效果較佳。Timer配置如圖3.6所示：圖3.6 定時器配置圖3.2 Quartus 模塊設(shè)計該模塊主要是調(diào)用CPU，在CPU周圍加上需要的外設(shè)，分配硬件引腳以及連接時鐘。本模塊配置如圖3.7所示：圖3.7 Quartus模塊配置圖3.3 Nios II 模塊設(shè)計該模塊是實現(xiàn)系統(tǒng)總體功能的軟件程序編寫部分。包括了諧波的合成、按鍵中斷、數(shù)碼管顯示以及PWM輸出。工作流程如圖3.8所示。程序首先注冊按鍵中斷，并開始檢測按鍵中斷，當有按鍵中斷時觸發(fā)相應(yīng)的中斷響應(yīng)函數(shù)。然后諧波合成，得出諧波合成后的方波數(shù)據(jù)。接著數(shù)碼管初始化以及開啟定時器，定時器開

21、啟后四個七段數(shù)碼管將不停的循環(huán)顯示當前模式下的相應(yīng)數(shù)值。最后進入循環(huán)，不斷輸出PWM波。圖3.8 軟件工作流程圖3.3.1 諧波合成本設(shè)計實現(xiàn)的是通過多次諧波合成一個周期性方波信號。方波的各次諧波計算公式如式3.1所示，程序?qū)崿F(xiàn)如圖3.9所示。程序中通過for循環(huán)將各次諧波疊加起來后得出的數(shù)據(jù)存儲在dot數(shù)組中，用于后續(xù)程序處理。 （3.1）圖3.9 諧波合成程序3.3.2 按鍵中斷按鍵中斷程序的設(shè)計包括了按鍵中斷的注冊以及中斷響應(yīng)函數(shù)。中斷注冊用到的函數(shù)如圖3.10所示：圖3.10 按鍵注冊程序中斷注冊函數(shù)中先允許按鍵中斷，設(shè)置邊緣捕獲寄存器最后注冊按鍵。當注冊完按鍵后，一旦有中斷來到時，程

22、序?qū)⑥D(zhuǎn)入注冊時注冊的中斷函數(shù)ISR_key1中執(zhí)行中斷響應(yīng)。程序更具不同的按鍵作出不同的按鍵中斷響應(yīng)，詳細如下所述。1） 幅度、頻率、相位響應(yīng)PWM輸出經(jīng)LPF后的方波幅度只與PWM的波形特性有關(guān)，與諧波合成后的波形幅度無關(guān)。方波的幅度由PWM每個脈沖的占空比決定，當占空比為0時，得到方波幅值為0V(此處的幅度皆指峰-峰值)，當占空比為1時，得到方波幅值為端口最大輸出電壓3.3V。要控制方波的幅度就是控制端口輸出電壓最大時的脈沖占空比。如要讓輸出幅度為1.1V，即電壓變?yōu)樵瓉淼?/3，那么只需要在每個脈沖寬度不變的前提下將原來占空比為1縮短為占空比為1/3，其余的2/3均為低電平即可。方波的頻

23、率與幅度一樣只與PWM的波形特性有關(guān)，與諧波合成后的波形頻率無關(guān)。方波的周期由PWM的周期決定，由于PWM中每個脈沖寬度是一樣的，不同的只是占空比，因此方波的周期或頻率實際是有PWM一個周期中脈沖寬度決定的，調(diào)節(jié)每個脈沖的寬度即可做到調(diào)頻的效果。方波的相位由諧波合成后的相位決定，在本設(shè)計中各次諧波是通過時間t取點離散化后，再將相同時間值的點疊加存儲于數(shù)組中最后得出一個經(jīng)離散化后方波數(shù)據(jù)。因此，方波的相位調(diào)節(jié)實際就是方波或者是各次諧波第一個取點位置的選擇。程序如圖3.11所示。圖3.11 相位調(diào)節(jié)程序圖對比式(3.1)可知，相位調(diào)節(jié)部分為2*pi*f(t+p*(1/(f*360)。調(diào)節(jié)點的初始位

24、置的方法是將方波周期分為360份，相位p代表了占360分中的多少份p*(1/(f*360)后就得出相位偏移后的第一個點的位置，即方波初始位置。2）模式選擇響應(yīng)模式選擇是用于在幅度、頻率和相位之間進行切換，其流程如圖3.13所示。模式選擇僅有三個狀態(tài)：1-幅度；2-相位；3-頻率。當確實只有按鍵后，判斷模式當前值是否最大值，若是最大值則模式轉(zhuǎn)到幅度模式(1)，否則當前值加一，切換到下一個模式。圖3.13 模式選擇流程圖3）檔位響應(yīng)本設(shè)計還設(shè)置了換擋功能。當確實有按鍵時，程序首先更具模式標志判斷按鍵執(zhí)行對象，然后判斷該對象當前的檔位。判斷完畢后進入下一個檔位，當?shù)竭_最后檔位后，程序會回到初始檔位，

25、這里是直接更改檔位標志實現(xiàn)的。改變檔位后，當幅度、相位、頻率響應(yīng)發(fā)生時，對應(yīng)的模式當前值會+/-對應(yīng)的當前檔位值。3.3.3 定時器定時器用于七段數(shù)碼管的動態(tài)顯示。由于四個數(shù)碼管的數(shù)據(jù)線是共用的，要另四個數(shù)碼管顯示出不同的數(shù)值，需要通過控制數(shù)碼管的使能端，讓數(shù)碼管不斷切換，特定位置的數(shù)碼管顯示特定的數(shù)值，其余三個數(shù)碼管處于關(guān)閉狀態(tài)。由于人眼一般無法識別40ms以下的連續(xù)圖像的切換，因此設(shè)置數(shù)碼管的切換時間小于40ms既能讓四個數(shù)碼管顯示出不同的數(shù)值，而不會因為切換的原因而出現(xiàn)數(shù)碼管閃爍的現(xiàn)象。數(shù)碼管的工作流程如圖3.15所示。先判斷當前模式，然后其中一個數(shù)碼管顯示當前模式A/P/F，接著取出當

26、前模式的值的各位賦予其余三個數(shù)碼管顯示。同時判斷當前模式的檔位，通過小數(shù)點表示出屬于那個檔位。圖3.15 數(shù)碼管工作流程圖3.3.4 PWM輸出PWM輸出程序如圖3.16所示。圖3.16 PWM程序圖本設(shè)計的PWM輸出時通過延時函數(shù)usleep()實現(xiàn)的，usleep()是一個微妙級的延時函數(shù)，程序中乘以106是將微秒轉(zhuǎn)換為秒。首先定義輸出PWM的IO輸出電平，然后通過延時函數(shù)改變電平的持續(xù)時間來實現(xiàn)不同的占空比。4 系統(tǒng)測試及分析通過系統(tǒng)的實際運行,了解系統(tǒng)的實際性能、功能的實現(xiàn)程度。通過測試對系統(tǒng)存在問題進行修改和完善。最后驗證軟件的可用性。測試內(nèi)容包括了n次諧波的合成圖(0<n&l

27、t;13)，然后測試各功能鍵是否正常運作。所有的測試均通過示波器觀測。4.1 n次諧波測試 圖4.1 1次諧波合成圖 圖4.2 3次諧波合成圖 圖4.3 5次諧波合成圖 圖4.4 7次諧波合成圖 圖4.5 9次諧波合成圖 圖4.6 11次諧波合成圖 從圖中可以看出，當諧波次數(shù)上升時，合成的圖形越趨于完整的周期性方波信號，當諧波次數(shù)達到9次時基本可以看作是周期性方波。4. 2 按鍵測試按鍵測試中換擋功能已在幅度、相位、頻率按鍵中體現(xiàn)，不在單獨測試。4.3幅度按鍵測試 圖4.7 1V方波圖 圖4.8 2.5V方波圖圖4.9 3V方波圖由上圖可以看出幅度按鍵以及幅度換擋功能均運作正常，數(shù)碼管顯示正常。檔位0.1V和1V由小數(shù)點在第三個數(shù)碼管中的有無來體現(xiàn)。4.4 相位按鍵測試 圖4.10 初相為0的方波圖 圖4.11初相為90°的方波圖圖4.12初相為270°的方波圖由上圖可以看出相位按鍵以及相位換擋功能均運作正常，數(shù)碼管顯示正常。檔位1、10和100由小數(shù)點在三個數(shù)碼管中的有無來體現(xiàn)。由于本設(shè)計是得到所有點后在進行處理的，因此每次改變相位時需要重新繪圖，中間會出現(xiàn)零值狀態(tài)。4.5 頻率按鍵測試由下圖可以看出頻率按鍵以及頻率換擋功能均運作