數(shù)字系統(tǒng)設(shè)計I

1、精選優(yōu)質(zhì)文檔-傾情為你奉上數(shù)字系統(tǒng)設(shè)計I補 充 作 業(yè)第1章邏輯函數(shù)題1.1 完成下列數(shù)制或代碼轉(zhuǎn)換(1) (172)10=(?)2(2) (0.8123)10=(?)2(3) (.0101)2=(?)10(4) (3625)10=(?)8=(?)16(5) (0.172)8=(?)16=(?)2(6) (4CA)16=(?)2=(?)10題1.2 完成下列數(shù)制和代碼之間的轉(zhuǎn)換(1)(468.32)10=(?)8421BCD=(?)余3碼(2)(.1001)8421BCD=(?)2題1.3 求下列函數(shù)的對偶式和反函數(shù)式(1) (2) 題1.4 試證明下列“異或”等式成立(1) (2) 題1.5

2、 用代數(shù)法將下列函數(shù)化簡成為最簡表達式 (1) (2) (3) (4) (5) (6) (7) (8) 題1.6 用卡諾圖法將下列函數(shù)化簡成為最簡表達式(1) (2) (3) (4) (5) (6) (7) (8) (9) (10) 題1.7 用卡諾圖法將下列具有約束條件的邏輯函數(shù)化簡成為最簡“與- 或”表達式(1) (2) (3) (4) 約束條件為題1.8 已知邏輯函數(shù)X和Y：用卡諾圖法求函數(shù)的最簡“與-或”表達式。題1.9 已知邏輯函數(shù)的簡化表達式為，試問它至少有哪些無關(guān)項？題1.10 簡化并畫出實現(xiàn)下列邏輯函數(shù)的邏輯電路。(1) 用最少量的“與非”門實現(xiàn) (2) 用最少量的“或非”門實

3、現(xiàn)函數(shù)，(3) 用最少量的“與-或-非”門實現(xiàn)函數(shù)第2章 集成邏輯門題2.1 指出圖題2.1所示電路的輸出邏輯電平是高電平、低電平還 是高阻態(tài)。已知圖(a)中的門電路都是74系列的TTL門電路，圖(b)中的門電路為CC4000系列的CMOS門電路。圖題2.1題2.2 試畫出圖題2.2三態(tài)門和TG門的輸出電壓波形。其中A、B電壓波形如圖題2.2右圖所示。 圖題2.2題2.3 圖題2.3所示電路為CMOS門電路，試分析各電路輸出邏輯功能，并寫出各電路的輸出邏輯函數(shù)式。設(shè)二極管正向?qū)щ姇r的壓降為0.7V。 圖題2.3題2.4 試用四個CMOS傳輸門(TG門)和一個反相器(“非”門)設(shè)計一雙刀雙擲模擬

4、開關(guān)。題2.5 甲、乙兩位同學(xué)，用一個“與非”門(已知“與非”門的IOLmax=16mA,IOHmax=0.4mA)驅(qū)動發(fā)光二極管(設(shè)二極管發(fā)光時工作電流為10mA)，甲接線如圖題2.5(a)，乙接線如圖題2.5(b)。試問誰的接線正確? 圖題2.5題2.6分析下圖所示的電路，哪些能正常工作，寫出輸出信號的的表達式或值？哪些不能，說明為什么？其中（A）、（B）為TTL邏輯門，（C）為CMOS邏輯門。題2. 7在圖2.7中，三態(tài)門、非門均為TTL， S為開關(guān)，電壓表內(nèi)阻為200K，求下列情況下，電壓表讀數(shù)Y1=？ a) A=0.3V,C=0.3V,S斷開b) A=0.3V,C=0.3V,S接通c

5、) A=3.6V,C=0.3V,S接通d) A=3.6V,C=0.3V,S斷開e) A=3.6V, C=3.6V,S接通 圖題2.7f) A=0.3V, C=3.6V,S斷開第3章 組合邏輯電路題3.1 分析圖3.1所示的邏輯電路，其中74151為8選1數(shù)據(jù)選擇器。寫出輸出函數(shù)Y的邏輯表達式并化簡。圖題3.1題3.2圖3.2中為74LS48組成的6位數(shù)碼顯示系統(tǒng)，根據(jù)圖中所示的輸入，說出顯示器中顯示的內(nèi)容（圖中未接的管腳均為懸空）。圖題3.2題3.3 試用74LS138型3/8譯碼器設(shè)計一個地址譯碼器，地址譯碼器的地址范圍為00-3F。(可適當加其它邏輯門電路)。題3.4 用一個3線/8線譯碼

6、器74138和盡量少的門電路實現(xiàn)：題3.5 設(shè)X和Y分別為二位二進制數(shù)，試用最少量的半加器和與門實現(xiàn)Z= X·Y運算。題3.6 試設(shè)計一個一位二進制數(shù)的全減器，設(shè)A為被減數(shù)，B為減數(shù)，J0為低位來的借位信號，D為差數(shù)以及J1為向高位的借位信號，請用一個全加器和盡量少的門電路實現(xiàn)該全減器。題3.7 試用一片八選一數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)。(1) (2) (3) 題3.8用一個8選1數(shù)據(jù)選擇器74151和非門設(shè)計下列邏輯函數(shù)。（注意：只能用74151和非門，不允許用其它器件）題3.9 用加法器和適量門電路實現(xiàn)Y=3X+1，其中X為三位二進制數(shù)。要求：1、電路盡量簡單，加法器個

7、數(shù)不限。2、寫出設(shè)計過程。題3.10 設(shè)A、B為四位二進制數(shù)，試用1片四位二進制加法器74283實現(xiàn)函數(shù)Y4AB。題3.11 用一個四位加法器74LS238和少量門電路設(shè)計代碼轉(zhuǎn)換電路，輸入為2421BCD碼，輸出為8421BCD碼。題3.12 P(P2P1P0）、Q（Q2Q1Q0）為二個三位無符號二進制數(shù)，試用一個3線-8線譯碼器74138和一個8選1數(shù)據(jù)選擇器74151和盡可能少的門電路設(shè)計如下組合電路：當P=Q時，電路輸出Y=1；否則，Y=0。題3.13自選組合模塊電路和門電路實現(xiàn)下面組合邏輯電路。電路的輸入為兩個4位二進制數(shù)A（A3A2A1A0）、B（B3B2B1B0）和一個控制信號M

8、；電路的輸出為4位二進制數(shù)Y（Y3Y2Y1Y0）。當M=1時，Y=MAX（A,B）;而當M=0時，則Y=MIN（A,B）。另外，若A=B時，可輸出A和B中任何一個。第4章 集成觸發(fā)器題4.1 電路如圖題4.1所示。能實現(xiàn) 的電路是哪一種電路。圖題4.1題4.2 根據(jù)圖題2.4.5所示電路及A、B、C波形，畫出Q的波形。(設(shè)觸發(fā)觸器初態(tài)為0)。圖題4.2題4.3 由JK觸發(fā)器組成的電路及其CP、J端輸入波形如圖題4.3 所示，試畫出Q端的波形(設(shè)初態(tài)為0)。 圖題4.3題4.4 由維阻D觸發(fā)器和邊沿JK觸發(fā)器組成的電路如圖題4.4(a) 所示，各輸入端波形如圖(b)。當各觸發(fā)器的初態(tài)為0時，試畫

9、出Q1和Q2端的波形，并說明此電路的功能。 圖題4.4題4.5 圖題4.5所示電路為由CMOS D觸發(fā)器構(gòu)成的三分之二分頻 電路(即在A端每輸入三個脈沖，在Z端就輸出二個脈沖)，試畫出電路在CP作用下，Q1、Q2、Z各點波形。設(shè)初態(tài)Q1=Q2=0。 圖題4.5題4.6 試用一個CMOS D觸發(fā)器，一個“與”門及二個“或非”門構(gòu)成 一個JK觸發(fā)器。題4.7 由負邊沿JK觸發(fā)器組成的電路及CP、A的波形如圖題4.7所示，試畫出QA和QB的波形。設(shè)QA和QB的初始狀態(tài)為0。圖題4.7題4.8 由維阻D觸發(fā)器和負邊沿JK觸發(fā)器構(gòu)成的電路及CP、和的波形如圖題4.8所示，試畫出Q1和Q2的波形。 圖題4

10、.8題4.9推導(dǎo)圖4.9所示RS觸發(fā)器的特征方程。圖題4.9第5章 時序邏輯電路題5.1 圖題5.1是一個實現(xiàn)串行加法的電路圖，被加數(shù)11011及加數(shù)10111已分別存入二個五位被加數(shù)和加數(shù)移位寄存器中。試分析并畫出在六個時鐘脈沖作用下全加器輸出Si端、進位觸發(fā)器Q端以及和數(shù)移位寄存器中左邊第一位寄存單元的輸出波形。 圖題5.1題5.2 TTL電路組成的同步時序電路如圖題5.2所示。1試分析圖中虛線框內(nèi)電路，畫出Q1、Q2、Q3波形，并說明虛線框內(nèi)電路的邏輯功能。2若把電路中的Z輸出和各觸發(fā)器的置零端連接在一起，試說明當X1X2X3 為110時，整個電路的邏輯功能是什么？圖題5.2題5.3 電

11、路如圖題5.3所示。1.令觸發(fā)器的初始狀態(tài)為Q3Q2Q1=001，請指出計數(shù)器的模，并畫出狀態(tài)轉(zhuǎn)換圖和電路工作的時序圖。2.若在使用過程中FF2損壞，欲想用一個負邊沿D觸發(fā)器代替，問電路應(yīng)作如何修改，才能實現(xiàn)原電路的功能。畫出修改后的電路圖。(可只畫修改部分的電路)圖題5.3 題5.4 試用一片74161及盡量少的門電路設(shè)計成一個能自動完成八進制加/減循環(huán)計數(shù)的計數(shù)器。即能從000加到111，再從111減到000循環(huán)。 題5.5分析圖題5.5所示的時序電路，其中74283為四位加法器、74175為4D寄存器、14585為四位比較器，Y為輸出。畫出狀態(tài)轉(zhuǎn)換圖并說明電路功能。圖題5.5題5.6分析

12、由移位計數(shù)器74194組成的時序，畫出電路狀態(tài)圖？(排列次序： Q0 Q1 Q2 Q3， 另外S1 S0=00，保持；S1 S0=01，右移；S1 S0=10，左移；S1 S0=11，置數(shù)。）圖題5.6數(shù)據(jù)選擇器地址信號移位計數(shù)器控制信號0000000110000100000010111010101010001010111000000000011110101010000101000001100001010010101110101010100110101110000000001111101010100011100000011000011001001010101010010010101001100

13、0011011011110101010010111000001100001110110101010101001101110100110000111111111101010100111題5.7 74168為十進制可逆計數(shù)器，分析由74168構(gòu)成的時序電路，說明電路功能。注意，74168的功能表最后兩行給出的兩種情況，其它情況下，。74168的功能表：輸入輸出工作方式CP1100加法計數(shù)1000減法計數(shù)0×××同步置數(shù)×1××010010進位輸出×0××00000借位輸出題5.8以一個計數(shù)器74161為核心器

14、件和少量門電路，設(shè)計一個帶同步清0功能的5421BCD碼計數(shù)器：電路有清0輸入控制端R，當R=0時，同步清0；當R=1時，按5421BCD碼規(guī)則同步計數(shù)，注意不能有過渡態(tài)。5421BCD碼編碼規(guī)則：09分別為：0000、0001、0010、0011、0100、1000、1001、1010、1011、1100。請寫出設(shè)計過程。題5.9某控制器電路的狀態(tài)轉(zhuǎn)換圖如圖題5.9所示，要求用一個計數(shù)器74161和必要的門電路、組合模塊電路設(shè)計該控制器。圖題5.9題5.10 圖題5.10為控制器的狀態(tài)轉(zhuǎn)換圖，輸入信號a，b，c為互斥變量。以計數(shù)器為核心器件設(shè)計此同步時序電路。圖題5.10題5.11某控制器電

15、路的狀態(tài)轉(zhuǎn)換圖如圖題5.11所示，要求用一個計數(shù)器74161和必要的門電路、組合模塊電路設(shè)計該控制器。圖題5.11題5.12 圖題5.12為某時序的狀態(tài)轉(zhuǎn)換圖，其中m為 輸入信號，y為輸出信號號，試用D觸發(fā)器設(shè)計此同步時序電路，要求：(1)寫出次態(tài)卡諾圖、激勵方程、輸出方程；(2)邏輯電路圖。圖題5.12 十進制8421碼碼碼碼2421碼000000000100010001200100010300110011401000100501011011601101100701111101810001110910011111題5.13 以一個計數(shù)器74161為核心器件，設(shè)計一個可控的計數(shù)器。計數(shù)器有一個

16、輸入端m，當m=0時，計數(shù)器實現(xiàn)8421BCD碼計數(shù)器；當m=1時，計數(shù)器實現(xiàn)2421碼計數(shù)器。請寫出設(shè)計過程。8421BCD碼、2421BCD碼如下表所示：題5.14用一片74161和一片74151實現(xiàn)雙序列信號發(fā)生器：X=0時產(chǎn)生序列；X=1時產(chǎn)生序列第6章 半導(dǎo)體存儲器及可編程邏輯器件題6.1 判斷題1. PROM的每個與項（地址譯碼器的輸出）都一定是最小項。 （ ）2. RAM和ROM都屬于組合電路。（ ）3. PAL的輸出電路是固定的，不可編程，所以它的型號很多。雖然GAL的型號很少，但卻能取代大多數(shù)PAL芯片。（ ）4. 一旦斷電，信息丟失的存儲器是ROM。（ ）5. SRAM有n

17、根地址輸入線，則應(yīng)由2n個字。（ ）題6.2 選擇題1、PROM的與陣列（地址譯碼器）是 。 A.全譯碼可編程陣列 B. 全譯碼不可編程陣列 C.非全譯碼可編程陣列 D. 非全譯碼不可編程陣列2、 下列采用輸出宏單元的PLD器件是 。 A. PROM B. PLA C. PAL D. GAL3、 某存儲器具有16根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容量為 位。 A.128 B.4K C.512K D. 1M E.16M4、采用雙地址譯碼且分時送入行和列地址信號，DRAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為 。 A. n B. 2n C. 2n D. 22n題6.3 將包含有3276

18、8個基本存儲單元的存儲電路連接成4096個字節(jié)的RAM，則：(1)該RAM有幾根數(shù)據(jù)線?(2)該RAM有幾根地址線?題6.4 RAM的容量為256×字位，則：(1)該RAM有多少個存儲單元? (2)該RAM每次訪問幾個基本存儲單元? (3)該RAM有幾根地址線?題6.5 試用256×字位的RAM，用位擴展的方法組成一個256*8字位的RAM，請畫出電路圖。題6.6 C850是64*1字位容量的靜態(tài)RAM，若要用它擴展成一個128*4字位容量的RAM，需要幾塊C850?并畫出相應(yīng)的電路圖。題6.7 設(shè)某個只讀存儲器由16位地址構(gòu)成，地址范圍為000FFF(16進 制)?，F(xiàn)將它

19、分為RAM、I/O、ROM1和ROM2等四段，且各段地址分配為RAM段：000DFFF；I/O 段：E000E7FF；ROM1段：F000F7FF；ROM2段：F800FFFF。試：(1)設(shè)16位地址標號為A15A14A1A0，則各存儲段內(nèi)部僅有哪幾位地址值保持不變?(2)根據(jù)高位地址信號設(shè)計一個選擇存儲段的地址譯碼器。第7章 脈沖單元電路題7.1 判斷題6. 施密特觸發(fā)器可用于將正弦波變換成矩形波。（ ）7. 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。（ ）8. 石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（ ）題7.2下圖為CMOS集成施密特組成的電路，其中RC<<TW, VDD 、VT+ 和VT-分別為CMOS電源電壓、正向閾值電壓和負向閾值電壓。根據(jù)Vi輸入