TSPC鎖存器的設(shè)計(jì)與HSPICE仿真

1、IC課程設(shè)計(jì)報(bào)告 題 目 TSPC鎖存器的設(shè)計(jì)與HSPICE仿真 學(xué) 院 專 業(yè) 班 級 學(xué)生姓名 日 期 指導(dǎo)教師（簽字） HSPICE簡介SPICE（Simulator Program with Integrated Circuit Emphasis，以集成電路為重點(diǎn)的模擬程序）模擬器最初于20世紀(jì)70年代在berkeley開發(fā)完成，能夠求解描述晶體管、電阻、電容以及電壓源等分量的非線性微分方程。SPICE模擬器提供了許多對電路進(jìn)行分析的方法，但是數(shù)字VLSI電路設(shè)計(jì)者的主要興趣卻只集中在直流分析（DC analysis）和瞬態(tài)分析（transient analysis）兩種方法上，這兩種

2、分析方法能夠在輸入固定或?qū)崟r(shí)變化的情況下對節(jié)點(diǎn)的電壓進(jìn)行預(yù)測。SPICE程序最初是使用FORTRAN語言編寫的，所以SPICE就有其自身的一些相關(guān)特點(diǎn)，尤其是在文件格式方面與FORTRAN有很多相似之處。現(xiàn)在，大多數(shù)平臺都可以得到免費(fèi)的SPICE版本，但是，往往只有商業(yè)版本的SPICE 才就有更強(qiáng)的數(shù)值收斂性。尤其是HSPICE，其在工業(yè)領(lǐng)域的應(yīng)用非常廣泛，就是因?yàn)槠渚哂泻芎玫氖諗啃裕軌蛑С肿钚碌钠骷约盎ミB模型，同事還提供了大量的增強(qiáng)功能來評估和優(yōu)化電路。PSPICE也是一個(gè)商業(yè)版本，但是其有面向?qū)W生的限制性免費(fèi)版本。本章所有實(shí)例使用的都是HSPICE，這些實(shí)例在平臺版本的SPICE中可能

3、不能正常運(yùn)行。雖然各種SPICE模擬器的細(xì)節(jié)隨著版本和操作平臺的不同而各不相同，但是所有版本的SPICE都是這樣工作的：讀入一個(gè)輸入文件，生產(chǎn)一個(gè)包括模擬結(jié)果、警告信息和錯(cuò)誤信息的列表文件。因?yàn)橐郧拜斎胛募?jīng)常是以打孔卡片盒的方式提供給主機(jī)的，所以人們常常稱輸入文件為SPICE“卡片盒（deck）”，輸入文件中的每一行都是一張“卡片”。輸入文件包含一個(gè)由各種組件和節(jié)點(diǎn)組成的網(wǎng)表。當(dāng)然輸入文件也包含了一些模擬選項(xiàng)、分析指令以及器件模型。網(wǎng)吧可以通過手工的方式輸入，也可以從電路圖或者CAD工具的版圖(layout)中提取。 一個(gè)好的SPICE“卡片盒”就好像是一段好的軟件代碼，必須具有良好的可讀性

4、、可維護(hù)性以及可重用性。適當(dāng)?shù)夭迦胍恍┳⑨尯涂瞻组g隔有助于提高“卡片盒”的可讀性。一般情況下，書寫SPICE“卡片盒”的最好方法就是：先找一個(gè)功能完備、正確的“卡片盒”范例，然后在此基礎(chǔ)上對其進(jìn)行修改。二、要與要求在兩相時(shí)鐘技術(shù)中，必須十分小心的對兩個(gè)時(shí)鐘信號進(jìn)行布線以保證它們的重疊性最小。雖然CMOS提供了一種允許時(shí)鐘偏差的解決辦法，但還可以設(shè)計(jì)出只用單相位時(shí)鐘的寄存器。由Yuan和Svensson提出的真單相鐘控寄存器（TSPCR，True Single-Phase Clocked Register）使用單個(gè)時(shí)鐘。它解決了上述問題。該鎖存器主要是能夠很好的解決上述問題，達(dá)到記錄和保持?jǐn)?shù)據(jù)的

5、本領(lǐng)，在一定程度上解決了之前所遇到的問題。該鎖存器能在CLK為高電平時(shí)記錄并保存數(shù)據(jù)，在CLK為低電平時(shí)，即使出現(xiàn)IN為1，將對數(shù)據(jù)進(jìn)行丟棄。通過HSPICE軟件模擬，達(dá)到本次課程設(shè)計(jì)的目的。關(guān)鍵字：課程設(shè)計(jì)，TSPC，HSPICE，真單相鐘控寄存器三、設(shè)計(jì)原理下圖【圖1】是正鎖存器的基本原理圖。對于正鎖存器，當(dāng)CLK為高時(shí)，鎖存器處于透明模式，相當(dāng)于兩個(gè)串聯(lián)的反相器；因此鎖存器是非反相的，并把輸入傳送到輸出。反之，當(dāng)CLK=0時(shí)，兩個(gè)反相器都不起作用，鎖存器處于維持狀態(tài)。只有上拉網(wǎng)絡(luò)起作用，而下拉網(wǎng)絡(luò)則不工作。由于采用兩級串聯(lián)的方法，在這一模式下不會有任何信號可以從鎖存器的輸入傳送到輸出端。

6、一個(gè)寄存器可以通過串聯(lián)正反鎖存器來構(gòu)成。其時(shí)鐘負(fù)載與通常的傳輸門寄存器活CMOS寄存器類似。它主要優(yōu)點(diǎn)是只用單相位時(shí)鐘。對于【圖2】是反鎖存器的基本原理圖，它和正鎖存器的原理是相似的。四、程序設(shè)計(jì)方案程序詳單（*.sp）：*TSPC.OPIIONS POST.TRAN 20ps 100nsM1 1 IN VDD VDD PCH L=1U W=3UM2 OUT 1 VDD VDD PCH L=1U W=3UM3 1 CLK 2 2 NCH L=1U W=3UM4 OUT CLK 3 3 NCH L=1U W=3UM5 2 IN 0 0 NCH L=1U W=3UM6 3 1 0 0 NCH L=

7、1U W=3U*電容C若取0.01p，波形結(jié)果會有一定的不同C1 OUT 0 0.06p VDD VDD 0 5Vin IN 0 PULSE .2 3 2N 2N 2N 4N 22NVclk CLK 0 PULSE .2 2 1N 1N 1N 4N 15N.MODEL NCH NMOS LEVEL=1.MODEL PCH PMOS LEVEL=1.END設(shè)計(jì)原理：該鎖存器共需6個(gè)MOS管，其中2個(gè)PMOS，4個(gè)NMOS。在程序設(shè)計(jì)過程中，我們確定M1、M2為PMOS管，M3、M4、M5、M6為NMOS管，為了讓實(shí)驗(yàn)效果明顯，我們假定電容C為0.06pF。并且設(shè)定PMOS、NMOS均為一級HSPICE模型。五、方案的實(shí)現(xiàn)1HSPICE軟件運(yùn)行圖2節(jié)點(diǎn)分析表如上圖顯示，表中的in表示輸入，clk為始終脈沖，out為鎖存器輸出。0代表地，vdd為高電平。1、2、3為自行定義的節(jié)點(diǎn)六、結(jié)果與分析按要求運(yùn)行軟件程序，可以得到以下圖形七、創(chuàng)新點(diǎn)TSPC還有一個(gè)額外優(yōu)點(diǎn)：可以將邏輯功能嵌入到鎖存器中，這就減少了鎖存器相關(guān)的延遲。 它除了完成鎖存功能之外有實(shí)現(xiàn)了兩個(gè)In1和In2的AND功能。雖然這一鎖