數(shù)字電路試題及答案

1、.棗莊學(xué)院20112012學(xué)年度第一學(xué)期數(shù)字電路考試試卷（B卷）（考試時(shí)間：150分鐘考試方式：開(kāi)卷）班級(jí)：學(xué)號(hào)：題號(hào)一二三四五六七八九十總分分?jǐn)?shù)考試內(nèi)容1判斷題 正確的在括號(hào)內(nèi)記“”，錯(cuò)誤的記“X”（共10分，每題1分）1）“0”的補(bǔ)碼只有一種形式。（ ）2）卡諾圖中，兩個(gè)相鄰的最小項(xiàng)至少有一個(gè)變量互反。（ ）3）用或非門(mén)可以實(shí)現(xiàn)3種基本的邏輯運(yùn)算。 （）4）三極管飽和越深，關(guān)斷時(shí)間越短。（ ）5）在數(shù)字電路中，邏輯功能相同的TTL門(mén)和CMOS門(mén)芯片可以互相替代使用。 （）6）多個(gè)三態(tài)門(mén)電路的輸出可以直接并接，實(shí)現(xiàn)邏輯與。（）7）時(shí)鐘觸發(fā)器僅當(dāng)有時(shí)鐘脈沖作用時(shí)，輸入信號(hào)才能對(duì)觸發(fā)器的狀態(tài)產(chǎn)生

2、影響。 （）8）采用奇偶校驗(yàn)電路可以發(fā)現(xiàn)代碼傳送過(guò)程中的所有錯(cuò)誤。（ ）9）時(shí)序圖、狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表都可以用來(lái)描述同一個(gè)時(shí)序邏輯電路的邏輯功能，它們之間可以相互轉(zhuǎn)換。 （）10）一個(gè)存在無(wú)效狀態(tài)的同步時(shí)序電路是否具有自啟動(dòng)功能，取決于確定激勵(lì)函數(shù)時(shí)對(duì)無(wú)效狀態(tài)的處理。（ ）二選擇題（從下列各題的備選答案中選出1個(gè)或多個(gè)正確答案，將其填在括號(hào)中。共10分）1不能將減法運(yùn)算轉(zhuǎn)換為加法運(yùn)算。 （ ）A原碼 B反碼 C補(bǔ)碼2小數(shù)“0”的反碼可以寫(xiě)為。 （ ）A0.00 B1.00 C0.11 D1.113.邏輯函數(shù)F=AB和G=AB滿(mǎn)足關(guān)系。 （）AF=BFG CFDFG14要使JK觸發(fā)器在時(shí)鐘脈

3、沖作用下，實(shí)現(xiàn)輸出，則輸入端信號(hào)應(yīng)為。 （ ）AJK0 BJK1CJ1，K0 DJ0，K15設(shè)計(jì)一個(gè)同步10進(jìn)制計(jì)數(shù)器，需要觸發(fā)器。 （ ）A3個(gè) B4個(gè) C5個(gè) D10個(gè)三兩邏輯函數(shù)，求兩者的關(guān)系。（10分）四用與非門(mén)與非門(mén)電路實(shí)現(xiàn)邏輯函數(shù)。（10分）五已知：TTL與非門(mén)的IOL15mA，IOH400A，VOH3.6V，VOL=0.3V；發(fā)光二極管正向?qū)妷篤D2V，正向電流ID510mA。求圖1所示發(fā)光二極管驅(qū)動(dòng)電路中R的取值范圍。（10分）圖1 Vcc=+5VR&六.電路及其輸入波形如圖2所示，試畫(huà)出電路的輸出波形。（5分）ABCFFCBA圖2&1七邏輯函數(shù)中所有輸入變

4、量不能同時(shí)為0，且A、B變量不能同時(shí)為1?；?jiǎn)邏輯函數(shù)，并判斷是否有競(jìng)爭(zhēng)冒險(xiǎn)，若有則用增加冗余項(xiàng)的方法消除。畫(huà)出實(shí)現(xiàn)的邏輯函數(shù)F的與非門(mén)-與非門(mén)電路。（15分）八用上升沿觸發(fā)的JK觸發(fā)器設(shè)計(jì)一個(gè)帶有進(jìn)位輸出端，并以自然二進(jìn)制順序計(jì)數(shù)的6進(jìn)制計(jì)數(shù)器。要求畫(huà)出電路圖。（15分）九試畫(huà)出圖3 所示時(shí)序電路的狀態(tài)轉(zhuǎn)換圖，并畫(huà)出對(duì)應(yīng)于CP（圖4所示）的Q1、Q0和輸出Z的波形。設(shè)電路的初始狀態(tài)為00。（共15分）圖3圖4參考答案一判斷題 正確的在括號(hào)內(nèi)記“”，錯(cuò)誤的記“X”（共10分，每題1分）1）“0”的補(bǔ)碼只有一種形式。（）2）卡諾圖中，兩個(gè)相鄰的最小項(xiàng)至少有一個(gè)變量互反。（）3）用或非門(mén)可以實(shí)現(xiàn)3

5、種基本的邏輯運(yùn)算。 （）4）三極管飽和越深，關(guān)斷時(shí)間越短。（X ）5）在數(shù)字電路中，邏輯功能相同的TTL門(mén)和CMOS門(mén)芯片可以互相替代使用。 （X ）6）多個(gè)三態(tài)門(mén)電路的輸出可以直接并接，實(shí)現(xiàn)邏輯與。（X ）7）時(shí)鐘觸發(fā)器僅當(dāng)有時(shí)鐘脈沖作用時(shí)，輸入信號(hào)才能對(duì)觸發(fā)器的狀態(tài)產(chǎn)生影響。 （）8）采用奇偶校驗(yàn)電路可以發(fā)現(xiàn)代碼傳送過(guò)程中的所有錯(cuò)誤。（X）9）時(shí)序圖、狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表都可以用來(lái)描述同一個(gè)時(shí)序邏輯電路的邏輯功能，它們之間可以相互轉(zhuǎn)換。 （）10）一個(gè)存在無(wú)效狀態(tài)的同步時(shí)序電路是否具有自啟動(dòng)功能，取決于確定激勵(lì)函數(shù)時(shí)對(duì)無(wú)效狀態(tài)的處理。（ ）二選擇題（從下列各題的備選答案中選出1個(gè)或多個(gè)正

6、確答案，將其填在括號(hào)中。共10分）1不能將減法運(yùn)算轉(zhuǎn)換為加法運(yùn)算。 （ A ）A原碼 B反碼 C補(bǔ)碼2小數(shù)“0”的反碼可以寫(xiě)為。 （AD ）A0.00 B1.00 C0.11 D1.113.邏輯函數(shù)F=AB和G=AB滿(mǎn)足關(guān)系。 （ABD ）AF=BFG CFDFG14要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入端信號(hào)應(yīng)為。 （B ）AJK0 BJK1CJ1，K0 DJ0，K15設(shè)計(jì)一個(gè)同步10進(jìn)制計(jì)數(shù)器，需要觸發(fā)器。 （B ）A3個(gè) B4個(gè) C5個(gè) D10個(gè)三兩邏輯函數(shù)，求兩者的關(guān)系。（10分）解：兩函數(shù)相等，（0，3，4，7，11，12）四用與非門(mén)與非門(mén)電路實(shí)現(xiàn)邏輯函數(shù)。（10分）解：（

7、8分），圖（2分）略五已知：TTL與非門(mén)的IOL15mA，IOH400A，VOH3.6V，VOL=0.3V；發(fā)光二極管正向?qū)妷篤D2V，正向電流ID510mA。求圖1所示發(fā)光二極管驅(qū)動(dòng)電路中R的取值范圍。（10分）圖1 Vcc=+5VR&解：（R270540）六電路及其輸入波形如圖2所示，試畫(huà)出電路的輸出波形。（5分）ABCFFCBA圖2&1七邏輯函數(shù)中所有輸入變量不能同時(shí)為0，且A、B變量不能同時(shí)為1?；?jiǎn)邏輯函數(shù)，并判斷是否有競(jìng)爭(zhēng)冒險(xiǎn)，若有則用增加冗余項(xiàng)的方法消除。畫(huà)出實(shí)現(xiàn)的邏輯函數(shù)F的與非門(mén)-與非門(mén)電路。（15分）解：圖略。八用上升沿觸發(fā)的JK觸發(fā)器設(shè)計(jì)一個(gè)帶有進(jìn)位輸出端，并以自然二進(jìn)制順序計(jì)數(shù)的6進(jìn)制計(jì)數(shù)器。要求畫(huà)出電路圖。（15分）解：狀態(tài)轉(zhuǎn)換表5分，驅(qū)動(dòng)方程5分，電路圖5分。九試畫(huà)出圖3 所示時(shí)序電路的狀態(tài)轉(zhuǎn)換圖，并畫(huà)出對(duì)應(yīng)于CP（圖4所示）的Q1