杭電計(jì)算機(jī)組成原理多功能ALU設(shè)計(jì)實(shí)驗(yàn)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上杭州電子科技大學(xué)計(jì)算機(jī)學(xué)院實(shí)驗(yàn)報(bào)告專(zhuān)心-專(zhuān)注-專(zhuān)業(yè)課程名稱(chēng)：計(jì)算機(jī)組成原理 實(shí)驗(yàn)項(xiàng)目：多功能ALU設(shè)計(jì)實(shí)驗(yàn) 指導(dǎo)教師： 實(shí)驗(yàn)位置： 姓 名： 班 級(jí)： 學(xué) 號(hào)： 日 期：2015年4月29日 實(shí)驗(yàn)?zāi)康模?） 學(xué)習(xí)多功能ALU的工作原理，掌握運(yùn)算器的設(shè)計(jì)方法。（2） 掌握運(yùn)用Verilog HDL進(jìn)行行為描述與建模的技巧和方法。實(shí)驗(yàn)環(huán)境Xilinx ISE Design Suite 13.4實(shí)驗(yàn)內(nèi)容（算法、程序、步驟和方法）（1） 創(chuàng)建工程，編寫(xiě)ALU模塊代碼。（2） 編寫(xiě)對(duì)A、B數(shù)據(jù)進(jìn)行選擇的模塊代碼。（3） 編寫(xiě)選擇輸出數(shù)據(jù)模塊代碼。（4） 設(shè)置頂層文件，并將三個(gè)模

2、塊代碼導(dǎo)入。（5） 設(shè)置輸入信號(hào)，進(jìn)行軟件仿真并記錄仿真波形。（6） 生成BIT文件并下載入FPGA中，進(jìn)行硬件測(cè)試。（7） 記錄測(cè)試結(jié)果。（接上）實(shí)驗(yàn)內(nèi)容（算法、程序、步驟和方法）（1） ALU模塊代碼，利用三八譯碼器，將我們將要操作的對(duì)象，進(jìn)行分別的處理。module ALU_TOP(A,B,F,ZF,OF,ALU_OP);input 31:0 A,B;input 2:0 ALU_OP;output ZF,OF;output 31:0 F;reg 31:0 F;reg ZF,OF;reg 5:0 i;reg C;reg 32:0 CF;always (ALU_OP or A or B)be

3、gincase(ALU_OP)3'b000:begin CF=A&B; end3'b001:begin CF=A|B; end3'b010:begin CF=AB; end3'b011:begin CF=AB; end3'b100:begin CF=A+B; end3'b101:begin CF=A-B; end3'b110:begin CF=(A<B); end3'b111:begin CF=B<<A; endendcaseF31:0=CF31:0;C=CF32;ZF=0;for(i=0;i<32

4、;i=i+1)ZF=ZF|Fi;ZF=ZF;OF=A31B31F31C;endendmodule（2） 輸入數(shù)據(jù)選擇模塊代碼,根據(jù)實(shí)驗(yàn)指導(dǎo)書(shū)上的對(duì)于32位數(shù)據(jù)的處理方式。module Choice(AB_SW,A,B);input 2:0 AB_SW;output 31:0 A,B;reg 31:0 A,B;wire 2:0 AB_SW;always ( * )begincase(AB_SW)3'b000:begin A=32'h0000_0000;B=32'h0000_0000;end3'b001:begin A=32'h0000_0003;B=32&

5、#39;h0000_0607;end3'b010:begin A=32'h8000_0000;B=32'h8000_0000;end3'b011:begin A=32'h7FFF_FFFF;B=32'h7FFF_FFFF;end3'b100:begin A=32'hFFFF_FFFF;B=32'hFFFF_FFFF;end3'b101:begin A=32'h8000_0000;B=32'hFFFF_FFFF;end3'b110:begin A=32'hFFFF_FFFF;B=32&

6、#39;h8000_0000;end3'b111:begin A=32'h1234_5678;B=32'h3333_2222;enddefault:begin A=32'h9ABC_DEF0;B=32'h1111_2222;endendcaseendendmodule（3） 輸出數(shù)據(jù)選擇模塊代碼，根據(jù)實(shí)驗(yàn)指導(dǎo)書(shū)上的對(duì)于32位數(shù)據(jù)的處理方式。module CLED(F_LED_SW,LED,F,ZF,OF);input 31:0 F;input ZF,OF;input 2:0 F_LED_SW;output 7:0 LED;reg 7:0 LED;wire

7、 31:0 F;wire 2:0 F_LED_SW;wire ZF,OF;always ( * )begincase(F_LED_SW)3'b000:LED=F7:0;3'b001:LED=F15:8;3'b010:LED=F23:16;3'b011:LED=F31:24;default:begin LED7=ZF;LED0=OF;LED6:1=6'b0;endendcaseendendmodule（4） 頂層設(shè)計(jì)模塊代碼：module ALU(AB_SW,ALU_OP,F_LED_SW,LED);input 2:0 AB_SW,ALU_OP,F_LED

8、_SW;output 7:0 LED;wire 2:0 AB_SW,ALU_OP,F_LED_SW;wire 31:0 A,B,F;wire ZF,OF;wire 7:0 LED;Choice C1(AB_SW,A,B);ALU_TOP A1(A,B,F,ZF,OF,ALU_OP);CLED C2(F_LED_SW,LED,F,ZF,OF);endmodule數(shù)據(jù)記錄和計(jì)算仿真波形：結(jié)論（結(jié)果）實(shí)驗(yàn)的結(jié)果滿(mǎn)足要求，在板子上正確的體現(xiàn)。數(shù)值比較大，我們利用了計(jì)算機(jī)上的自帶的程序員高級(jí)計(jì)算器驗(yàn)證了我們的實(shí)驗(yàn)的正確性。試驗(yàn)心得與小結(jié)本實(shí)驗(yàn)，根據(jù)實(shí)驗(yàn)報(bào)告解決處理32位數(shù)據(jù)輸入的辦法，輸出的辦法，我們可以很好的利用