實(shí)驗(yàn)四 組合電路中競(jìng)爭(zhēng)與冒險(xiǎn)完成

1、實(shí)驗(yàn)四 組合電路中的競(jìng)爭(zhēng)與冒險(xiǎn)姓名： 班級(jí)： 學(xué)號(hào)： 實(shí)驗(yàn)時(shí)間：一、 實(shí)驗(yàn)?zāi)康?、觀察組合電路中的競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象。2、了解消除競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象的方法。二、 實(shí)驗(yàn)儀器及器件1、數(shù)字電路實(shí)驗(yàn)箱、數(shù)字萬(wàn)用表、示波器。2、74LS00、74LS20三、 實(shí)驗(yàn)原理1、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其成因在組合邏輯電路中信號(hào)的傳輸可能通過(guò)不同的路徑而匯合到某一門(mén)的輸入端上。由于門(mén)電路的傳輸延遲，各路信號(hào)對(duì)于匯合點(diǎn)會(huì)有一定的時(shí)差。這種現(xiàn)象稱為競(jìng)爭(zhēng)。這個(gè)時(shí)候如果電路的輸出產(chǎn)生了錯(cuò)誤輸出，則稱為邏輯冒險(xiǎn)現(xiàn)象。一般說(shuō)來(lái)，在組合邏輯電路中，如果有兩個(gè)或兩個(gè)以上的信號(hào)參差地加到同一門(mén)的輸入端，在門(mén)的輸出端得到穩(wěn)定的輸出之前，可能出現(xiàn)短

2、暫的，不是原設(shè)計(jì)要求的錯(cuò)誤輸出，其形狀是一個(gè)寬度僅為時(shí)差的窄脈沖，通常稱為尖峰脈沖或毛刺。2、檢查競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法在輸入變量每次只有一個(gè)改變狀態(tài)的簡(jiǎn)單情況下，如果輸出門(mén)電路的兩個(gè)輸入信號(hào)A和是輸入變量A經(jīng)過(guò)兩個(gè)不同的傳輸途徑而來(lái)的，那么當(dāng)輸入變量的狀態(tài)發(fā)生突變時(shí)輸出端便有可能產(chǎn)生兩個(gè)尖峰脈沖。因此，只要輸出端的邏輯函數(shù)在一定條件下化簡(jiǎn)成或則可判斷存在競(jìng)爭(zhēng)冒險(xiǎn)。3、消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法（1）接入濾波電路在輸入端并接一個(gè)很小的濾波電容Cf，足可把尖峰脈沖的幅度削弱至門(mén)電中的閾值電壓以下。（2）引入選通脈沖對(duì)輸出引進(jìn)選通脈沖，避開(kāi)險(xiǎn)象。（3）修改邏輯設(shè)計(jì)在邏輯函數(shù)化簡(jiǎn)選擇乘積項(xiàng)時(shí)，按照判斷組合電

3、路是否存在競(jìng)爭(zhēng)冒險(xiǎn)的方法，選擇使邏輯函數(shù)不會(huì)使邏輯函數(shù)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的乘積項(xiàng)。也可采用增加冗余項(xiàng)方法。選擇消除險(xiǎn)象的方法應(yīng)根據(jù)具體情況而定。組合邏輯電路的險(xiǎn)象是一個(gè)重要的實(shí)際問(wèn)題。當(dāng)設(shè)計(jì)出一個(gè)組合電路，安裝后應(yīng)首先進(jìn)行靜態(tài)測(cè)試，也就是用邏輯開(kāi)關(guān)按真值表依次改變輸入量，驗(yàn)證其邏輯功能。然后再進(jìn)行動(dòng)態(tài)測(cè)試，觀察是否存在冒險(xiǎn)。如果電路存在險(xiǎn)象，但不影響下一級(jí)電路的正常工作，就不必采取消除險(xiǎn)象的措施；如果影響下一級(jí)電路的正常工作，就要分析險(xiǎn)象的原因，然后根據(jù)不同的情況采取措施加以消除。四、 實(shí)驗(yàn)內(nèi)容實(shí)現(xiàn)函數(shù)， 并假定，輸入只有原變量即無(wú)反變量輸入 1、畫(huà)出邏輯圖，使易于觀察電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。 2、列出

4、真值表。 3、靜態(tài)測(cè)試，即按真值表驗(yàn)證其邏輯功能。4、觀察變量A變化過(guò)程中的險(xiǎn)象：即取B=C=D=1，得F=A+A，A改接函數(shù)發(fā)生器（或?qū)嶒?yàn)箱配有的）的連續(xù)脈沖源，使工作頻率盡可能高。觀察是否出現(xiàn)險(xiǎn)象，如有，請(qǐng)測(cè)出毛刺的幅度和寬度（中值寬度）。5、使F再經(jīng)過(guò)一級(jí)反相器，檢查險(xiǎn)象是否影響下一級(jí)電路的正常工作。6、分別觀察變量B、D變化過(guò)程中產(chǎn)生的險(xiǎn)象。7、用加冗余項(xiàng)法消除A變化過(guò)程中產(chǎn)生的險(xiǎn)象。五、實(shí)驗(yàn)內(nèi)容1、畫(huà)邏輯圖。將F化成以下形式：根據(jù)F的表達(dá)式可以畫(huà)出邏輯圖:2、列出真值表。（見(jiàn)表一）表一ABCDFF靜態(tài)測(cè)試0000000001000010110011110100000101000110

5、000111110000001001001010111011001100111101111110111111113、靜態(tài)測(cè)試，即按真值表驗(yàn)證其邏輯功能。（見(jiàn)表一）A、B、C、D接入邏輯開(kāi)關(guān)對(duì)表（1）靜態(tài)測(cè)試，得到的結(jié)果如表（1）的最后一列，可以知道表（1）的邏輯功能是正確的。4、觀察變量A變化過(guò)程中的險(xiǎn)象：即取B=C=D=1，得，A改接函數(shù)發(fā)生器的連續(xù)脈沖源，工作頻率f=1MHz。此時(shí)輸出F出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，如下圖。由圖可知幅度為2.810V 寬度（中值寬度）為74.00ns5、使F再經(jīng)過(guò)一級(jí)反相器，檢查險(xiǎn)象是否影響下一級(jí)電路的正常工作？加一反相器后，所得新險(xiǎn)象和舊險(xiǎn)象如下圖：舊險(xiǎn)象->

6、新險(xiǎn)象->由圖可知F再經(jīng)過(guò)一級(jí)反相器，由于A和A經(jīng)過(guò)的門(mén)數(shù)的個(gè)數(shù)不同，還是會(huì)出現(xiàn)競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象，其險(xiǎn)象仍然影響下一級(jí)電路的正常工作，此時(shí)信號(hào)反相，險(xiǎn)象也反相，其毛刺幅度和中值寬度不變。6、分別觀察變量B、D變化過(guò)程中產(chǎn)生的險(xiǎn)象。（1）令A(yù)=C=1，D=0，B輸入1MHz連續(xù)脈沖，所得險(xiǎn)象如下：經(jīng)比較和分析，B和B經(jīng)過(guò)的門(mén)數(shù)個(gè)數(shù)不同，而與A相等，所以其險(xiǎn)象與A一樣。（2）令A(yù)=B=0，C=1，D輸入1MHz連續(xù)脈沖，得下圖：經(jīng)整理可得下圖經(jīng)分析可知，由于D和D經(jīng)過(guò)的門(mén)數(shù)基本一樣，門(mén)電路的傳輸延遲時(shí)差幾乎為0，所以此時(shí)可看到互補(bǔ)的競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象（或幾乎看不到競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象）。7、用加冗余項(xiàng)法消除A變化過(guò)程中產(chǎn)生的險(xiǎn)象。加冗余項(xiàng)BCD，即有化成以下形式：F=AB+BCD+ACD=AB+BCD+ACD+BCD化成以下形式：根據(jù)F可列出邏輯圖如下：根據(jù)邏輯圖在實(shí)驗(yàn)箱中連線，A接入1MHz信號(hào)，得下圖：經(jīng)分析可知，當(dāng)B=C=D=1時(shí)，有冗余項(xiàng)BCD=1，而B(niǎo)CD=0，根據(jù)上式易知F=1，此時(shí)不論A和A是否經(jīng)過(guò)同樣數(shù)目的與非門(mén)都無(wú)法影響結(jié)果的輸出，表現(xiàn)為毛刺現(xiàn)象消失。六、實(shí)驗(yàn)心得1、此次實(shí)驗(yàn)用到的非門(mén)較多，而實(shí)驗(yàn)箱中只有與非門(mén)，連線時(shí)需要一定的耐心。2、本次實(shí)驗(yàn)，