第5章微型計(jì)算機(jī)原理與應(yīng)用

1、第五章第五章 存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)主要內(nèi)容主要內(nèi)容u存儲(chǔ)器的類型存儲(chǔ)器的類型 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAM；只讀存儲(chǔ)器；只讀存儲(chǔ)器ROMu存儲(chǔ)器的設(shè)計(jì)、地址分配存儲(chǔ)器的設(shè)計(jì)、地址分配u外設(shè)的地址分配外設(shè)的地址分配第五章第五章 存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)重點(diǎn)內(nèi)容重點(diǎn)內(nèi)容u存儲(chǔ)器的類型存儲(chǔ)器的類型u存儲(chǔ)系統(tǒng)的設(shè)計(jì)存儲(chǔ)系統(tǒng)的設(shè)計(jì) 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備。存儲(chǔ)器由一些能夠表示二存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備。存儲(chǔ)器由一些能夠表示二進(jìn)制進(jìn)制“0”“0”和和“1”“1”的狀態(tài)的物理器件組成，這些具有記憶功能的的狀態(tài)的物理器件組成，這些具有記憶功能的物理器件構(gòu)成了一個(gè)個(gè)存儲(chǔ)元，物理器件構(gòu)成了一個(gè)個(gè)存儲(chǔ)元，每個(gè)存

2、儲(chǔ)元可以保存一位二進(jìn)制每個(gè)存儲(chǔ)元可以保存一位二進(jìn)制信息。信息。8 8個(gè)存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元個(gè)存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元，可存放，可存放8 8位二進(jìn)制信息即一位二進(jìn)制信息即一個(gè)字節(jié)（個(gè)字節(jié)（ByteByte）。）。許多存儲(chǔ)單元組織在一起就構(gòu)成了存儲(chǔ)器。許多存儲(chǔ)單元組織在一起就構(gòu)成了存儲(chǔ)器。 存儲(chǔ)器中存儲(chǔ)單元的總數(shù)稱為存儲(chǔ)器的容量。存儲(chǔ)器中存儲(chǔ)單元的總數(shù)稱為存儲(chǔ)器的容量。 存儲(chǔ)器由兩種基本操作存儲(chǔ)器由兩種基本操作讀操作和寫操作。讀操作和寫操作。5.1 5.1 概述概述非破壞性非破壞性破壞性破壞性存儲(chǔ)器是用來(lái)存儲(chǔ)信息的部件；存儲(chǔ)器是用來(lái)存儲(chǔ)信息的部件；存儲(chǔ)器的三級(jí)結(jié)構(gòu)：存儲(chǔ)器的三級(jí)結(jié)構(gòu)：主主存存快存快

3、存 外外存存CPU 計(jì)算機(jī)的存儲(chǔ)器根據(jù)其設(shè)在主機(jī)內(nèi)還是設(shè)在主機(jī)外分為內(nèi)部計(jì)算機(jī)的存儲(chǔ)器根據(jù)其設(shè)在主機(jī)內(nèi)還是設(shè)在主機(jī)外分為內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器。存儲(chǔ)器和外部存儲(chǔ)器。 存儲(chǔ)器使用的存儲(chǔ)介質(zhì)有半導(dǎo)體器件、磁性材料、光盤等。存儲(chǔ)器使用的存儲(chǔ)介質(zhì)有半導(dǎo)體器件、磁性材料、光盤等。 半導(dǎo)體存儲(chǔ)器按照工作方式的不同分為：半導(dǎo)體存儲(chǔ)器按照工作方式的不同分為： 隨機(jī)存儲(chǔ)器（隨機(jī)存儲(chǔ)器（RAMRAM） 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROMROM）5.1 5.1 概述概述 雙極型雙極型 RAM 靜態(tài)靜態(tài) 動(dòng)態(tài)動(dòng)態(tài) 掩膜掩膜 ROM ROM 可編程可編程 PROM 可擦寫可擦寫 EPROM MOS半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器5

4、.1 5.1 概述概述 半導(dǎo)體存儲(chǔ)器按照工作方式的不同分為：半導(dǎo)體存儲(chǔ)器按照工作方式的不同分為： 隨機(jī)存儲(chǔ)器（隨機(jī)存儲(chǔ)器（RAM）；）； 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）存取時(shí)間短，存取時(shí)間短，集成度低，功集成度低，功耗大，價(jià)格高耗大，價(jià)格高雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器功耗低，價(jià)格功耗低，價(jià)格較便宜較便宜電容存儲(chǔ)信息，電容存儲(chǔ)信息，集成度高，功集成度高，功耗低，價(jià)格較耗低，價(jià)格較便宜便宜可進(jìn)行一次可進(jìn)行一次編程編程紫外線照射紫外線照射擦除擦除5.1.2 5.1.2 存儲(chǔ)器的分類存儲(chǔ)器的分類 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAM：雙極型半導(dǎo)體：雙極型半導(dǎo)體RAM； MOS型型RAM（SRAM、DRAM）。）。

5、只讀存儲(chǔ)器只讀存儲(chǔ)器ROM：掩膜只讀存儲(chǔ)器（：掩膜只讀存儲(chǔ)器（ROM）；）； 可編程可編程ROM（PROM） 可擦除可編程可擦除可編程ROM（EPROM、EEPOM） 通用寄存器堆及指令、通用寄存器堆及指令、數(shù)據(jù)緩沖棧數(shù)據(jù)緩沖棧高速緩存高速緩存主存儲(chǔ)器主存儲(chǔ)器聯(lián)機(jī)外存儲(chǔ)器聯(lián)機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器由上由上至下至下容量容量越來(lái)越來(lái)越大，越大，速度速度越來(lái)越來(lái)越慢越慢5.1.3 5.1.3 存儲(chǔ)器芯片的主要技術(shù)指標(biāo)存儲(chǔ)器芯片的主要技術(shù)指標(biāo)存儲(chǔ)容量存儲(chǔ)容量存取周期和存取時(shí)間存取周期和存取時(shí)間可靠性可靠性功耗功耗連續(xù)起動(dòng)兩次獨(dú)立的存連續(xù)起動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最儲(chǔ)器操作所需間隔的最

6、小時(shí)間小時(shí)間起動(dòng)一次存儲(chǔ)器操作起動(dòng)一次存儲(chǔ)器操作到完成該操作所需的到完成該操作所需的時(shí)間時(shí)間“存儲(chǔ)單元存儲(chǔ)單元存儲(chǔ)存儲(chǔ)單元的位數(shù)單元的位數(shù)”CPU讀寫存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的額定存取時(shí)間讀寫存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的額定存取時(shí)間（1） 存儲(chǔ)體存儲(chǔ)體 一個(gè)基本存儲(chǔ)電路只能存儲(chǔ)一個(gè)二進(jìn)制位。一個(gè)基本存儲(chǔ)電路只能存儲(chǔ)一個(gè)二進(jìn)制位。 將基本的存儲(chǔ)電路有規(guī)則地組織起來(lái)，就是存儲(chǔ)體。將基本的存儲(chǔ)電路有規(guī)則地組織起來(lái)，就是存儲(chǔ)體。 存儲(chǔ)體又有不同的組織形式：存儲(chǔ)體又有不同的組織形式： 將各個(gè)字的將各個(gè)字的同一位同一位組織在一個(gè)芯片中，如：組織在一個(gè)芯片中，如：8118 16K*1（DRAM） 將各

7、個(gè)字的將各個(gè)字的 4位位 組織在一個(gè)芯片中，組織在一個(gè)芯片中， 如：如：2114 1K*4 （SRAM） 將各個(gè)字的將各個(gè)字的 8位位 組織在一個(gè)芯片中，組織在一個(gè)芯片中， 如：如：6116 2K*8 （SRAM）。）。 （2） 外圍電路外圍電路 為了區(qū)別不同的存儲(chǔ)單元，就給他們各起一個(gè)號(hào)為了區(qū)別不同的存儲(chǔ)單元，就給他們各起一個(gè)號(hào)給于不同給于不同的地址的地址，以地址號(hào)來(lái)選擇不同的存儲(chǔ)單元。，以地址號(hào)來(lái)選擇不同的存儲(chǔ)單元。 于是電路中要有于是電路中要有 地址譯碼器、地址譯碼器、I/O電路、片選控制端電路、片選控制端CS、輸出緩沖器等外圍電路輸出緩沖器等外圍電路5.1.3 5.1.3 存儲(chǔ)器芯片的

8、主要技術(shù)指標(biāo)存儲(chǔ)器芯片的主要技術(shù)指標(biāo)（3）幾個(gè)問(wèn)題）幾個(gè)問(wèn)題:1.CPU 總線的負(fù)載能力總線的負(fù)載能力 一個(gè)存儲(chǔ)器系統(tǒng)，通常由多片存儲(chǔ)器芯片組成一個(gè)存儲(chǔ)器系統(tǒng)，通常由多片存儲(chǔ)器芯片組成,需加驅(qū)動(dòng)器。需加驅(qū)動(dòng)器。2.CPU 的時(shí)序與存儲(chǔ)器的存取速度之間的配合問(wèn)題的時(shí)序與存儲(chǔ)器的存取速度之間的配合問(wèn)題 (1) 首先要弄清楚首先要弄清楚CPU的操作時(shí)序的操作時(shí)序 (2) 然后，選擇滿足然后，選擇滿足CPU操作時(shí)序的存儲(chǔ)器芯片，其中最重要操作時(shí)序的存儲(chǔ)器芯片，其中最重要 的是存儲(chǔ)器的存取速度。的是存儲(chǔ)器的存取速度。3.存儲(chǔ)芯片的選用存儲(chǔ)芯片的選用CPU存儲(chǔ)器存儲(chǔ)器驅(qū)動(dòng)器驅(qū)動(dòng)器收發(fā)器收發(fā)器ABABDBD

9、B5.1.3 5.1.3 存儲(chǔ)器芯片的主要技術(shù)指標(biāo)存儲(chǔ)器芯片的主要技術(shù)指標(biāo)5.2 5.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器要求掌握：要求掌握：SRAM與與DRAM的主要特點(diǎn)的主要特點(diǎn)幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)5.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器1.六管靜態(tài)存儲(chǔ)電路六管靜態(tài)存儲(chǔ)電路六管靜態(tài)存儲(chǔ)電路六管靜態(tài)存儲(chǔ)電路: 一般由一般由6個(gè)個(gè)MOS管組成的雙穩(wěn)態(tài)電路，用管組成的雙穩(wěn)態(tài)電路，用 于存儲(chǔ)一個(gè)二進(jìn)制位。于存儲(chǔ)一個(gè)二進(jìn)制位。Q1、Q2 組成一個(gè)觸發(fā)器組成一個(gè)觸發(fā)器Q3、Q4 作為負(fù)載電阻作為負(fù)載電阻Q5、Q6 作為控制門作

10、為控制門5.2 5.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器寫入時(shí)寫入時(shí)：由：由I/O線輸入線輸入: 若若I/O=1，使，使Q2 導(dǎo)通，導(dǎo)通，Q1 截止，截止， A=1，B=0。讀出時(shí)讀出時(shí)：A、B點(diǎn)信號(hào)由點(diǎn)信號(hào)由Q5、Q6送出到送出到 I/O線上。線上。 若若A=1，B=0，則，則I/O=1。Q1、Q2 ： 組成一個(gè)觸發(fā)器組成一個(gè)觸發(fā)器Q3、 Q4 ：作為負(fù)載電阻作為負(fù)載電阻Q5、 Q6： 作為控制門作為控制門N NC CV Vc cc c* *C CS SA A8 8A A9 9C CS S2 2A A1 11 1A A1 10 01 12 23 34 45 56 67 78 82 28 82 27 72

11、 26 62 25 52 24 42 23 32 22 22 21 12 20 09 9A A2 2A A1 12 2A A7 7A A1 1A A5 5A A4 4A A3 3G GN ND DS SR RA AM M6 62 26 64 4引引腳腳圖圖1 10 01 11 11 12 21 13 31 14 4A A6 6D D0 0D D1 1D D2 2A A0 0D D6 6D D5 5D D4 4D D3 31 19 91 18 81 17 71 16 61 15 5D D7 7* *O OE E* *W WE E5.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器 隨機(jī)存儲(chǔ)器（隨

12、機(jī)存儲(chǔ)器（RAM）主）主要用來(lái)存放當(dāng)前運(yùn)行的程序、要用來(lái)存放當(dāng)前運(yùn)行的程序、各種輸入輸出數(shù)據(jù)、中間運(yùn)算各種輸入輸出數(shù)據(jù)、中間運(yùn)算結(jié)果及堆棧等，其存儲(chǔ)的內(nèi)容結(jié)果及堆棧等，其存儲(chǔ)的內(nèi)容既可隨時(shí)讀出，也可隨時(shí)寫入既可隨時(shí)讀出，也可隨時(shí)寫入和修改，掉電后內(nèi)容會(huì)全部丟和修改，掉電后內(nèi)容會(huì)全部丟失。失。* *WEWE* *CSCS1 1CSCS2 2* *OEOED D0 0D D7 70 00 01 1寫入寫入1 10 01 10 0讀出讀出0 00 0三態(tài)三態(tài)（高阻）（高阻）1 11 11 10 06264的工作過(guò)程的工作過(guò)程1. 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器6264芯片的主要引線芯片的主要引線:地址

13、線：地址線：A0A12數(shù)據(jù)線：數(shù)據(jù)線：D0D7輸出允許信號(hào)：輸出允許信號(hào)：OE寫允許信號(hào)：寫允許信號(hào)：WE選片信號(hào)：選片信號(hào)：CS1，CS25.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器N NC CV Vc cc c* *C CS SA A8 8A A9 9C CS S2 2A A1 11 1A A1 10 01 12 23 34 45 56 67 78 82 28 82 27 72 26 62 25 52 24 42 23 32 22 22 21 12 20 09 9A A2 2A A1 12 2A A7 7A A1 1A A5 5A A4 4A A3 3G GN ND DS SR R

14、A AM M6 62 26 64 4引引腳腳圖圖1 10 01 11 11 12 21 13 31 14 4A A6 6D D0 0D D1 1D D2 2A A0 0D D6 6D D5 5D D4 4D D3 31 19 91 18 81 17 71 16 61 15 5D D7 7* *O OE E* *W WE E2. 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器6264芯片與系統(tǒng)的連接芯片與系統(tǒng)的連接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地址信號(hào)D0D75.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器寫入數(shù)據(jù)過(guò)程：把地址送到寫入數(shù)據(jù)過(guò)程：把地址送到A

15、012把數(shù)據(jù)送到數(shù)據(jù)線把數(shù)據(jù)送到數(shù)據(jù)線 使使*CS1，CS2同時(shí)有效同時(shí)有效使使*WE有效有效C CS S1 1C CS S2 2t tWCWCA A0 0 A A1212D D0 0D D7 7t tDWDWWEWEt tW W5.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器3. 存儲(chǔ)器地址譯碼方法存儲(chǔ)器地址譯碼方法1）存儲(chǔ)器的片選信號(hào)譯碼）存儲(chǔ)器的片選信號(hào)譯碼 （1）線選法：從高位選擇）線選法：從高位選擇4條地址線條地址線 （2）全譯碼法：高位全部參加譯碼）全譯碼法：高位全部參加譯碼 （3）部分譯碼：高位地址線部分參加譯碼）部分譯碼：高位地址線部分參加譯碼5.2.1 5.2.1 靜態(tài)隨

16、機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器譯碼電路譯碼電路將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的輸出信號(hào)，即：將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的輸出信號(hào)，即： 將輸入的一組高位地址信號(hào)通過(guò)變換，產(chǎn)生一個(gè)有效將輸入的一組高位地址信號(hào)通過(guò)變換，產(chǎn)生一個(gè)有效的輸出信號(hào)，用于選中某一個(gè)存儲(chǔ)器芯片，從而確定了該存的輸出信號(hào)，用于選中某一個(gè)存儲(chǔ)器芯片，從而確定了該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。儲(chǔ)器芯片在內(nèi)存中的地址范圍。掌握了存儲(chǔ)器得地址譯碼方法，就掌握了存儲(chǔ)器芯片應(yīng)用的精髓。掌握了存儲(chǔ)器得地址譯碼方法，就掌握了存儲(chǔ)器芯片應(yīng)用的精髓。1）線選法）線選法（從高位選擇（從高位選擇4條地址線）條地址線）特點(diǎn)：簡(jiǎn)單特點(diǎn)：簡(jiǎn)單 地

17、址可能重疊地址可能重疊 地址不連續(xù)地址不連續(xù) （1）確定芯片組數(shù)）確定芯片組數(shù):8片片 （2）片內(nèi)譯碼）片內(nèi)譯碼:低位低位10條地址線條地址線 （3）片選信號(hào)的譯碼方式片選信號(hào)的譯碼方式?3. 存儲(chǔ)器地址譯碼方法存儲(chǔ)器地址譯碼方法5.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器3. 存儲(chǔ)器地址譯碼方法存儲(chǔ)器地址譯碼方法2）全譯碼法）全譯碼法（高位全部參加譯碼）（高位全部參加譯碼）用全部的高位地址信號(hào)作為譯碼信號(hào)，低位地址信號(hào)作為用全部的高位地址信號(hào)作為譯碼信號(hào)，低位地址信號(hào)作為存儲(chǔ)芯片得地址輸入線，全部存儲(chǔ)芯片得地址輸入線，全部20位地址總線參加工作，位地址總線參加工作，使使得存儲(chǔ)器芯片的

18、每一個(gè)單元都占據(jù)一個(gè)惟一的內(nèi)存地址得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)惟一的內(nèi)存地址。全地址譯碼例全地址譯碼例:所接芯片的地址范圍所接芯片的地址范圍 F0000HF1FFFHA19A18A17A16A15A14A13& 16264CS1特點(diǎn)特點(diǎn):地址唯一地址唯一,不重疊地址連續(xù)。不重疊地址連續(xù)。5.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器6264的的全全地地址址譯譯碼碼連連接接請(qǐng)確定該芯片的地址范圍？請(qǐng)確定該芯片的地址范圍？D D7 7D D0 0 WEOE1CSA A0 0A A1212CSCS2 2&8088系統(tǒng)BUS8088系統(tǒng)BUSSRAM6264SRAM6264

19、A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0 0 +5V+5V&5.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器6264的的全全地地址址譯譯碼碼連連接接D D7 7D D0 0 WEOE1CSA A0 0A A1212CSCS2 2&8088系統(tǒng)BUS8088系統(tǒng)BUSSRAM6264SRAM6264A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0

20、0 +5V+5V&地址范圍：地址范圍： 3E000H 3FFFFH5.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器利利用用138譯譯碼碼器器實(shí)實(shí)現(xiàn)現(xiàn)全全地地址址譯譯碼碼連連接接D D7 7D D0 0 WEOE1CSBG2AG2A AB BC CA A0 0A A1212CSCS2 2G G4 4&8088系統(tǒng)BUS8088系統(tǒng)BUSSRAM6264SRAM62647Y74LS13874LS138A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0 0 +5V+5V請(qǐng)

21、確定該芯片的地址范圍？請(qǐng)確定該芯片的地址范圍？5.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器利利用用138譯譯碼碼器器實(shí)實(shí)現(xiàn)現(xiàn)全全地地址址譯譯碼碼連連接接D D7 7D D0 0 WEOE1CSBG2AG2A AB BC CA A0 0A A1212CSCS2 2G G4 4&8088系統(tǒng)BUS8088系統(tǒng)BUSSRAM6264SRAM62647Y74LS13874LS138A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0 0 +5V+5V地址范圍：地址范圍： 3E00

22、0H 3FFFFH見(jiàn)書中圖見(jiàn)書中圖5-75.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器應(yīng)用舉例應(yīng)用舉例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY0用部分高位地址信號(hào)（而不是全部）作為譯碼信號(hào)，使得被用部分高位地址信號(hào)（而不是全部）作為譯碼信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍；選中得存儲(chǔ)器芯片占有幾組不同的地址范圍；下例使用高下例使用高5位地址作為譯碼信號(hào)，從而使被選中芯片的每位地址作為譯碼信號(hào)，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元

23、。個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元。3. 存儲(chǔ)器地址譯碼方法存儲(chǔ)器地址譯碼方法3）部分地址譯碼）部分地址譯碼（高位地址不參加譯碼）（高位地址不參加譯碼）部分地址譯碼例：部分地址譯碼例：兩組地址：兩組地址： F0000HF1FFFH B0000HB1FFFHA19A17A16A15A14A13& 16264CS1見(jiàn)書中圖見(jiàn)書中圖5-85.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器6116的應(yīng)用連接的應(yīng)用連接D D7 7D D0 0 W/RO EC SBG2AG2A AB BC CA A0 0A A1 1 0 0G G1 1&8 8 0 0 8 8 8 8

24、系系 統(tǒng)統(tǒng) B B U U S SS S R R A A M M 6 6 1 1 1 1 6 6 2 2 # #0Y7 7 4 4 L L S S 1 1 3 3 8 8A A1 1 3 3M E M RM E M WA A0 0A A1 1 0 0A A1 1 8 8A A1 1 6 6A A1 1 5 5A A1 1 7 7A A1 1 9 9A A1 1 4 4D D7 7D D0 0 A A1 1 1 1A A1 1 2 2D D7 7D D0 0 W/RO EC SA A0 0A A1 1 0 0M E M RM E M WA A0 0A A1 1 0 0D D7 7D D0 0 1

25、YS S R R A A M M 6 6 1 1 1 1 6 6 1 1 # #例題：見(jiàn)例題：見(jiàn)5-1，5-25.2.1 5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器5.2.2 5.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器 當(dāng)需要對(duì)內(nèi)容定時(shí)刷新，即需要將存儲(chǔ)單元中內(nèi)容讀出再當(dāng)需要對(duì)內(nèi)容定時(shí)刷新，即需要將存儲(chǔ)單元中內(nèi)容讀出再寫入時(shí)，這種寫入時(shí)，這種RAM稱為稱為“動(dòng)態(tài)動(dòng)態(tài)” RAM。特點(diǎn)：特點(diǎn)：存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故儲(chǔ)的信息不穩(wěn)定，故DRAM芯片需要定時(shí)刷新芯片需要定時(shí)刷新1. 動(dòng)態(tài)基本存儲(chǔ)電路動(dòng)態(tài)基本存

26、儲(chǔ)電路 數(shù)據(jù)以電荷形式存于電容器上，三極管作為開(kāi)關(guān)。數(shù)據(jù)以電荷形式存于電容器上，三極管作為開(kāi)關(guān)。 1）寫入時(shí)，行選擇線為）寫入時(shí)，行選擇線為 1 ，Q導(dǎo)通，導(dǎo)通，C充電；充電； 2）讀出時(shí)，列選擇線為）讀出時(shí)，列選擇線為 1 ，電容，電容C上電荷通過(guò)上電荷通過(guò)Q送到送到 數(shù)據(jù)線上，經(jīng)放大，送出；數(shù)據(jù)線上，經(jīng)放大，送出； 3）需刷新（電容易漏電，造成信息丟失）需刷新（電容易漏電，造成信息丟失） 5.2.2 5.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器2164外部引腳圖外部引腳圖G GN ND DV Vc cc cA A5 52 27 76 64 4A A7 7A A6 6D DO OU UT T1

27、12 23 34 45 56 67 78 81 18 81 17 71 16 61 15 51 14 41 13 31 12 21 11 1N NC CD DI IN NA A4 4A A3 3A A0 0A A1 1A A2 22 21 16 64 4外外部部引引腳腳圖圖WERASCAS2164A：64K1bit采用行地址和列地址來(lái)確定一個(gè)單采用行地址和列地址來(lái)確定一個(gè)單元元行列地址分時(shí)傳送，共用一組地址行列地址分時(shí)傳送，共用一組地址信號(hào)線信號(hào)線地址信號(hào)線的數(shù)量?jī)H為同等容量地址信號(hào)線的數(shù)量?jī)H為同等容量SRAM芯片的一半芯片的一半5.2.2 5.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器*RAS：行

28、地址選通信號(hào)。用于行地址選通信號(hào)。用于鎖存行地址鎖存行地址*CAS：列地址選通信號(hào)列地址選通信號(hào) 地址總線上先送上行地址，地址總線上先送上行地址，后送上列地址，它們分別在后送上列地址，它們分別在*RAS和和*CAS有效期間被鎖存有效期間被鎖存在鎖存器中。在鎖存器中。DIN： 數(shù)據(jù)輸入數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出數(shù)據(jù)輸出WE=O數(shù)據(jù)寫入數(shù)據(jù)寫入WE=1數(shù)據(jù)讀出數(shù)據(jù)讀出*WE：寫允許寫允許* 信號(hào)信號(hào) *G GN ND DV Vc cc cA A5 52 27 76 64 4A A7 7A A6 6D DO OU UT T1 12 23 34 45 56 67 78 81 18 81 17 71 1

29、6 61 15 51 14 41 13 31 12 21 11 1N NC CD DI IN NA A4 4A A3 3A A0 0A A1 1A A2 22 21 16 64 4外外部部引引腳腳圖圖WERASCAS5.2.2 5.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器數(shù)據(jù)輸出數(shù)據(jù)輸出RASCAS行地址行地址列地址列地址Dout有效讀出數(shù)據(jù)有效讀出數(shù)據(jù)WE將存放于每位中的信息讀出再照原樣寫入原單元的過(guò)程將存放于每位中的信息讀出再照原樣寫入原單元的過(guò)程刷新刷新5.2.2 5.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器2、DRAM的工作過(guò)程的工作過(guò)程 （3）刷新）刷新 將動(dòng)態(tài)存儲(chǔ)器中存放的每一位信息讀出并

30、重新寫入的過(guò)程將動(dòng)態(tài)存儲(chǔ)器中存放的每一位信息讀出并重新寫入的過(guò)程 刷新的方法：刷新的方法： 使使*CAS無(wú)效無(wú)效上送行地址上送行地址*RAS有效有效刷新電路刷新刷新電路刷新RASCAS=1行地址行地址5.2.2 5.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器5.2.3 5.2.3 存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù) 用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們?cè)谡麄€(gè)內(nèi)存中占用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有一片（或一組）被選中據(jù)不同的地址范圍，任一時(shí)刻僅有一片（或一組）被選中存存儲(chǔ)器的擴(kuò)展。儲(chǔ)器的擴(kuò)展。位擴(kuò)展位擴(kuò)展字?jǐn)U展字?jǐn)U展字位擴(kuò)展字位擴(kuò)展當(dāng)構(gòu)成內(nèi)存的存

31、儲(chǔ)當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)內(nèi)存單元的字長(zhǎng)時(shí)芯片每個(gè)單元中的芯片每個(gè)單元中的字長(zhǎng)滿足，但單元字長(zhǎng)滿足，但單元數(shù)不滿足數(shù)不滿足芯片每個(gè)單元中的芯片每個(gè)單元中的字長(zhǎng)不滿足，單元字長(zhǎng)不滿足，單元數(shù)也不滿足數(shù)也不滿足1 1、存儲(chǔ)器容量的位擴(kuò)展、存儲(chǔ)器容量的位擴(kuò)展 存儲(chǔ)器的存儲(chǔ)容量等于：存儲(chǔ)器的存儲(chǔ)容量等于： 單元數(shù)單元數(shù)每單元的位數(shù)每單元的位數(shù) 當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)小于內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿足要求足要求 擴(kuò)展方法：將每個(gè)存儲(chǔ)芯片的地?cái)U(kuò)展方法：將

32、每個(gè)存儲(chǔ)芯片的地址線和控制線全部并聯(lián)在一起，址線和控制線全部并聯(lián)在一起，數(shù)據(jù)線分別引至數(shù)據(jù)總線的不同數(shù)據(jù)線分別引至數(shù)據(jù)總線的不同位置位置 1. 1. 位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)： 存儲(chǔ)器的單元數(shù)不變，位數(shù)增加存儲(chǔ)器的單元數(shù)不變，位數(shù)增加W/RCS讀讀/ /寫信號(hào)寫信號(hào)4K*4SRAMD D3 3 D D0 0A A1111 A A0 04K*4SRAMD D3 3 D D0 0A A1111 A A0 0A A1111 A A0 0A A1111 A A0 0D D3 3 D D0 0D D7 7 D D4 4片選信號(hào)片選信號(hào)地址總線地址總線ABAB數(shù)據(jù)總線數(shù)據(jù)總線DBDB5.2.3 5.2.3

33、存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)例例5-3 用用Intel2164芯片構(gòu)成容量為芯片構(gòu)成容量為64KB的存儲(chǔ)器的存儲(chǔ)器 8個(gè)個(gè)2164的數(shù)據(jù)線分別連接到數(shù)據(jù)總線的數(shù)據(jù)線分別連接到數(shù)據(jù)總線D0D7上，地址線和上，地址線和控制線均按照信號(hào)名稱全部并聯(lián)在一起?？刂凭€均按照信號(hào)名稱全部并聯(lián)在一起。5.2.3 5.2.3 存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)5.2.35.2.3、存儲(chǔ)器擴(kuò)展技術(shù)、存儲(chǔ)器擴(kuò)展技術(shù)2、字?jǐn)U展、字?jǐn)U展 地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，但單地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)不滿足元數(shù)不滿足; 擴(kuò)展原則：擴(kuò)展原則： 每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端每個(gè)芯

34、片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。5.2.3 5.2.3 存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)用兩片用兩片2K8位的位的SRAM芯片構(gòu)成容量為芯片構(gòu)成容量為4KB的存儲(chǔ)器的存儲(chǔ)器W/RCS讀讀/ /寫信號(hào)寫信號(hào)A A1010 A A0 02K2K8 8SRAMSRAMD D7 7 D D0 0A A1010 A A0 0A A1010 A A0 02K2K8 8SRAMSRAMD D7 7 D D0 0A A1010 A A0 0D D7 7 D D0 0D D7 7 D D0 0地址總線地址總線ABAB數(shù)據(jù)

35、總線數(shù)據(jù)總線DBDB譯碼電路4KB存儲(chǔ)模塊 5.2.3 5.2.3 存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)3、字位擴(kuò)展、字位擴(kuò)展 根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù) 1）進(jìn)行位擴(kuò)展以滿足字長(zhǎng)要求）進(jìn)行位擴(kuò)展以滿足字長(zhǎng)要求 2）進(jìn)行字?jǐn)U展以滿足容量要求）進(jìn)行字?jǐn)U展以滿足容量要求 若已有存儲(chǔ)芯片的容量為若已有存儲(chǔ)芯片的容量為L(zhǎng)K，要構(gòu)成容量為要構(gòu)成容量為M N 的存儲(chǔ)器，需要的芯片數(shù)為：的存儲(chǔ)器，需要的芯片數(shù)為： （M / L） （N / K）5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述 SDRAMSDRAM synchronous dynamic synchron

36、ous dynamic random access random access memorymemory 同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器 DRAMDRAM asynchronous DRAM asynchronous DRAM 5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述SDRAMSDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了四代從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了四代 第一代第一代SDR SDRAMSDR SDRAM 如如pc100pc100，pc133pc133則表明時(shí)鐘信號(hào)為則表明時(shí)鐘信號(hào)為100100或或133MHz133MHz， 數(shù)據(jù)讀寫速率也為數(shù)據(jù)讀寫速率也為100100或或133MHz133MHz。 第二

37、代第二代DDR SDRAM DDR SDRAM 第三代第三代DDR2 SDRAMDDR2 SDRAM 第四代第四代DDR3 SDRAM (DDR3 SDRAM (顯卡上的顯卡上的DDRDDR已經(jīng)發(fā)展到已經(jīng)發(fā)展到DDR5)DDR5) 第二第二- -四代四代DDRDDR（Double Data RateDouble Data Rate）內(nèi)存則采用數(shù)據(jù)讀）內(nèi)存則采用數(shù)據(jù)讀寫速率作為命名標(biāo)準(zhǔn)，并且在前面加上表示其寫速率作為命名標(biāo)準(zhǔn)，并且在前面加上表示其DDRDDR代數(shù)的代數(shù)的符號(hào)，符號(hào)，PC-PC-即即DDRDDR，PC2=DDR2PC2=DDR2，PC3=DDR3PC3=DDR3。如。如PC2700

38、PC2700是是DDR333DDR333，其工作頻率是，其工作頻率是333/2=166MHz333/2=166MHz，27002700表示帶寬為表示帶寬為2.7G2.7G。 DDRDDR的讀寫頻率從的讀寫頻率從DDR200DDR200到到DDR400DDR400，DDR2DDR2從從DDR2-DDR2-400400到到DDR2-800DDR2-800，DDR3DDR3從從DDR3-800DDR3-800到到DDR3-1600DDR3-1600。5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述工作電壓：工作電壓：SDRSDR：3.3V3.3V DDRDDR：2.5V2.5V DDR2DDR2：1.8V1

39、.8V DDR3DDR3：1.5V1.5V Pin:Pin:模組或芯片與外部電路電路連接用的模組或芯片與外部電路電路連接用的金屬引腳，模組的金屬引腳，模組的pinpin就是就是“金手指金手指”。 SIMMSIMM：Single In-line Memory Single In-line Memory ModuleModule DIMMDIMM：Double In-line Memory Double In-line Memory ModuleModule RIMMRIMM：registered DIMMregistered DIMM SO-DIMM:SO-DIMM:筆記本常用的內(nèi)存模組筆記本常

40、用的內(nèi)存模組5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述標(biāo)準(zhǔn)名稱標(biāo)準(zhǔn)名稱內(nèi)存時(shí)內(nèi)存時(shí)脈脈周期周期I/O I/O 總總線時(shí)脈線時(shí)脈數(shù)據(jù)速率數(shù)據(jù)速率傳輸方式傳輸方式模組名稱模組名稱極限傳輸極限傳輸率率D D R -D D R -2002001 0 0 1 0 0 MHzMHz10 ns10 ns1 0 0 1 0 0 MHzMHz200 200 MillionMillion并列傳輸并列傳輸PC-PC-160016001 6 0 0 1 6 0 0 MBMB/s/sD D R -D D R -2662661 3 3 1 3 3 MHzMHz7.5 ns7.5 ns1 3 3 1 3 3 MHzMHz26

41、6 266 MillionMillion并列傳輸并列傳輸PC-PC-210021002 1 0 0 2 1 0 0 MB/sMB/sD D R -D D R -3333331 6 6 1 6 6 MHzMHz6 ns6 ns1 6 6 1 6 6 MHzMHz333 333 MillionMillion并列傳輸并列傳輸PC-PC-270027002 7 0 0 2 7 0 0 MB/sMB/sD D R -D D R -4004002 0 0 2 0 0 MHzMHz5 ns5 ns2 0 0 2 0 0 MHzMHz400 400 MillionMillion并列傳輸并列傳輸PC-PC-32

42、0032003 2 0 0 3 2 0 0 MB/sMB/s5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述5.2.4 內(nèi)存芯片的概述內(nèi)存芯片的概述5.3 5.3 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROMROM）掩模掩模ROM一次性可寫一次性可寫ROM（PROM）可讀寫可讀寫ROM分分 類類EPROM（紫外線擦除）紫外線擦除）EEPROM（電擦除）電擦除）掉電后信息不會(huì)丟失。掉電后信息不會(huì)丟失。5.3.1 EPROM5.3.1 EPROM特點(diǎn)：特點(diǎn)：可多

43、次編程寫入可多次編程寫入掉電后內(nèi)容不丟失掉電后內(nèi)容不丟失內(nèi)容的擦除需用紫外線擦除器內(nèi)容的擦除需用紫外線擦除器1、引線及功能、引線及功能EPROM芯片芯片27648K8bit芯片，其引腳與芯片，其引腳與SRAM 6264完全兼容：完全兼容：地址信號(hào)：地址信號(hào)：A0 A12數(shù)據(jù)信號(hào)：數(shù)據(jù)信號(hào)：D0 D7輸出信號(hào)：輸出信號(hào)：*OE片選信號(hào)：片選信號(hào)：*CE編程脈沖輸入：編程脈沖輸入：*PGM5.3.1 EPROM5.3.1 EPROM5.3.1 EPROM5.3.1 EPROM2、2746的工作方式的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入編程寫入擦除擦除標(biāo)準(zhǔn)編程方式標(biāo)準(zhǔn)編程方式快速編程方式快速編程方式編程

44、寫入的特點(diǎn)：編程寫入的特點(diǎn)：每出現(xiàn)一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)數(shù)據(jù)每出現(xiàn)一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)數(shù)據(jù);5.3.1 EPROM5.3.1 EPROM 1）數(shù)據(jù)讀出）數(shù)據(jù)讀出 把地址送到把地址送到A012把數(shù)據(jù)送到數(shù)據(jù)線把數(shù)據(jù)送到數(shù)據(jù)線使使*CE=0，*OE=0同時(shí)有效同時(shí)有效讀數(shù)據(jù)。讀數(shù)據(jù)。CECEOEOEDoutDout有效讀出數(shù)據(jù)有效讀出數(shù)據(jù)有效地址有效地址5.3.1 EPROM5.3.1 EPROM地址范圍：地址范圍： 70000H 71FFFH5.3.1 EPROM5.3.1 EPROM2）編程寫入）編程寫入（1）標(biāo)準(zhǔn)編程方式）標(biāo)準(zhǔn)編程方式 每給出一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)的數(shù)據(jù)。

45、每給出一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)的數(shù)據(jù)。 A. Vcc接接+5V； B. A0A12上給出存儲(chǔ)單元地址；上給出存儲(chǔ)單元地址； C. *OE和和*CE有效有效； D. 數(shù)據(jù)線上給出要寫入的數(shù)據(jù)；數(shù)據(jù)線上給出要寫入的數(shù)據(jù)； 上述信號(hào)穩(wěn)定后，在上述信號(hào)穩(wěn)定后，在*PGM端加上端加上505ms的負(fù)脈沖，將一的負(fù)脈沖，將一個(gè)字節(jié)的數(shù)據(jù)寫入存儲(chǔ)單元。個(gè)字節(jié)的數(shù)據(jù)寫入存儲(chǔ)單元。 若其他信號(hào)不變，只是在每寫入一個(gè)單元的數(shù)據(jù)后就將若其他信號(hào)不變，只是在每寫入一個(gè)單元的數(shù)據(jù)后就將*OE變低，則可以立即對(duì)剛寫入的數(shù)據(jù)變低，則可以立即對(duì)剛寫入的數(shù)據(jù)進(jìn)行校驗(yàn)進(jìn)行校驗(yàn)。 缺點(diǎn)缺點(diǎn)：速度慢、不安全：速度慢、不安全（2）快

46、速編程方式）快速編程方式 先用先用100s的變成脈沖寫入索要編程的單元，再?gòu)念^檢驗(yàn)每的變成脈沖寫入索要編程的單元，再?gòu)念^檢驗(yàn)每個(gè)寫入的字節(jié)，不正確，重新寫入并檢驗(yàn)個(gè)寫入的字節(jié)，不正確，重新寫入并檢驗(yàn)5.3.2 EEPROM5.3.2 EEPROM特點(diǎn)：特點(diǎn)：可在線編程寫入可在線編程寫入掉電后內(nèi)容不丟失掉電后內(nèi)容不丟失電可擦除電可擦除5.3.2 EEPROM5.3.2 EEPROM1、NMC98C64A的引線的引線8K8bit芯片芯片13根地址線（根地址線（A0 A12）8位數(shù)據(jù)線（位數(shù)據(jù)線（D0 D7）輸出允許信號(hào)（輸出允許信號(hào)（*OE）寫允許信號(hào)（寫允許信號(hào)（*WE）選片信號(hào)（選片信號(hào)（*C

47、E）狀態(tài)輸出端狀態(tài)輸出端（READY/*BUSY）GNDGNDVccVccA A1212A A8 8A A9 9* *WEWEA A1111* *OEOED D0 01 12 23 34 45 56 67 78 82828272726262525242423232222212120209 9A A6 6A A5 5A A4 4A A3 3A A0 0A A1 1A A2 2EPROMEPROM2764276410101111121213131414A A1010NCNCA A7 718181717161615151919R/R/* *B BD D2 2D D1 1D D3 3D D5 5D D

48、4 4D D6 6* *CECED D7 75.3.3 5.3.3 閃存閃存l閃存屬于閃存屬于EEPROM，它的編程速度更快，掉電后信息不丟失。，它的編程速度更快，掉電后信息不丟失。閃存具有數(shù)據(jù)讀出、編程寫入和擦除閃存具有數(shù)據(jù)讀出、編程寫入和擦除3種工作方式。種工作方式。l數(shù)據(jù)讀出時(shí)可以是讀出某個(gè)單元的內(nèi)容、讀內(nèi)部寄存器的內(nèi)容以數(shù)據(jù)讀出時(shí)可以是讀出某個(gè)單元的內(nèi)容、讀內(nèi)部寄存器的內(nèi)容以及讀出芯片內(nèi)部的廠家及器件標(biāo)記。及讀出芯片內(nèi)部的廠家及器件標(biāo)記。l編程寫入包括對(duì)芯片單元的寫入和對(duì)其內(nèi)部某個(gè)數(shù)據(jù)快的軟件保編程寫入包括對(duì)芯片單元的寫入和對(duì)其內(nèi)部某個(gè)數(shù)據(jù)快的軟件保護(hù)。軟件保護(hù)是用命令使芯片的某些塊規(guī)

49、定為寫保護(hù)狀態(tài)，也可護(hù)。軟件保護(hù)是用命令使芯片的某些塊規(guī)定為寫保護(hù)狀態(tài)，也可以置整片為寫保護(hù)狀態(tài)，這樣可使被保護(hù)的塊不被寫入新的內(nèi)容以置整片為寫保護(hù)狀態(tài)，這樣可使被保護(hù)的塊不被寫入新的內(nèi)容或擦除?；虿脸?。l擦除可以每次擦除一個(gè)字節(jié)，也可以一次擦除整個(gè)芯片，或根據(jù)擦除可以每次擦除一個(gè)字節(jié)，也可以一次擦除整個(gè)芯片，或根據(jù)需要只擦除片內(nèi)某些塊。需要只擦除片內(nèi)某些塊。l閃存目前主要用來(lái)構(gòu)成存儲(chǔ)卡，現(xiàn)已大量用于便攜式計(jì)算機(jī)、數(shù)閃存目前主要用來(lái)構(gòu)成存儲(chǔ)卡，現(xiàn)已大量用于便攜式計(jì)算機(jī)、數(shù)碼相機(jī)、碼相機(jī)、MP3播放器等設(shè)備中。播放器等設(shè)備中。5.3.3 5.3.3 閃存閃存特點(diǎn)：特點(diǎn)：通過(guò)向內(nèi)部控制寄存器寫入命

50、令的方法來(lái)控制芯片的工作方式通過(guò)向內(nèi)部控制寄存器寫入命令的方法來(lái)控制芯片的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入：編程寫入： 擦除擦除讀單元內(nèi)容讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫入，寫軟件保護(hù)數(shù)據(jù)寫入，寫軟件保護(hù)字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除擦除掛起擦除掛起2、工作方式、工作方式5.3.3 5.3.3 閃存閃存 NORNOR型與型與NANDNAND型閃存型閃存 NORNOR型閃存更像內(nèi)存，有獨(dú)立的地址線和數(shù)據(jù)線，但型閃存更像內(nèi)存，有獨(dú)立的地址線和數(shù)據(jù)線，但價(jià)格比較貴，容量比較小價(jià)格比較貴，容量比較小. . 而而NAN

51、DNAND型更像硬盤，地址線和數(shù)據(jù)線是共用的型更像硬盤，地址線和數(shù)據(jù)線是共用的I/OI/O線線，類似硬盤的所有信息都通過(guò)一條硬盤線傳送一般，類似硬盤的所有信息都通過(guò)一條硬盤線傳送一般，而且而且NANDNAND型與型與NORNOR型閃存相比，成本要低一些，而型閃存相比，成本要低一些，而容量大得多。容量大得多。 NORNOR型閃存比較適合頻繁隨機(jī)讀寫的場(chǎng)合，通常用于型閃存比較適合頻繁隨機(jī)讀寫的場(chǎng)合，通常用于存儲(chǔ)程序代碼并直接在閃存內(nèi)運(yùn)行，手機(jī)就是使用存儲(chǔ)程序代碼并直接在閃存內(nèi)運(yùn)行，手機(jī)就是使用NORNOR型閃存的大戶，所以手機(jī)的型閃存的大戶，所以手機(jī)的“內(nèi)存內(nèi)存”容量通常不容量通常不大大 NAND

52、NAND型閃存主要用來(lái)存儲(chǔ)資料，我們常用的閃存產(chǎn)型閃存主要用來(lái)存儲(chǔ)資料，我們常用的閃存產(chǎn)品，如閃存盤、數(shù)碼存儲(chǔ)卡都是用品，如閃存盤、數(shù)碼存儲(chǔ)卡都是用NANDNAND型閃存。型閃存。 5.3.3 5.3.3 閃存閃存內(nèi)存和內(nèi)存和NORNOR型閃存的基本存儲(chǔ)單元是型閃存的基本存儲(chǔ)單元是bitbit，用戶可以隨機(jī)，用戶可以隨機(jī)訪問(wèn)任何一個(gè)訪問(wèn)任何一個(gè)bitbit的信息的信息. .NANDNAND型閃存的基本存儲(chǔ)單元是頁(yè)型閃存的基本存儲(chǔ)單元是頁(yè)(Page)(Page) NAND NAND型閃存的頁(yè)就類似硬盤的扇區(qū)，硬盤的一個(gè)型閃存的頁(yè)就類似硬盤的扇區(qū)，硬盤的一個(gè)扇區(qū)也為扇區(qū)也為512512字節(jié)字節(jié);

53、;每一頁(yè)的有效容量是每一頁(yè)的有效容量是512512字節(jié)的倍數(shù)字節(jié)的倍數(shù) 有效容量是指用于數(shù)據(jù)存儲(chǔ)的部分，實(shí)際上還要加上有效容量是指用于數(shù)據(jù)存儲(chǔ)的部分，實(shí)際上還要加上1616字節(jié)的校驗(yàn)信息，因此我們可以在閃存廠商的技術(shù)資字節(jié)的校驗(yàn)信息，因此我們可以在閃存廠商的技術(shù)資料當(dāng)中看到料當(dāng)中看到“(512+16)Byte(512+16)Byte” ”的表示方式。的表示方式。 2Gb2Gb以上容量的以上容量的NANDNAND型閃存則將頁(yè)容量擴(kuò)大到型閃存則將頁(yè)容量擴(kuò)大到 (2048+64)(2048+64)字節(jié)。字節(jié)。5.3.3 5.3.3 閃存閃存 NANDNAND型閃存以型閃存以塊塊為單位進(jìn)行擦除操作。為

54、單位進(jìn)行擦除操作。 閃存的寫入操作必須在閃存的寫入操作必須在空白區(qū)域空白區(qū)域進(jìn)行，如果目標(biāo)區(qū)域進(jìn)行，如果目標(biāo)區(qū)域已經(jīng)有數(shù)據(jù)，必須已經(jīng)有數(shù)據(jù)，必須先擦除先擦除后寫入后寫入 擦除操作是閃存的基本操作。一般每個(gè)塊包含擦除操作是閃存的基本操作。一般每個(gè)塊包含3232個(gè)個(gè)512512字節(jié)字節(jié)的頁(yè)，容量的頁(yè)，容量16KB16KB；而大容量閃存采用；而大容量閃存采用2KB2KB頁(yè)頁(yè)時(shí)，則每個(gè)塊包含時(shí)，則每個(gè)塊包含6464個(gè)頁(yè)，容量個(gè)頁(yè)，容量128KB128KB。 每顆每顆NANDNAND型閃存的型閃存的I/OI/O接口一般是接口一般是8 8條，每條數(shù)據(jù)線條，每條數(shù)據(jù)線每次傳輸每次傳輸(512+16)bit(

55、512+16)bit信息，信息，8 8條就是條就是(512+16)(512+16)8bit8bit， 512512字節(jié)字節(jié)。 較大容量的較大容量的NANDNAND型閃存多地采用型閃存多地采用1616條條I/OI/O線的設(shè)計(jì)，線的設(shè)計(jì)，如三星如三星K9K1G16U0AK9K1G16U0A的芯片就是的芯片就是64M64M16bit16bit的的NANDNAND型閃存，容量型閃存，容量1Gb1Gb，基本數(shù)據(jù)單位還是，基本數(shù)據(jù)單位還是512512字節(jié)。字節(jié)。 5.3.3 5.3.3 閃存閃存尋址時(shí)，尋址時(shí)，NANDNAND型閃存通過(guò)型閃存通過(guò)8 8條條I/OI/O接口數(shù)據(jù)線傳輸?shù)刂沸沤涌跀?shù)據(jù)線傳輸?shù)刂?/p>

56、信息包，每包傳送息包，每包傳送8 8位地址信息。位地址信息。閃存芯片容量較大，一組閃存芯片容量較大，一組8 8位地址只夠?qū)ぶ肺坏刂分粔驅(qū)ぶ?56256個(gè)頁(yè)，個(gè)頁(yè)，通常一次地址傳送需要分若干組，占用若干個(gè)時(shí)鐘周期。通常一次地址傳送需要分若干組，占用若干個(gè)時(shí)鐘周期。NANDNAND的地址信息包括列地址的地址信息包括列地址( (頁(yè)面中的起始操作地址頁(yè)面中的起始操作地址) )、塊、塊地址和相應(yīng)的頁(yè)面地址，傳送時(shí)分別分組，至少需要三次地址和相應(yīng)的頁(yè)面地址，傳送時(shí)分別分組，至少需要三次，占用三個(gè)周期。，占用三個(gè)周期。隨著容量的增大，地址信息更多，需要占用更多的時(shí)鐘周隨著容量的增大，地址信息更多，需要占用更

57、多的時(shí)鐘周期傳輸，因此期傳輸，因此NANDNAND型閃存的一個(gè)重要特點(diǎn)就是容量越大型閃存的一個(gè)重要特點(diǎn)就是容量越大，尋址時(shí)間越長(zhǎng)。，尋址時(shí)間越長(zhǎng)。傳送地址周期比其他存儲(chǔ)介質(zhì)長(zhǎng)，因此傳送地址周期比其他存儲(chǔ)介質(zhì)長(zhǎng)，因此NANDNAND型閃存比其型閃存比其他存儲(chǔ)介質(zhì)更不適合大量的小容量讀寫請(qǐng)求他存儲(chǔ)介質(zhì)更不適合大量的小容量讀寫請(qǐng)求5.3.3 5.3.3 閃存閃存1 1頁(yè)數(shù)量頁(yè)數(shù)量 大容量閃存的頁(yè)越多、頁(yè)越大，尋址時(shí)間越長(zhǎng)。但這個(gè)大容量閃存的頁(yè)越多、頁(yè)越大，尋址時(shí)間越長(zhǎng)。但這個(gè)時(shí)間的延長(zhǎng)不是時(shí)間的延長(zhǎng)不是線性關(guān)系線性關(guān)系，而是一個(gè)一個(gè)的，而是一個(gè)一個(gè)的臺(tái)階變化臺(tái)階變化的。的。128128、256Mb2

58、56Mb的芯片要的芯片要3 3個(gè)周期傳送地址信號(hào)個(gè)周期傳送地址信號(hào)512Mb512Mb、1Gb1Gb的需要的需要4 4個(gè)周期，個(gè)周期，2 2、4Gb4Gb的需要的需要5 5個(gè)周期。個(gè)周期。 2 2頁(yè)容量頁(yè)容量 頁(yè)的容量決定了一次傳輸?shù)臄?shù)據(jù)量，大容量的頁(yè)有更好頁(yè)的容量決定了一次傳輸?shù)臄?shù)據(jù)量，大容量的頁(yè)有更好的性能。大容量閃存的性能。大容量閃存(4Gb)(4Gb)提高了頁(yè)的容量，從提高了頁(yè)的容量，從512B512B提高提高到到2KB2KB。頁(yè)容量的提高不僅提高容量，還提高傳輸性能。頁(yè)容量的提高不僅提高容量，還提高傳輸性能 K9K1G08U0MK9K1G08U0MK9K4G08U0MK9K4G08U

59、0M1Gb1Gb，512512字節(jié)頁(yè)容量字節(jié)頁(yè)容量4Gb4Gb，2KB2KB頁(yè)容量頁(yè)容量隨機(jī)讀隨機(jī)讀( (穩(wěn)定穩(wěn)定) )時(shí)間時(shí)間12s12s隨機(jī)讀隨機(jī)讀( (穩(wěn)定穩(wěn)定) )時(shí)間時(shí)間25s25s寫時(shí)間為寫時(shí)間為200s200s 寫時(shí)間為寫時(shí)間為300s300s假設(shè)它們工作在假設(shè)它們工作在20MHz20MHz。5.3.3 5.3.3 閃存閃存讀取性能：讀取性能：NANDNAND型閃存的讀取步驟分為：發(fā)送命令和尋型閃存的讀取步驟分為：發(fā)送命令和尋址信息址信息 將數(shù)據(jù)傳向頁(yè)面寄存器將數(shù)據(jù)傳向頁(yè)面寄存器( (隨機(jī)讀穩(wěn)定時(shí)間隨機(jī)讀穩(wěn)定時(shí)間)數(shù)據(jù)傳數(shù)據(jù)傳出出( (每周期每周期8bit8bit，需要傳送，需要

60、傳送512+16512+16或或2K+642K+64次次) )。 K9K1G08U0MK9K1G08U0M讀一個(gè)頁(yè)需要：讀一個(gè)頁(yè)需要：5 5個(gè)尋址周期：個(gè)尋址周期：50ns+12s+(512+16)50ns+12s+(512+16)50ns=38.7s50ns=38.7s； 讀傳輸率：讀傳輸率：512512字節(jié)字節(jié)38.7s=13.2MB/s38.7s=13.2MB/s；K9K4G08U0MK9K4G08U0M讀一個(gè)頁(yè)需要：讀一個(gè)頁(yè)需要：6 6個(gè)個(gè) 尋址周期：尋址周期：50ns+25s+(2K+64)50ns+25s+(2K+64)50ns=131.1s50ns=131.1s； 讀傳輸率：讀傳輸率：2KB2KB字節(jié)字節(jié)131.1s=15.6MB/s131.1s=1