第七屆大學生集成電路設(shè)計應用創(chuàng)新大賽杯賽題目

1、第七屆（2017年）大學生集成電路設(shè)計·應用創(chuàng)新大賽杯賽題目    第七屆（2017年）大學生集成電路設(shè)計·應用創(chuàng)新大賽設(shè)計賽    集創(chuàng)北方企業(yè)杯    華大九天企業(yè)杯    燕東微電子企業(yè)杯    展訊通信企業(yè)杯    IEEE工程之星杯    設(shè)計賽創(chuàng)新杯    第七屆（2017年）大學生集成電路設(shè)計·應用創(chuàng)新大賽應用賽&

2、#160;   希格瑪企業(yè)杯    時代民芯企業(yè)杯    紫光同創(chuàng)企業(yè)杯    應用賽創(chuàng)新杯第七屆（2017年）大學生集成電路設(shè)計·應用創(chuàng)新大賽設(shè)計賽杯賽題目集創(chuàng)北方企業(yè)杯1.  杯賽題目：數(shù)據(jù)轉(zhuǎn)換系統(tǒng)設(shè)計2.  設(shè)計要求：1)   系統(tǒng)說明                         

3、;       如上圖，數(shù)據(jù)（包含有效數(shù)據(jù)和無效數(shù)據(jù)）通過數(shù)據(jù)線DIN采用串行方式不間斷的輸入，需要根據(jù)MODE的設(shè)定，對接收到的有效數(shù)據(jù)重新排列，分別輸出到DOUT_A/DOUT_B/DOUT_C上，同時產(chǎn)生輸出的同步時鐘（CLK_OUT）和有效指示信號（VALID）。2)   信號說明         i.      RSTN系統(tǒng)的resetn信號，為1b0，reset操作；為1b1，正常工作 

4、;      ii.      CLK_30MHZ & DIN輸入數(shù)據(jù)及對應的同步時鐘，該信號采用了如下的串行規(guī)則：A、 每一組數(shù)據(jù)包含720個有效數(shù)據(jù)（8bit）和至少20個無效數(shù)據(jù)；B、 在每一組的第一個有效數(shù)據(jù)前，輸出連續(xù)10個1b1，記作“特殊數(shù)據(jù)”C、 對8bit有效數(shù)據(jù)進行串行輸出（MSB first，LSB last），在每一個有效數(shù)據(jù)后面附加輸出1個1b0和1個1b1。D、 對無效數(shù)據(jù)，連續(xù)輸出10個1b0;如下為一組數(shù)據(jù)的傳輸示意圖：   

5、   iii.      CLK_48MHZ用該時鐘根據(jù)MODE1:0產(chǎn)生所需要的時鐘。       iv.      MODE1：0        控制輸出模式，見DOUT_A、DOUT_B、DOUT_C的定義         v.    

6、;  CLK_OUT & VALID & DOUT_A & DOUT_B & DOUT_C該組信號為輸出，根據(jù)MODE1：0的設(shè)置，將接收到的有效數(shù)據(jù)，重新排序后進行輸出，輸出延遲無要求，但要求接收有效數(shù)據(jù)的時間與輸出有效數(shù)據(jù)的時間基本一致，且每一組輸出的有效數(shù)據(jù)連續(xù)、不間斷。VALID為1b1,表示DOUT_A & DOUT_B & DOUT_C上輸出有效數(shù)據(jù)。否則，為無效數(shù)據(jù)。DOUT_A & DOUT_B & DOUT_C為接收到有效數(shù)據(jù)的串行輸出（MSB first，LSB last）。當為無效數(shù)據(jù)時(VALID

7、=1b0)，DOUT輸出為。MODE1：0=2b00：DOUT_A按順序輸出上一組有效數(shù)據(jù) DATA1，DATA3， ，DATA717, DATA719;DOUT_B按順序輸出上一組有效數(shù)據(jù) DATA2，DATA4， ，DATA718, DATA720;DOUT_C固定輸出1b0.MODE1：0=2b01：DOUT_A按順序輸出上一組有效數(shù)據(jù) DATA719，DATA717， ，DATA3，DATA1;DOUT_B按順序輸出上一組有效數(shù)據(jù) DATA720，DATA718， ，DATA4，DATA2;DOUT_C固定輸出1b0.MODE1：0=2b10：D

8、OUT_A按順序輸出上一組有效數(shù)據(jù) DATA1，DATA4， ，DATA715, DATA718;DOUT_B按順序輸出上一組有效數(shù)據(jù) DATA2，DATA5， ，DATA716, DATA719;DOUT_C按順序輸出上一組有效數(shù)據(jù) DATA3，DATA6， ，DATA717, DATA720;MODE1：0=2b11：DOUT_A按順序輸出上一組有效數(shù)據(jù) DATA718，DATA715， ，DATA4，DATA1;DOUT_B按順序輸出上一組有效數(shù)據(jù) DATA719，DATA716， ，DATA5，DATA2;DOUT_C按順序輸出上一組有

9、效數(shù)據(jù) DATA720，DATA717， ，DATA6，DATA3;以下為MODE1:0=2b00時的示意圖：DATA1=8b1110_0001; ; DATA719 = 8b1110_0000;DATA2=8h1010_0010; ; DATA720 = 8b0000_0110;3)   設(shè)計目標：低功耗設(shè)計優(yōu)先；3.  使用工藝和平臺如參賽對自己有合適的設(shè)計平臺和工藝可直接使用。同時組委會為本設(shè)計推薦使用FPGA平臺進行設(shè)計和驗證，請留意大賽通知。4.  提交內(nèi)容：1)  詳細的設(shè)計文檔，包含但不限于

10、以下內(nèi)容：A、 數(shù)據(jù)接收設(shè)計說明；B、 數(shù)據(jù)接收與數(shù)據(jù)發(fā)送的切換過程；C、 時鐘關(guān)系分析及產(chǎn)生；D、 都采用了哪些低功耗方法；（從架構(gòu)和RTL實現(xiàn)兩方面來說明）2)   Verilog code，Synthesis & STA script & Reports；3)   包含MODE1：0=2b00, 2b01, 2b10, 2b11的仿真波形。（建議輸入有效數(shù)據(jù)采用遞增的方式進行驗證）華大九天企業(yè)杯1.   題目：整數(shù)分頻PLL2.   設(shè)計要求：請根據(jù)以下要求設(shè)計整數(shù)分頻PL

11、L（可自由設(shè)計前置，反饋，后置分頻器）電源電壓：1.8V（±10%）參考時鐘：100MHz（以Sit8103作為參考時鐘源）PLL輸出時鐘范圍：200MHz2GHz(200MHz/step)Rms phase jitter：6ps2.4GHz（integrated from 1KHz to 100MHz）15ps1GHz（integrated from 1KHz to 100MHz）Reference Spur：<-50dBc輸出時鐘占空比：4555% （附加功能1，如完成可增加5%評分）自動鎖定檢測功能：鎖定時間在1000個參考時鐘周期以內(nèi)（附加功能2，如完成可增加

12、10%評分）面積: <0.1mm2（含自動鎖定檢測，占空比調(diào)節(jié)及必要的偏置電路）在滿足上述條件下，盡量減小功耗（其它指標都滿足條件下，功耗最低者勝）。3.  使用工藝：推薦使用華潤上華0.18um工藝4.   作品提交內(nèi)容：如果由于時間和工作量方面的限制不能對所有模塊完整設(shè)計，可以選取關(guān)鍵模塊（如VCO、PFD、MMD）等模塊完成從電路到版圖和后仿的設(shè)計。其余模塊可根據(jù)自身情況，完成系統(tǒng)級設(shè)計（行為級仿真）或電路級設(shè)計。應注意，評分時，作品的完整度會作為評分的考量之一。撰寫一份簡明扼要的匯報文檔，主要闡述設(shè)計作品與傳統(tǒng)設(shè)計的差異和優(yōu)點，概

13、述設(shè)計作品的功耗，面積和性能等關(guān)鍵指標。撰寫一份詳盡的設(shè)計文檔，至少包括以下內(nèi)容：1）電路原理分析2）具體電路架構(gòu)和設(shè)計參數(shù)3）電路原理圖及前仿結(jié)果，前仿環(huán)境的全部設(shè)計數(shù)據(jù)4）電路版圖及后仿結(jié)果，后仿環(huán)境全部設(shè)計數(shù)據(jù)。燕東微電子企業(yè)杯1.  題目：基于環(huán)型振蕩器的具有展頻功能的鎖相環(huán)電路設(shè)計2.  設(shè)計要求基于環(huán)型振蕩器結(jié)構(gòu)，采用Sigma-Delta調(diào)制方式，設(shè)計具有展頻功能的鎖相環(huán)電路。3.   設(shè)計指標1）  輸入?yún)⒖紩r鐘頻率范圍： 15MHz100MHz；2）  輸入?yún)⒖紩r鐘抖動(Jit

14、ter)大小的均方值（RMS）：0.005UI；3）  時鐘倍頻系數(shù)：40；4）  PLL輸出時鐘：10相；5）  PLL輸出時鐘抖動(Jitter)大小的均方值（RMS）：0.015UI；6）  展頻調(diào)制頻率：50300KHz，變化步長：50KHz；7）  展頻調(diào)制深度：13%， 變化步長：0.5%8）  總電流：<20mA4.  作品提交內(nèi)容如果由于時間和工作量方面的限制不能對所有模塊完整設(shè)計，可以選取關(guān)鍵模塊完成從電路到版圖和后仿的設(shè)計。其余模塊可根據(jù)自身情況，完成系統(tǒng)級設(shè)計（行為級仿真）或電路級設(shè)計。

15、應注意，評分時，作品的完整度會作為評分的考量之一。撰寫一份詳細的設(shè)計文檔，主要闡述設(shè)計作品的設(shè)計原理、創(chuàng)新性和實現(xiàn)方案的優(yōu)點，概述設(shè)計作品關(guān)鍵技術(shù)指標的優(yōu)化思路及最終結(jié)果。撰寫一份詳盡的設(shè)計文檔，至少包含以下內(nèi)容：1）  系統(tǒng)設(shè)計和系統(tǒng)仿真結(jié)果（可為行為級仿真）；2）  電路原理分析；3）  具體電路架構(gòu)及設(shè)計參數(shù)；4）  電路圖、RTL代碼、仿真及后仿真結(jié)果；5）  電路測試方案說明展訊通信企業(yè)杯1.  題目：高精度溫度檢測電路2.  設(shè)計要求：請根據(jù)以下要求設(shè)計高精度溫度檢測電路電源電壓：3.3V溫度

16、檢測范圍：-40度125度絕對溫度精度：<1度溫度分辨率：<0.1度總電流：<200uA在滿足上述條件下，盡量減小面積。3.  使用工藝：推薦使用華潤上華0.18um或0.35um工藝4.  作品提交內(nèi)容：如果由于時間和工作量方面的限制不能對所有模塊完整設(shè)計，可以選取關(guān)鍵模塊完成從電路到版圖和后仿的設(shè)計。其余模塊可根據(jù)自身情況，完成系統(tǒng)級設(shè)計（行為級仿真）或電路級設(shè)計。應注意，評分時，作品的完整度會作為評分的考量之一。撰寫一份簡明扼要的匯報文檔，主要闡述設(shè)計作品與傳統(tǒng)設(shè)計的差異和優(yōu)點，概述設(shè)計作品的功耗，面積和性能等關(guān)鍵指標。撰寫一份詳

17、盡的設(shè)計文檔，至少包括以下內(nèi)容：1）  電路原理分析2）  具體電路架構(gòu)和設(shè)計參數(shù)3）  仿真及后仿結(jié)果。原理圖，版圖和仿真驗證環(huán)境的全部設(shè)計數(shù)據(jù)。5.  說明    本次賽題是設(shè)計檢測芯片溫度的電路，它通常包括兩部分：溫敏元件（或電路）和ADC。賽題對絕對溫度精度的要求是比較高的，必須考慮工藝Corner以及隨機失配等的影響，因此可以考慮使用Calibration等技術(shù)。最終的檢測溫度通常是將AD轉(zhuǎn)換的結(jié)果代入相應的公式計算而得，這一步的工作可以考慮不用電路實現(xiàn)，只需在報告中說明即可。IEEE工程之星杯 

18、;1.  題目：適用于5G通信的寬帶低噪聲放大器（LNA）設(shè)計2.  設(shè)計要求采用CMOS 65nm（或90nm）工藝節(jié)點，提供PDK（production development kit）以確定器件模型與參數(shù)，要求設(shè)計的電路圖（Schematic，不是版圖）經(jīng)Spice仿真可達到如下指標：1）  Vdd = 1.2V ；2）  Rin = Rout = 503）  3dB帶寬BW：0.5GHz6GHz；4）  輸入匹配S11：在33dB帶寬內(nèi)SS11 < 10dB。注：可利用輸入bonding線電感輔助輸入

19、匹配；5）  噪聲系數(shù)NF：在3dB帶寬內(nèi)，最小值<2.5dB;6）  非線性度IIP3：在5GHz處，IIP3>-10dBm;7）  電壓增益：在3dB帶寬內(nèi)，最大值>22dB;8）  在滿足指標要求基礎(chǔ)上，功耗盡可能低；3.  使用工藝和工具：使用65nm的工藝庫，PDK請關(guān)注大賽通知，參賽題目確定后。設(shè)計工具可使用Synopsys或Cadence Spice或Spectre。如果不具備工具，請與大賽組委會聯(lián)系解決。4.  相關(guān)資料請結(jié)合所給的賽題資料pdf了解賽題更多信息；5.  

20、 作品提交內(nèi)容撰寫一份詳細的匯報文檔，主要闡述設(shè)計作品的設(shè)計原理、創(chuàng)新性和實現(xiàn)方案的優(yōu)點，概述設(shè)計作品關(guān)鍵技術(shù)指標的優(yōu)化思路及最終結(jié)果。撰寫一份詳盡的技術(shù)文檔，至少包含以下內(nèi)容：1)         電路原理分析；2)         具體電路架構(gòu)及設(shè)計參數(shù)；3)         電路圖、仿真結(jié)果及分析；設(shè)計賽創(chuàng)新杯1、 設(shè)計要求請根據(jù)某

21、一具體的應用場景，設(shè)計整個系統(tǒng)或者系統(tǒng)中的關(guān)鍵模塊。要求設(shè)計圍繞著集成電路方向，可為模擬，數(shù)字，數(shù)?；旌弦约癋PGA設(shè)計。須完成設(shè)計指標確認，原理圖仿真直到最后版圖設(shè)計和后仿真結(jié)果。2、 設(shè)計指標    設(shè)計指標不限，請根據(jù)應用場景自行確定。但要在設(shè)計報告中給出指標確定的依據(jù)和推算過程。3.   中期作品提交內(nèi)容：1)   應用場景描述，作品應用領(lǐng)域，技術(shù)先進性或市場需求與前景2)   方案設(shè)計與論證4.   最終作品提交內(nèi)容提供項目設(shè)計報告，至

22、少包含以下內(nèi)容：1)         應用場景描述，系統(tǒng)描述和設(shè)計指標確認過程2)         電路原理分析3)         具體電路架構(gòu)和設(shè)計參數(shù)4)         仿真及后仿結(jié)果。原理圖，版圖和仿真驗證環(huán)境的全部設(shè)計數(shù)據(jù)。&#

23、160;第七屆（2017年）大學生集成電路設(shè)計·應用創(chuàng)新大賽應用賽杯賽題目希格瑪企業(yè)杯1.  題目：磁共振式無線充電解決方案2.  設(shè)計要求：本設(shè)計要求設(shè)計一款中等功率的無線充電產(chǎn)品，發(fā)射裝置由220V市電供電，接收裝置接收到能量給其連接的電池充電，需要接收裝置配有鋰電池充電管理功能，并完成必要的指示功能。為提高其效率和發(fā)射距離要求采用磁共振方式。本設(shè)計為板級設(shè)計，對方案中使用的芯片沒有任何限制。重點是使用磁共振原理設(shè)計，并兼顧系統(tǒng)效率和可靠性。3.  設(shè)計指標：發(fā)射端電源電壓：220V市電發(fā)射和接收線圈：外徑小于10cm線

24、圈間距：不小于1cm接收器功率：36w，可給18V的電池2A充電，符合電池充電規(guī)范。效率要求：70%電池充滿電壓：4.2V狀態(tài)指示功能：（指示功能用LED閃爍或顯示不同顏色皆可）1)         異物檢測：發(fā)射線圈上放置異物時，發(fā)射裝置不會發(fā)送能量，并做相應指示。2)         充滿提示：電池充滿后發(fā)射裝置給出相應指示。3)        

25、0;正在充指示：充電時，發(fā)射端實時指示被充電池的電量4.  最終作品提交內(nèi)容：闡明設(shè)計思路及控制原理，概述設(shè)計作品的設(shè)計指標，撰寫一份詳盡的設(shè)計文檔，至少包含以下內(nèi)容：1）  電路原理圖2）  電路具體功能及工作原理介紹3）  完整的PCB設(shè)計資料：PCB設(shè)計層數(shù)原則上為2層，如需更多層請向組委會申請4）  完整的測試報告5.  制板驗證a)         優(yōu)勝作品將完整設(shè)計文檔提交后安排統(tǒng)一制板；b)  

26、0;      實際測試后需要歸還PCB電路板并提交測試報告；時代民芯企業(yè)杯1.  題目：北斗衛(wèi)星導航接收機算法的開發(fā)2.  設(shè)計要求：隨著我國北斗衛(wèi)星導航系統(tǒng)的建設(shè)，北斗應用進入了高速發(fā)展時期，北斗衛(wèi)星導航成為了很多電子設(shè)備的標配。為幫助相關(guān)專業(yè)的在校學生或從業(yè)人員進行衛(wèi)星導航相關(guān)知識的學習、研究和實踐，大賽提供了一段在特定路段采集的衛(wèi)星接收機原始觀測量和衛(wèi)星電文，參賽選手需利用所提供的原始觀測量和衛(wèi)星電文，進行定位算法的實現(xiàn)。（具體文檔稍后給出，請注意大賽通知）設(shè)計實現(xiàn)使用的編程語言不限。3.

27、0; 設(shè)計指標：水平定位精度優(yōu)于5米；適應城市峽谷環(huán)境；具備RAIM算法；具備定位濾波算法。4.  作品提交內(nèi)容：開發(fā)一個軟件接收機定位算法，輸出定位結(jié)果；撰寫一份簡明扼要的匯報文檔，主要闡述作品的設(shè)計原理、設(shè)計方法。撰寫一份詳盡的設(shè)計文檔，至少包含以下內(nèi)容：1)  原理分析；2)  具體方法；3)  測試結(jié)果紫光同創(chuàng)企業(yè)杯題目1：基于FPGA的vSLAM系統(tǒng)設(shè)計1、 設(shè)計要求基于視覺信息的同步地圖創(chuàng)建與定位(vSLAM)問題是自主導航技術(shù)的關(guān)鍵，在一個未知的環(huán)境中，從一個位置出發(fā)，經(jīng)過一系列的位置并且在每一個位置利用視覺傳

28、感器獲得周圍的環(huán)境信息，用于創(chuàng)建環(huán)境地圖，并根據(jù)環(huán)境地圖確定自身位置。請基于紫光同創(chuàng)Titan系列FPGA設(shè)計一款vSLAM系統(tǒng)，實現(xiàn)基于視覺信息的自動導航及定位。2.  設(shè)計指標1）  攝像頭種類不限2）  支持自身定位3）  支持路徑規(guī)劃4）  支持障礙檢測3.  作品提交內(nèi)容提供項目設(shè)計報告，至少包含以下內(nèi)容：1）  實現(xiàn)原理描述2）  電路原理圖以及PCB源文件3）  達到的關(guān)鍵技術(shù)指標4）  RTL代碼、Testbench5）  演示作品4. &

29、#160;使用工藝和工具：Titan相關(guān)資料請在下面網(wǎng)站自行下載：題目2：基于FPGA的人工智能圖像識別系統(tǒng)設(shè)計1、 設(shè)計要求目前圖像識別技術(shù)方興未艾，在ADAS、安防、銀行等領(lǐng)域展現(xiàn)出了巨大的潛力。目前的圖像識別無論在基礎(chǔ)算法，還是實現(xiàn)平臺上都有著多種形式以及各自的理解和特點。圖像識別的應用需求，包括人臉識別、車輛識別等，在視頻采集中加入圖像識別功能，以滿足實時的人員身份認證、車輛信息抓取、人車跟蹤等終端應用需求。請以紫光同創(chuàng)Titan系列FPGA為核心元器件，采用深度學習技術(shù)來實現(xiàn)圖像識別系統(tǒng)。2、 設(shè)計指標1)     

30、;    圖像識別采用 FPGA實現(xiàn)深度學習算法；2)         識別對象可包含但不限于人臉、車輛；3)         人臉檢測應用包含：Ø  基于可見光環(huán)境下的實時人臉檢測，如正確檢測人臉，并標記眼、鼻、口等特征信息；Ø  具有人臉姿態(tài)矯正功能；4)      

31、;   車輛識別應用包含：Ø  輪廓不完整車輛檢測識別，可識別部分被遮擋或位于畫面邊緣的車輛，不依賴車牌信息；Ø  對光線變化有良好的適應性；3、 作品提交內(nèi)容提供項目設(shè)計報告，至少包含以下內(nèi)容：1)         實現(xiàn)原理描述2)         電路原理圖以及PCB源文件3)     

32、;    達到的關(guān)鍵技術(shù)指標4)         RTL代碼、Testbench5)         演示作品4、 使用工藝和工具：Titan相關(guān)資料請在下面網(wǎng)站自行下載：題目3：基于FPGA的全景影像系統(tǒng)設(shè)計1、 設(shè)計要求隨著圖像和計算機視覺技術(shù)的快速發(fā)展，越來越多的技術(shù)被應用到圖像視頻領(lǐng)域。在某些應用場景中，人們不再滿足單一的視角觀察，為擴大視野，就必須

33、能感知360°全方位的環(huán)境，這就需要多個視覺傳感器的相互協(xié)同配合作用然后通過視頻合成處理，形成周圍的一整套的視頻圖像。全景影像系統(tǒng)通常由前后左右的4個超廣角魚眼攝像頭和一個主機組成，同時采集四周的影像，經(jīng)過圖像處理單元矯正和拼接后，形成一幅四周的全景圖像，實時傳送到顯示設(shè)備上。請基于TITAN系列FPGA設(shè)計一款全景影像系統(tǒng)，實現(xiàn)無縫的、360度環(huán)視的影像采集、顯示。2、 設(shè)計指標1)         采用廣角攝像頭2)     

34、60;   分辨率：標清及以上3)         支持圖像實時無縫拼接4)         支持魚眼矯正5)         標定簡單快捷3、 作品提交內(nèi)容提供項目設(shè)計報告，至少包含以下內(nèi)容：1)       

35、0; 實現(xiàn)原理描述2)         電路原理圖以及PCB源文件3)         達到的關(guān)鍵技術(shù)指標4)         RTL代碼、Testbench5)        演示作品4、 使用工藝和工具：Titan相關(guān)資料請在下面網(wǎng)站自

36、行下載：題目4：基于FPGA的無線圖傳系統(tǒng)設(shè)計1、 設(shè)計要求無線圖傳系統(tǒng)由發(fā)射單元和接收單元兩部分組成。發(fā)射單元包高清攝像頭、視頻壓縮、COFDM無線調(diào)制及功率放大器。接收單元包含圖像顯示、視頻解壓縮、COFDM無線解調(diào)及功率放大器。請基于TITAN系列FPGA設(shè)計一款無線圖傳系統(tǒng)。2、 設(shè)計指標1)         通視條件下5 km傳輸距離2)         視頻延時不高于300ms3)         支持2.4G或5.8G頻段4)         支持H.264視頻壓縮5)