電子技術課程設計數(shù)字頻率計3

1、目錄課程設計（論文）任務書.I課程設計（論文）成績評定表.III中文摘要IV1 設計任務描述11.1 設計題目：數(shù)字頻率計11.2 設計要求11.2.1 設計目的11.2.2 基本要求11.2.3 發(fā)揮部分12 設計思路23 設計方框圖34 各部分電路設計及參數(shù)計算44.1晶體振蕩電路44.2分頻電路44.3整形放大電路5工作原理5施密特觸發(fā)器原理圖64.4計數(shù)鎖存譯碼顯示電路64.5邏輯控制電路7工作原理74.5.2 555單穩(wěn)態(tài)觸發(fā)器電路原理圖84.6報警電路8報警原理電路8相關參數(shù)計算95 工作過程分析96 元器件清單107 主要元器件介紹117.1 74160同步十進制計數(shù)器117.2

2、 74273八D型觸發(fā)器127.3 555定時器137.3.1 555定時器的組成和功能13定時器的引腳圖及引腳功能147.4 7448共陰極七段譯碼器15小結16致謝17參考文獻18附錄 A1 邏輯電路圖19附錄 A2 實際接線圖201設計任務描述1.1 設計題目：數(shù)字頻率計1.2 設計要求1.2.1設計目的(1) 掌握數(shù)字頻率計的構成,原理與設計方法；(2)熟悉集成電路的使用方法。1.2.2基本要求(1)要求被測信號為方波,峰值為3V到5V(和TTL兼容),被測信號頻率范圍為0HZ到9999HZ；(2)設計石英晶體振蕩器及分頻系統(tǒng),閘門時間:10ms,0.1s,1s,10s；(3)可控制的

3、計數(shù),鎖存,譯碼顯示系統(tǒng)。 發(fā)揮部分(1)被測信號為三角波信號；(2)超量程報警系統(tǒng)。2 設計思路所謂的頻率就是1秒鐘之內(nèi)通過閘門的脈沖個數(shù),在通過計數(shù)器進行計數(shù),最后通過顯示器表現(xiàn)出來。首先，我們要獲得一個標準的固定寬度T的方波脈沖做門控制信號,他的選擇會改變閘門時間從而直接影響頻率計的量程。其次，我們要把這個標準的信號和被測信號相“與”，通過門控制信號可以獲得T時間內(nèi)通過脈沖的個數(shù)，此脈沖直接進入計數(shù)器進行計數(shù)，最后通過譯碼顯示其頻率。最后，我們要設計的是對計數(shù)器和鎖存器的控制，這個的基本思路是在時基電路脈沖的上升沿到來時閘門開啟,計數(shù)器開始計數(shù),在同一脈沖的下降沿到來時,閘門關閉,計數(shù)器

4、停止計數(shù).同時,鎖存器產(chǎn)生一個鎖存信號輸送到鎖存器的使能端將結果鎖存,并把鎖存結果輸送到譯碼器來控制七段顯示器,這樣就可以得到被測信號的數(shù)字顯示的頻率.而在鎖存信號的下降沿到來時邏輯控制電路產(chǎn)生一個清零信號將計數(shù)器清零,為下一次測量做準備,實現(xiàn)了可重復使用,避免兩次測量結果相加使結果產(chǎn)生錯誤。綜合上面所說的可以將數(shù)字頻率計的電路分為四大部分即：時基電路、閘門電路、邏輯控制電路以及可控制的計數(shù)、鎖存、譯碼、顯示電路。時基電路的組成：閘門電路：它的目的是提供閘門開啟的時間，該閘門可由一“與”門充當?？梢杂?4160將標準信號進行分頻，從而獲得的閘門時間分別為10ms,0.1s,1s,10s。閘門時

5、間越長，得到的頻率值就越準確，也就是說其量程越小。邏輯控制電路：在時基信號結束時產(chǎn)生的負跳變用來產(chǎn)生鎖存信號，鎖存信號的負跳變又用來產(chǎn)生清零信號，鎖存信號和清零信號可由雙單穩(wěn)態(tài)觸發(fā)器74LS123產(chǎn)生，它們的脈沖寬度由電路的時間常數(shù)決定。計數(shù)、鎖存、譯碼、顯示電路：鎖存器的作用是將計數(shù)器在T結束時所計得的數(shù)進行鎖存，使顯示器上能穩(wěn)地顯示此時計數(shù)器的值。所示將些時，T計數(shù)時間結束時，邏輯控制電路發(fā)出鎖存信號，將些時計數(shù)器的值送譯碼顯示器。3 設計方框圖被 測 信 號整 形 放 大閘 門計 數(shù) 器鎖 存 器譯 碼 器顯 示 器邏 輯 控 制 電 路時 基 電 路 4 各部分電路設計及參數(shù)計算本設計

6、電路主要分為5大部分，分別是整形電路部分，分頻電路部分，主要控制電路部分，計數(shù)、譯碼、鎖存電路部分和顯示電路部分，以下為具體功能及參數(shù)計算。4.1.晶體振蕩電路石英晶體振蕩器的特點是振蕩頻率準確，電路結構簡單，頻率易調(diào)整。它還具有壓電效應，在晶體某一方向加一電場，則在與此垂直的方向產(chǎn)生機械振動，有了機械振動，就會在相應的垂直面上產(chǎn)生電場，從而使機械振動和電場互為因果，這種循環(huán)過程一直持續(xù)到警惕的機械強度限制時，才達到穩(wěn)定，這種頻率為晶體振蕩器的固有頻率。 在石英晶體振蕩器的輸出端放置一個非門，起到穩(wěn)定輸出波形，增強帶負載能力的作用。此非門的輸入為正弦波，輸出為方波。4.2分頻電路 由于石英晶體

7、振蕩電路產(chǎn)生的頻率很高，要得到秒脈沖，需要用分頻電路。例如振蕩器輸出10000HZ信號，然后送到10分頻計數(shù)器74LS160后頻率變?yōu)?000HZ，再送到10分頻的計數(shù)器74160中頻率變?yōu)?00HZ，在經(jīng)過兩次分頻變?yōu)?HZ的方波信號。將此方波信號作為脈沖信號。 通過第一個十分頻計數(shù)器出來的信號頻率為1000Hz，根據(jù)T=1/f,其相應的周期為1ms。以此類推，經(jīng)過后幾個計數(shù)器輸出后的信號周期分別為10ms,0.1s,1s。當對應的開關閉合時就以該周期計入輸入脈沖個數(shù)。4.3整形放大電路工作原理整形電路主要由一個555定時器，一個電阻組成，將定時器的8腳4腳接電源，1腳接地5腳接電容接地，7

8、腳接電阻接5v電源，2腳和6腳相聯(lián)作為輸入端，7腳作為輸出端，這樣就構成了一個施密特觸發(fā)器，起到整形作用。 如果Vi由0v開始逐漸增加，當Vi<Vcc/3時，輸出Vo為高電平；Vi繼續(xù)增加，如果Vcc/3<Vi<2Vcc/3，輸出Vo維持高電平不變；Vi再增加，一旦Vi>2Vcc/3，Vo就由高電平跳變?yōu)榈碗娖?；之后Vi再增加，仍是Vi>2Vcc/3，電路輸出保持低電平不變。如果Vi由大于的電壓值逐漸下降，只要Vcc/3<Vi<2Vcc/3，電路輸出狀態(tài)不變，仍為低電平；只有當Vi<Vcc/3時，電路才再次翻轉，Vo就由低電平跳變?yōu)楦唠娖?。若輸?/p>

9、電壓的波形是個三角波，則對應的輸出波形如圖所示，它是反相輸出的施密特觸發(fā)器。4.3.2施密特觸發(fā)器原理圖4.4計數(shù) 鎖存 譯碼 顯示電路7490計數(shù)器的作用是對輸入脈沖計數(shù)。根據(jù)設計要求最高測量頻率為9999HZ，應采用4位十進制計數(shù)器。其作用還有當邏輯控制電路輸出“清零”信號到計數(shù)器“清零”端時，對顯示器進行清零。74273鎖存器在確定的時間內(nèi)計數(shù)器的計數(shù)結果必須鎖定后才能獲得穩(wěn)定的顯示值。鎖存器的作用是通過觸發(fā)脈沖控制，將測得的數(shù)據(jù)寄存起來送顯示譯碼器。鎖存器可以采用一般的八位并行輸入寄存器，為使數(shù)據(jù)穩(wěn)定，最好采用邊沿觸發(fā)方式的器件。7448為高電平有效，用于驅(qū)動共陰極顯示器，是把8421

10、BCD碼表示的10進制轉換成能驅(qū)動數(shù)碼管正常顯示的段信號，以獲得數(shù)字顯示。4.5邏輯控制電路工作原理 邏輯控制電路：作用有兩個：一是產(chǎn)生鎖存脈沖信號，使顯示器上的數(shù)字穩(wěn)定；二是產(chǎn)生“0”脈沖（清零信號），式計數(shù)器每次測量從零開始計數(shù)。信號進入第一個555單穩(wěn)態(tài)觸發(fā)器后有一定的延時作用， t=1.1RC。 555單穩(wěn)態(tài)觸發(fā)器電路原理圖4.6報警電路報警原理電路相關參數(shù)計算R電阻，/k/M；C電容，F(xiàn)；f頻率，HZ；報警器報警時間，s。5 工作過程分析數(shù)字頻率計的工作過程可一分為三階段。第一階段：信號的輸入與整形。首先輸入信號通過放大器進行放大，其波形可以為正弦波，三角波，然后通過施密特觸發(fā)器對輸

11、出信號進行整形，使之成為矩形脈沖。第二階段：標準時間內(nèi)通過脈沖的統(tǒng)計首先是由石英晶體震蕩器和分級分頻系統(tǒng)及門控制電路得到具有固定寬度T的方波脈沖做門控制信號,時間基準T稱為閘門時間，這里主要是利用了74160器件的分頻功能，它將輸出的頻率依次按十進制縮小，測量時可按照需要任意選取。選取完量程后時基信號有兩個走向，一個是去控制閘門的開啟和關閉另一個是去控制一個邏輯電路。當時基信號通過閘門時，閘門開啟，這時輸入信號和時基信號共同作用由輸出端產(chǎn)生一個脈沖進入計數(shù)器進行計數(shù)，簡單的說這里時基信號的作用就是提供一個標準的時間，而這個與“與”門就是為了實現(xiàn)標準時間內(nèi)輸入信號通過的脈沖個數(shù)，當這個時基信號結

12、束時閘門關閉。第三階段：邏輯電路的控制 在時基信號結束時，既當它的下降沿到來時,它通過邏輯控制電路的時候會產(chǎn)生一個負跳變用來充當鎖存信號，而鎖存信號的負跳變又會產(chǎn)生清零信號,當一個時基信號結束后,邏輯控制電路發(fā)出鎖存信號將此時計數(shù)器上的結果通過顯示器顯示出來, 而在鎖存信號的下降沿到來時邏輯控制電路產(chǎn)生一個清零信號將計數(shù)器清零。這就是一個基本數(shù)字頻率計的全部工作過程。此外我還有兩個發(fā)揮的部分工作問題過程的分析：其一，超量程的報警系統(tǒng)它的工作過程是這樣的，當選定的標準頻率太大（既周期很?。此鶞y頻率達到9999時，信號通過與非門向報警系統(tǒng)發(fā)出一個低電平電位是報警系統(tǒng)工作。其二,對被測信號的整形

13、,使其變?yōu)榉讲ㄟ\用施密特觸發(fā)器。6 元器件清單l 元件名稱l 規(guī)格及用途l 數(shù)量74LVC160計數(shù)器474LS273鎖存器274LS48譯碼器474LS123邏輯控制電路1NAND8(與非門)1石英晶體震蕩器產(chǎn)生1s脈沖1555報警系統(tǒng) 單穩(wěn)態(tài) 施密特5七段顯示器顯示頻率值4電容 4.7Uf 10nf若干JK_FF觸發(fā)器1電阻10若干74LS90D計數(shù)器474LS08D與門27 主要元器件介紹7.1 74160同步十進制計數(shù)器：74160為十進制計數(shù)器，直接清除。兩個高電平有效允許輸入EP和ET及動態(tài)進位輸出使計數(shù)器易于級聯(lián)；ET允許動態(tài)進位輸出圖7.1 74160同步十進制計數(shù)器管腳圖輸入

14、輸出Qn時鐘清除置數(shù)EPETXLXXX清除HLXX置數(shù)HHHH計數(shù)XHHLX不計數(shù)XHHXL不計數(shù)表7.1 74160同步十進制計數(shù)器功能表7.2 74273八D型觸發(fā)器：74273是邊沿觸發(fā)器，具有公共時鐘和清除功能?？梢宰鳛榫彌_器、存儲器、和位移寄存器。圖7.2 74273八D型觸發(fā)器管腳圖S輸入輸出Qn清除時鐘DLXXLHHHHLLHLXQ0表7.4 74273八D型觸發(fā)器功能表7.3 555定時器7.3.1 555定時器的組成和功能555定時器內(nèi)部結構的簡化原理圖如圖所示。它由3個阻值為5K的電阻組成的分壓器、兩個電壓比較器C1和C2、基本RS觸發(fā)器、放電BJT T以及緩沖器G組成。定

15、時器的主要功能取決于比較器，比較器的輸出控制RS觸發(fā)器和放電BJT T的狀態(tài)。圖中RD為復位輸入端，當RD為低電平時，不管其他輸入端的狀態(tài)如何，輸出Vo為低電平。因此在正常工作時，應將其接高電平。7.3.2555定時器的引腳圖及引腳功能 圖7.3.2 555定時器的引腳圖 它的各個引腳功能如下：1腳：外接電源負端VSS或接地，一般情況下接地。2腳：低觸發(fā)端3腳：輸出端Vo4腳：是直接清零端。當端接低電平，則時基電路不工作，此時不論、TH處于何電平，時基電路輸出為“0”，該端不用時應接高電平。5腳：VC為控制電壓端。若此端外接電壓，則可改變內(nèi)部兩個比較器的基準電壓，當該端不用時，應將該端串入一只

16、0.01F電容接地，以防引入干擾。6腳：TH高觸發(fā)端7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 16V，CMOS型時基電路VCC的范圍為3 18V。一般用5V。 在1腳接地，5腳未外接電壓，兩個比較器A1、A2基準電壓分別為的情況下，555時基電路的功能表如表7.3.1所示。表7.3.1 555定時器的功能表清零端高觸發(fā)端TH低觸發(fā)端Qn+1放電管T功能00導通直接清零10導通置011截止置11Qn不變保持7.4 7448共陰極七段譯碼器有效高電平輸出：內(nèi)部有升壓電阻因而無需外部電阻；輸出最大電壓5.5V；吸收電流6.

17、4mA圖7.2 7448共陰七段譯碼器/驅(qū)動器管腳圖十進制數(shù)或功能輸入BI/RBO輸出LTRBIDCBAabcdefg0HXLLLLHONONONONONONOFF1HXLLLHHOFFONONOFFOFFOFFOFF2HXLLHLHONONOFFONONOFFON3HXLLHHHONONONONOFFOFFON4HXLHLLHOFFONONOFFOFFONON5HXLHLHHONOFFONONOFFONON6HXLHHLHOFFOFFONONONONON7HXLHHHHONONONOFFOFFOFFOFF8HXHLLLHONONONONONONON9HXHLLHHONONONOFFOFFON

18、ON10HXHLHLHOFFOFFOFFONONOFFON11HXHLHHHOFFOFFONONOFFOFFON12HXHHLLHOFFOFFONOFFOFFONON13HXHHLHHONOFFONOFFOFFONON1415HHXXHHHHHHLHHHOFFOFFOFFOFFOFFOFFONOFFONOFFONOFFONOFFBIXXXXXXXOFFOFFOFFOFFOFFOFFOFFRBIHLLLLLLOFFOFFOFFOFFOFFOFFOFFLTLXXXXXXONONONONONONON表7.2 7448共陰七段譯碼器/驅(qū)動器功能表七段顯示譯碼器是驅(qū)動七段顯示器件的專用譯碼器，它可以把輸

19、入的二十進制代碼轉換成七段顯示管所需要的輸入信息，以使七段顯示管顯示正確的數(shù)碼。七段顯示譯碼的示意圖如圖所示。圖 七段譯碼顯示示意圖小 結為期一周的課程設計結束了，這一周的設計對自己來說是一個很大的挑戰(zhàn)，從剛開始拿到題目時的不知所措到現(xiàn)在對設計內(nèi)容的不斷深入理解，可以說是一個很大的突破。本次課程設計，不僅僅是對課堂所學知識的一次復習，也是一次理論與實踐相結合的絕佳機會。通過這次的設計，我明白了課堂上所學的知識，會因為課時的限制或是課本年代的限制而變得并不全面，而且由于科技的快速發(fā)展，我們課本的知識是跟不上時代的。正是因為我們所學知識的欠缺，所以在設計中我們要學會利用圖書館、網(wǎng)絡等多種渠道查詢我

20、們設計所需要的資料。然后用我們所學的基礎知識去一點點的了解不同的集成電路的功能和用途。寫報告也是一項很不容易的事情，因為本次設計的時間正值期末考試，時間緊任務重。而且用軟件制作管腳圖和實際接線圖時也遇到了很大的麻煩，首先就是對軟件的不熟悉，很多功能都需要同學們共同研究。還有就是數(shù)據(jù)庫的不完全，設計原理圖中的很多集成電路在軟件中都是找不到的，即使找到也會發(fā)現(xiàn)與自己所找的資料有所不同。解決這些困難著實花費了很多的時間和精力。這些問題的解決，單靠自己是很難做到的，這里不僅有老師的指導，還有同學們的集體智慧。課程設計期間我們還進行了答辯，老師針對我們所設計的電路提出一些問題，答辯是自愿的，不過我感覺這是一次不錯的機會，所以我選擇答辯。在大學，像這種老師和學生一對一的問答的機會還是很少的，剛開始的時候確實有一點緊張，反應有點慢，對所問的問題有點不太清楚，不過最終還是解決了，總的來說答辯的過程還算是順利的