實(shí)用EDA技術(shù)與VHDL教程(人民郵電)第1章緒論

1、.EDAEDA技術(shù)概論技術(shù)概論1.1FPGA/CPLDFPGA/CPLD器件概述器件概述1.2 可編程邏輯器件的基本結(jié)構(gòu)可編程邏輯器件的基本結(jié)構(gòu)1.3EDAEDA技術(shù)概論技術(shù)概論1.1EDAEDA技術(shù)概論技術(shù)概論1.1EDAEDA技術(shù)概論技術(shù)概論1.1EDAEDA技術(shù)概論技術(shù)概論1.1FPGA/CPLDFPGA/CPLD器件概述器件概述1.2.簡(jiǎn)單的可編程邏輯器件簡(jiǎn)單的可編程邏輯器件1.4可編程邏輯器件可編程邏輯器件EPLDEPLD和和CPLDCPLD1.5 現(xiàn)場(chǎng)可編程門(mén)陣列現(xiàn)場(chǎng)可編程門(mén)陣列FPGAFPGA1.6FPGAFPGA的結(jié)構(gòu)原理的結(jié)構(gòu)原理1.7. EDA技術(shù)是指以大規(guī)模可編程邏輯技術(shù)

2、是指以大規(guī)模可編程邏輯器件為設(shè)計(jì)載體，以硬件描述語(yǔ)言為系器件為設(shè)計(jì)載體，以硬件描述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式。統(tǒng)邏輯描述的主要表達(dá)方式。. 以計(jì)算機(jī)、大規(guī)模可編程邏輯器件的以計(jì)算機(jī)、大規(guī)模可編程邏輯器件的開(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，通開(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，通過(guò)有關(guān)的開(kāi)發(fā)軟件，自動(dòng)完成用軟件方式過(guò)有關(guān)的開(kāi)發(fā)軟件，自動(dòng)完成用軟件方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至對(duì)于特定邏輯布局布線、邏輯仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射、

3、編程下目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ幂d等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T(mén)新技術(shù)，或稱為集成芯片的一門(mén)新技術(shù)，或稱為IES/ASIC自動(dòng)設(shè)計(jì)技術(shù)。自動(dòng)設(shè)計(jì)技術(shù)。. EDA技術(shù)涉及面廣，內(nèi)容豐富，從技術(shù)涉及面廣，內(nèi)容豐富，從教學(xué)和實(shí)用的角度看，主要應(yīng)掌握如下教學(xué)和實(shí)用的角度看，主要應(yīng)掌握如下4個(gè)方面的內(nèi)容：個(gè)方面的內(nèi)容：.（1）大規(guī)?？删幊踢壿嬈骷┐笠?guī)?？删幊踢壿嬈骷?）硬件描述語(yǔ)言）硬件描述語(yǔ)言（3）軟件開(kāi)發(fā)工具）軟件開(kāi)發(fā)工具（4）實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)）實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng). 大規(guī)模可編程邏輯器件是一種由用戶編大規(guī)?？删幊踢壿嬈骷且环N由用戶編程以實(shí)現(xiàn)

4、某種邏輯功能的新型邏輯器件。程以實(shí)現(xiàn)某種邏輯功能的新型邏輯器件。 FPGA和和CPLD分別是現(xiàn)場(chǎng)可編程門(mén)陣分別是現(xiàn)場(chǎng)可編程門(mén)陣列和復(fù)雜可編程邏輯器件的簡(jiǎn)稱。列和復(fù)雜可編程邏輯器件的簡(jiǎn)稱。. 現(xiàn)在，現(xiàn)在，F(xiàn)PGA和和CPLD的應(yīng)用已十分的應(yīng)用已十分廣泛，它們將隨著廣泛，它們將隨著EDA技術(shù)的發(fā)展而成技術(shù)的發(fā)展而成為電子設(shè)計(jì)領(lǐng)域的重要角色。為電子設(shè)計(jì)領(lǐng)域的重要角色。. FPGA在結(jié)構(gòu)上主要包括三個(gè)部分，在結(jié)構(gòu)上主要包括三個(gè)部分，即可編程邏輯單元、可編程輸入即可編程邏輯單元、可編程輸入/輸出單輸出單元和可編程連線。元和可編程連線。. CPLD在結(jié)構(gòu)上主要包括三個(gè)部分，即在結(jié)構(gòu)上主要包括三個(gè)部分，即可

5、編程邏輯宏單元、可編程輸入可編程邏輯宏單元、可編程輸入/輸出單元輸出單元和可編程內(nèi)部連線。和可編程內(nèi)部連線。. 從從EDA設(shè)計(jì)技術(shù)的發(fā)展歷史來(lái)看，它設(shè)計(jì)技術(shù)的發(fā)展歷史來(lái)看，它大致經(jīng)歷了以下大致經(jīng)歷了以下3個(gè)重要階段，分別是第一個(gè)重要階段，分別是第一代代EDA工具、第二代工具、第二代EDA工具以及第三代工具以及第三代EDA工具的產(chǎn)生和發(fā)展。工具的產(chǎn)生和發(fā)展。. 每一代每一代EDA工具都有其優(yōu)缺點(diǎn)，后工具都有其優(yōu)缺點(diǎn)，后一代一代EDA工具都是對(duì)前一代工具都是對(duì)前一代EDA工具進(jìn)工具進(jìn)行不斷改進(jìn)和功能擴(kuò)展，從而滿足各個(gè)行不斷改進(jìn)和功能擴(kuò)展，從而滿足各個(gè)歷史時(shí)期設(shè)計(jì)人員的開(kāi)發(fā)需要。歷史時(shí)期設(shè)計(jì)人員的開(kāi)

6、發(fā)需要。.1第一代第一代EDA工具工具2第二代第二代EDA工具工具3第三代第三代EDA工具工具. 一般來(lái)說(shuō)，一般來(lái)說(shuō)，EDA技術(shù)就是指以計(jì)算機(jī)為技術(shù)就是指以計(jì)算機(jī)為工作平臺(tái)、以工作平臺(tái)、以EDA軟件工具為開(kāi)發(fā)環(huán)境、以軟件工具為開(kāi)發(fā)環(huán)境、以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言、以可編程邏輯器硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言、以可編程邏輯器件為實(shí)驗(yàn)載體、以件為實(shí)驗(yàn)載體、以ASIC和和SoC為設(shè)計(jì)目標(biāo)、為設(shè)計(jì)目標(biāo)、以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。化設(shè)計(jì)過(guò)程。. 通常，通常，EDA設(shè)計(jì)技術(shù)的基本特征主設(shè)計(jì)技術(shù)的基本特征主要包括以下幾個(gè)方面：要包括以下幾個(gè)方面：1自頂向下

7、的設(shè)計(jì)方法自頂向下的設(shè)計(jì)方法2硬件描述語(yǔ)言硬件描述語(yǔ)言3邏輯綜合和優(yōu)化功能邏輯綜合和優(yōu)化功能4開(kāi)放性和標(biāo)準(zhǔn)化開(kāi)放性和標(biāo)準(zhǔn)化. 目前，目前，EDA技術(shù)的開(kāi)發(fā)工具包括編輯技術(shù)的開(kāi)發(fā)工具包括編輯器、仿真工具、檢查器、仿真工具、檢查/分析工具和優(yōu)化分析工具和優(yōu)化/綜合綜合工具等，這些工具的簡(jiǎn)單介紹如下所示。工具等，這些工具的簡(jiǎn)單介紹如下所示。 .1編輯器編輯器2仿真工具仿真工具3檢查檢查/分析工具分析工具4優(yōu)化優(yōu)化/綜合工具綜合工具.圖圖1-1 EDA1-1 EDA工具進(jìn)行開(kāi)發(fā)的具體流程圖工具進(jìn)行開(kāi)發(fā)的具體流程圖.（1）EDA工具的工具的PC平臺(tái)化。平臺(tái)化。（2）EDA設(shè)計(jì)技術(shù)朝著設(shè)計(jì)技術(shù)朝著ESDA

8、和和CE方向發(fā)展。方向發(fā)展。（3）EDA工具應(yīng)該具有編譯選擇能力。工具應(yīng)該具有編譯選擇能力。. 目前，可編程邏輯器件廣泛應(yīng)用于計(jì)算目前，可編程邏輯器件廣泛應(yīng)用于計(jì)算機(jī)、數(shù)字電路設(shè)計(jì)、通信系統(tǒng)、工業(yè)自動(dòng)控機(jī)、數(shù)字電路設(shè)計(jì)、通信系統(tǒng)、工業(yè)自動(dòng)控制、儀器儀表和集成電路設(shè)計(jì)等領(lǐng)域，它的制、儀器儀表和集成電路設(shè)計(jì)等領(lǐng)域，它的出現(xiàn)大大改變了傳統(tǒng)的系統(tǒng)設(shè)計(jì)方法，傳統(tǒng)出現(xiàn)大大改變了傳統(tǒng)的系統(tǒng)設(shè)計(jì)方法，傳統(tǒng)的的“固定功能模塊連線固定功能模塊連線”的設(shè)計(jì)方法正在的設(shè)計(jì)方法正在逐步退出歷史舞臺(tái)，而基于芯片的設(shè)計(jì)方法逐步退出歷史舞臺(tái)，而基于芯片的設(shè)計(jì)方法正在成為電子系統(tǒng)設(shè)計(jì)的主流。正在成為電子系統(tǒng)設(shè)計(jì)的主流。. 隨著

9、科學(xué)技術(shù)的發(fā)展，集成電路的設(shè)隨著科學(xué)技術(shù)的發(fā)展，集成電路的設(shè)計(jì)正朝著快速度、高性能、大容量、小體計(jì)正朝著快速度、高性能、大容量、小體積和微功耗的方向發(fā)展，這種發(fā)展必將導(dǎo)積和微功耗的方向發(fā)展，這種發(fā)展必將導(dǎo)致集成電路的設(shè)計(jì)規(guī)模日益增大，復(fù)雜程致集成電路的設(shè)計(jì)規(guī)模日益增大，復(fù)雜程度日益增高。度日益增高。. 經(jīng)過(guò)經(jīng)過(guò)40多年的發(fā)展，集成電路已經(jīng)從小多年的發(fā)展，集成電路已經(jīng)從小規(guī)模集成（規(guī)模集成（SSI）、中規(guī)模集成（）、中規(guī)模集成（MSI）、）、大規(guī)模集成（大規(guī)模集成（LSI）發(fā)展到超大規(guī)模集成（）發(fā)展到超大規(guī)模集成（VLSI）和特大規(guī)模集成（）和特大規(guī)模集成（ULSI），每個(gè)芯），每個(gè)芯片可以集成

10、數(shù)百萬(wàn)個(gè)以上的晶體管。片可以集成數(shù)百萬(wàn)個(gè)以上的晶體管。. 如今，大規(guī)模和超大規(guī)模集成電路如今，大規(guī)模和超大規(guī)模集成電路技術(shù)已經(jīng)成為高科技研發(fā)領(lǐng)域的基礎(chǔ)。技術(shù)已經(jīng)成為高科技研發(fā)領(lǐng)域的基礎(chǔ)。. 如果從具體的邏輯功能特點(diǎn)上來(lái)進(jìn)如果從具體的邏輯功能特點(diǎn)上來(lái)進(jìn)行分類，那么大規(guī)模和超大規(guī)模集成電行分類，那么大規(guī)模和超大規(guī)模集成電路可以分為通用集成電路和專用集成電路可以分為通用集成電路和專用集成電路兩大類。路兩大類。. 例如，常見(jiàn)的小規(guī)模數(shù)字集成電路例如，常見(jiàn)的小規(guī)模數(shù)字集成電路74系列、系列、CC4000系列、系列、74HC系列和常系列和常用的大容量動(dòng)態(tài)存儲(chǔ)器等都屬于通用集用的大容量動(dòng)態(tài)存儲(chǔ)器等都屬于通用

11、集成電路，它們的特點(diǎn)是邏輯功能比較簡(jiǎn)成電路，它們的特點(diǎn)是邏輯功能比較簡(jiǎn)單并且固定不變。單并且固定不變。. 由于這些集成電路在組成復(fù)雜的電由于這些集成電路在組成復(fù)雜的電子系統(tǒng)中經(jīng)常用到，因此可以看出它們子系統(tǒng)中經(jīng)常用到，因此可以看出它們具有很強(qiáng)的通用性。具有很強(qiáng)的通用性。. 一般來(lái)說(shuō)，專用集成電路又可以分為一般來(lái)說(shuō)，專用集成電路又可以分為兩種不同的類型，它們分別是全定制集成兩種不同的類型，它們分別是全定制集成電路（電路（Full-Custom IC）和半定制集成電）和半定制集成電路（路（Semi-Custom IC）。）。. 通常，可編程邏輯器件的發(fā)展歷史如下通常，可編程邏輯器件的發(fā)展歷史如下所

12、示：所示：（1）20世紀(jì)世紀(jì)70年代，采用熔絲編程的年代，采用熔絲編程的PROM和和PLA器件可以稱為是最早的可編程邏輯器器件可以稱為是最早的可編程邏輯器件，它可以根據(jù)用戶的需要寫(xiě)入相應(yīng)的信息件，它可以根據(jù)用戶的需要寫(xiě)入相應(yīng)的信息來(lái)完成一定的邏輯功能。來(lái)完成一定的邏輯功能。. 但是由于熔絲燒斷后不能再次接通，因但是由于熔絲燒斷后不能再次接通，因此這時(shí)的器件編程是一次性的，寫(xiě)入后不能此這時(shí)的器件編程是一次性的，寫(xiě)入后不能進(jìn)行修改。進(jìn)行修改。.（2）20世紀(jì)世紀(jì)70年代末，年代末，MMI公司率先推公司率先推出了一種新的可編程邏輯器件出了一種新的可編程邏輯器件PAL，它，它也采用雙極性型工業(yè)制作、熔

13、絲編程方也采用雙極性型工業(yè)制作、熔絲編程方式。式。. 從邏輯特性上來(lái)看，從邏輯特性上來(lái)看，PAL器件不如器件不如PLA器件那樣靈活和方便，但是它的成器件那樣靈活和方便，但是它的成本較低、價(jià)格便宜、編程方便、編程器本較低、價(jià)格便宜、編程方便、編程器也較為便宜，另外它還具有保密位來(lái)防也較為便宜，另外它還具有保密位來(lái)防止非法讀出，因此它在當(dāng)時(shí)獲得了廣泛止非法讀出，因此它在當(dāng)時(shí)獲得了廣泛的應(yīng)用。的應(yīng)用。.（3）20世紀(jì)世紀(jì)80年代初，年代初，Lattice公司推出了另公司推出了另外一種新型的可編程邏輯器件外一種新型的可編程邏輯器件GAL，它克，它克服了服了PAL器件存在的缺點(diǎn)，應(yīng)用起來(lái)更加靈器件存在的

14、缺點(diǎn)，應(yīng)用起來(lái)更加靈活和方便。活和方便。. GAL器件采用了電可擦除的器件采用了電可擦除的CMOS工藝制作，采用電壓信號(hào)可以擦除原來(lái)工藝制作，采用電壓信號(hào)可以擦除原來(lái)的信息而重新進(jìn)行編程操作。的信息而重新進(jìn)行編程操作。. 另外，另外，GAL器件的輸出端口設(shè)置了可編程的器件的輸出端口設(shè)置了可編程的輸出邏輯宏單元（輸出邏輯宏單元（OLMC，Output Logic Macro Cell），設(shè)計(jì)人員通過(guò)編程可以將），設(shè)計(jì)人員通過(guò)編程可以將OLMC設(shè)置成設(shè)置成不同的工作狀態(tài)。不同的工作狀態(tài)。. 這樣可以采用同一型號(hào)的這樣可以采用同一型號(hào)的GAL器件器件來(lái)實(shí)現(xiàn)來(lái)實(shí)現(xiàn)PAL器件的各種電路輸出工作方器件的各

15、種電路輸出工作方式，大大提高了器件的通用性。式，大大提高了器件的通用性。.（4）20世紀(jì)世紀(jì)80年代中期，年代中期，Xilinx公司提出了公司提出了現(xiàn)場(chǎng)可編程的概念，同時(shí)生產(chǎn)了世界上第現(xiàn)場(chǎng)可編程的概念，同時(shí)生產(chǎn)了世界上第一片一片F(xiàn)PGA器件。器件。. FPGA的編程方式與的編程方式與PAL器件和器件和GAL器件大為不同，它不是通過(guò)專門(mén)的編程器器件大為不同，它不是通過(guò)專門(mén)的編程器來(lái)完成的。來(lái)完成的。. 通常，它的設(shè)計(jì)過(guò)程是利用一套專通常，它的設(shè)計(jì)過(guò)程是利用一套專用的設(shè)計(jì)軟件來(lái)完成的，最后生成一個(gè)用的設(shè)計(jì)軟件來(lái)完成的，最后生成一個(gè)用來(lái)對(duì)用來(lái)對(duì)FPGA器件進(jìn)行編程的文件。器件進(jìn)行編程的文件。. 一般

16、來(lái)說(shuō)，一般來(lái)說(shuō)，F(xiàn)PGA中的編程信息將會(huì)存中的編程信息將會(huì)存儲(chǔ)在專用的儲(chǔ)在專用的RAM中，這樣上電后外部中，這樣上電后外部RAM中的編程信息將會(huì)傳入到器件中的靜態(tài)中的編程信息將會(huì)傳入到器件中的靜態(tài)RAM中，從而實(shí)現(xiàn)相應(yīng)的功能。中，從而實(shí)現(xiàn)相應(yīng)的功能。.（5）20世紀(jì)世紀(jì)80年代末，年代末，Lattice公司又提出了公司又提出了在系統(tǒng)可編程技術(shù)，同時(shí)推出了一系列具有在系統(tǒng)可編程技術(shù)，同時(shí)推出了一系列具有在系統(tǒng)可編程能力的在系統(tǒng)可編程能力的CPLD。與。與EPLD相比，相比，CPLD規(guī)模更大、結(jié)構(gòu)更為復(fù)雜，能夠完成規(guī)模更大、結(jié)構(gòu)更為復(fù)雜，能夠完成較為復(fù)雜的系統(tǒng)功能設(shè)計(jì)。較為復(fù)雜的系統(tǒng)功能設(shè)計(jì)。.（

17、6）20世紀(jì)世紀(jì)90年代后，可編程邏輯器件進(jìn)入年代后，可編程邏輯器件進(jìn)入到了飛速發(fā)展的階段。在生產(chǎn)工藝方面，可到了飛速發(fā)展的階段。在生產(chǎn)工藝方面，可編程邏輯器件的線寬越來(lái)越小，集成門(mén)數(shù)越編程邏輯器件的線寬越來(lái)越小，集成門(mén)數(shù)越來(lái)越大，功耗越來(lái)越低。來(lái)越大，功耗越來(lái)越低。. 在具體的器件編程方面，在具體的器件編程方面，EEPROM逐逐漸取代了漸取代了UVEPROM工藝，同時(shí)工藝，同時(shí)FPGA的現(xiàn)的現(xiàn)場(chǎng)可編程技術(shù)和場(chǎng)可編程技術(shù)和CPLD的在系統(tǒng)可編程技術(shù)的在系統(tǒng)可編程技術(shù)使得可編程邏輯器件在使用上更加方便。使得可編程邏輯器件在使用上更加方便。. 在測(cè)試技術(shù)方面，可編程邏輯器件大在測(cè)試技術(shù)方面，可編程

18、邏輯器件大多數(shù)可采用邊界掃描測(cè)試技術(shù)，大大加強(qiáng)多數(shù)可采用邊界掃描測(cè)試技術(shù)，大大加強(qiáng)了器件、電路板和系統(tǒng)的可測(cè)試性。了器件、電路板和系統(tǒng)的可測(cè)試性。. 在邏輯功能上，可編程邏輯器件內(nèi)在邏輯功能上，可編程邏輯器件內(nèi)部嵌有微處理器，大大提高了器件的邏部嵌有微處理器，大大提高了器件的邏輯功能和處理能力。輯功能和處理能力。.1按照集成度和結(jié)構(gòu)復(fù)雜度進(jìn)行分類按照集成度和結(jié)構(gòu)復(fù)雜度進(jìn)行分類圖圖1-2 1-2 按照集成度和結(jié)構(gòu)復(fù)雜度進(jìn)行分類按照集成度和結(jié)構(gòu)復(fù)雜度進(jìn)行分類. PROM（Programmable Read Only Memory）是一種與陣列固定、或陣列可）是一種與陣列固定、或陣列可編程的與或陣列

19、，通常它是由地址譯碼編程的與或陣列，通常它是由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器器、存儲(chǔ)矩陣和輸出緩沖器3個(gè)部分組成個(gè)部分組成的。的。. PLA（Programmable Logic Array）是一種與陣列可編程、或陣列也可進(jìn)行編是一種與陣列可編程、或陣列也可進(jìn)行編程的與或陣列。程的與或陣列。. PAL（Programmable Array Logic）是一種與陣列可編程、或陣列固定的與或是一種與陣列可編程、或陣列固定的與或陣列。陣列。. GAL（Generic Array Logic）是一種）是一種在在PAL器件的基礎(chǔ)上發(fā)展起來(lái)的新型可編器件的基礎(chǔ)上發(fā)展起來(lái)的新型可編程邏輯器件，從基本結(jié)構(gòu)上

20、看它仍然屬于程邏輯器件，從基本結(jié)構(gòu)上看它仍然屬于與或陣列結(jié)構(gòu)的可編程邏輯器件。與或陣列結(jié)構(gòu)的可編程邏輯器件。. FPGA（Field Programmable Gate Array）通常被稱作現(xiàn)場(chǎng)可編程門(mén)陣列，）通常被稱作現(xiàn)場(chǎng)可編程門(mén)陣列，它最初是由它最初是由Xilinx公司提出的。公司提出的。.圖圖1-3 FPGA1-3 FPGA器件的一般結(jié)構(gòu)器件的一般結(jié)構(gòu). 通常，通常，CPLD和和FPGA的差別主要體的差別主要體現(xiàn)在兩個(gè)方面：現(xiàn)在兩個(gè)方面：（1）CPLD和和FPGA內(nèi)部邏輯單元的電路內(nèi)部邏輯單元的電路工藝不同。工藝不同。（2）CPLD和和FPGA內(nèi)部連線的連接方式內(nèi)部連線的連接方式不同。

21、不同。. 目前常用的可編程邏輯器件都是從與或目前常用的可編程邏輯器件都是從與或陣列和門(mén)陣列兩類基本結(jié)構(gòu)發(fā)展起來(lái)的，因陣列和門(mén)陣列兩類基本結(jié)構(gòu)發(fā)展起來(lái)的，因此又可以從結(jié)構(gòu)上將其分為兩大類可編程邏此又可以從結(jié)構(gòu)上將其分為兩大類可編程邏輯器件：輯器件：PLD（Programmable Logic Device）和）和FPGA（Field Programmable Gate Array）器件。）器件。. 通常，這種分類方法的劃分標(biāo)準(zhǔn)是：如通常，這種分類方法的劃分標(biāo)準(zhǔn)是：如果可編程邏輯器件的基本結(jié)構(gòu)為與或陣列，果可編程邏輯器件的基本結(jié)構(gòu)為與或陣列，那么這類器件就稱為那么這類器件就稱為PLD；如果可編程邏

22、輯；如果可編程邏輯器件的基本結(jié)構(gòu)為門(mén)陣列，那么這類器件就器件的基本結(jié)構(gòu)為門(mén)陣列，那么這類器件就稱為稱為FPGA。. 對(duì)于可編程邏輯器件來(lái)說(shuō)，常見(jiàn)的對(duì)于可編程邏輯器件來(lái)說(shuō)，常見(jiàn)的內(nèi)部邏輯單元主要包括與或陣列、宏單內(nèi)部邏輯單元主要包括與或陣列、宏單元、查找表和多路開(kāi)關(guān)。元、查找表和多路開(kāi)關(guān)。. 一般來(lái)說(shuō)，內(nèi)部邏輯單元為與或陣列的可一般來(lái)說(shuō)，內(nèi)部邏輯單元為與或陣列的可 編程邏輯器件包括編程邏輯器件包括PROM、PLA、PAL和和GAL；內(nèi)部邏輯單元為宏單元的可編程邏輯器件包括內(nèi)部邏輯單元為宏單元的可編程邏輯器件包括EPLD和和CPLD；而內(nèi)部邏輯單元為查找表和多；而內(nèi)部邏輯單元為查找表和多路開(kāi)關(guān)的可

23、編程邏輯器件包括路開(kāi)關(guān)的可編程邏輯器件包括FPGA。. 與或陣列是一種最為簡(jiǎn)單的可編程與或陣列是一種最為簡(jiǎn)單的可編程邏輯單元結(jié)構(gòu)，它是由與陣列和或陣列邏輯單元結(jié)構(gòu)，它是由與陣列和或陣列共同組成的一種結(jié)構(gòu)。共同組成的一種結(jié)構(gòu)。. 與或陣列在硅片上非常容易實(shí)現(xiàn)，對(duì)邏與或陣列在硅片上非常容易實(shí)現(xiàn)，對(duì)邏輯設(shè)計(jì)也十分方便。輯設(shè)計(jì)也十分方便。 通過(guò)對(duì)與陣列和或陣列的編程方式進(jìn)行通過(guò)對(duì)與陣列和或陣列的編程方式進(jìn)行相應(yīng)的控制，用戶可以很容易得到相應(yīng)的控制，用戶可以很容易得到PROM、PLA、PAL和和GAL器件。器件。. 通過(guò)前面的介紹可以知道，如今各個(gè)廠通過(guò)前面的介紹可以知道，如今各個(gè)廠商的商的CPLD和和

24、FPGA均采用均采用CMOS工藝，因工藝，因此它們的編程方法上將會(huì)有很大的不同。此它們的編程方法上將會(huì)有很大的不同。. 根據(jù)可編程邏輯器件編程工藝的不根據(jù)可編程邏輯器件編程工藝的不同，它們可以分為以下同，它們可以分為以下4種不同的類型：種不同的類型：.（1）采用熔絲或反熔絲工藝的編程器件，）采用熔絲或反熔絲工藝的編程器件，這種類型的可編程邏輯器件包括幾乎所這種類型的可編程邏輯器件包括幾乎所有的有的PROM器件、器件、Xilinx公司的公司的XC5000系列器件和系列器件和Actel公司的公司的FPGA器件等。器件等。.（2）采用）采用UVEPROM工藝的編程器件，即紫工藝的編程器件，即紫外線擦

25、除編程器件，這種類型的可編程邏輯外線擦除編程器件，這種類型的可編程邏輯器件包括大多數(shù)的器件包括大多數(shù)的CPLD和和FPGA器件。器件。.（3）采用）采用EPROM工藝的編程器件，即電可工藝的編程器件，即電可擦除編程器件，這種類型的可編程邏輯器擦除編程器件，這種類型的可編程邏輯器件包括大多數(shù)的件包括大多數(shù)的GAL器件、器件、Lattice公司的公司的ispLSI器件、器件、Xilinx公司的公司的XC9500系列和系列和Altera公司的公司的MAX7000系列等。系列等。.（4）采用）采用SRAM工藝的編程器件，這種類型工藝的編程器件，這種類型的可編程邏輯器件包括的可編程邏輯器件包括Xilin

26、x公司的公司的FPGA器件和其他廠商的器件和其他廠商的FPGA器件等。器件等。.圖圖1-4 1-4 可編程邏輯器件的基本結(jié)構(gòu)可編程邏輯器件的基本結(jié)構(gòu). 在可編程邏輯器件的基本結(jié)構(gòu)中，由在可編程邏輯器件的基本結(jié)構(gòu)中，由于與電路、或電路的數(shù)量很多，同時(shí)它們于與電路、或電路的數(shù)量很多，同時(shí)它們的排列又具有一定的規(guī)律性，因此設(shè)計(jì)人的排列又具有一定的規(guī)律性，因此設(shè)計(jì)人員常常將其稱為與陣列以及或陣列。員常常將其稱為與陣列以及或陣列。. 另外，基本結(jié)構(gòu)中與陣列的輸出另外，基本結(jié)構(gòu)中與陣列的輸出P1到到Pd稱作乘積項(xiàng)，它是可編程邏輯器件稱作乘積項(xiàng)，它是可編程邏輯器件中非常重要的一個(gè)概念。中非常重要的一個(gè)概念。

27、. 這里，假設(shè)可編程邏輯器件的輸入數(shù)為這里，假設(shè)可編程邏輯器件的輸入數(shù)為n、輸出數(shù)為、輸出數(shù)為m、乘積項(xiàng)的數(shù)目為、乘積項(xiàng)的數(shù)目為d，那么器，那么器件的芯片面積件的芯片面積S可以表示為如下的公式：可以表示為如下的公式： S =（2n + m）d. 對(duì)于與或陣列來(lái)說(shuō)，設(shè)計(jì)人員可以對(duì)于與或陣列來(lái)說(shuō)，設(shè)計(jì)人員可以通過(guò)改變與或陣列的具體連接關(guān)系來(lái)實(shí)通過(guò)改變與或陣列的具體連接關(guān)系來(lái)實(shí)現(xiàn)不同的邏輯功能。現(xiàn)不同的邏輯功能。. 通常，只要與或陣列中的任何一個(gè)通常，只要與或陣列中的任何一個(gè)陣列的連接關(guān)系發(fā)生了變化，那么相應(yīng)陣列的連接關(guān)系發(fā)生了變化，那么相應(yīng)可編程邏輯器件的功能也會(huì)發(fā)生一定的可編程邏輯器件的功能也會(huì)

28、發(fā)生一定的變化。變化。. 在數(shù)字電路中，根據(jù)可編程邏輯器在數(shù)字電路中，根據(jù)可編程邏輯器件中與或陣列的不同組合形式或者編程件中與或陣列的不同組合形式或者編程方式，可以將簡(jiǎn)單的可編程邏輯器件分方式，可以將簡(jiǎn)單的可編程邏輯器件分為為3種類型：種類型：.（1）可編程只讀存儲(chǔ)器）可編程只讀存儲(chǔ)器PROM，它的特點(diǎn)是，它的特點(diǎn)是與或陣列中與陣列固定、或陣列可編程；與或陣列中與陣列固定、或陣列可編程；.（2）可編程邏輯陣列）可編程邏輯陣列PLA，它的特點(diǎn)是與或，它的特點(diǎn)是與或陣列中與陣列可編程、或陣列也可編程；陣列中與陣列可編程、或陣列也可編程；.（3）可編程陣列邏輯）可編程陣列邏輯PAL，它的特點(diǎn)是與，它

29、的特點(diǎn)是與或陣列中與陣列可編程、或陣列固定?；蜿嚵兄信c陣列可編程、或陣列固定。.圖圖1-5 1-5 通用集成電路的設(shè)計(jì)流程通用集成電路的設(shè)計(jì)流程.圖圖1-6 1-6 可編程邏輯器件的設(shè)計(jì)流程可編程邏輯器件的設(shè)計(jì)流程. 簡(jiǎn)單的可編程邏輯器件包括可編程只讀簡(jiǎn)單的可編程邏輯器件包括可編程只讀存儲(chǔ)器存儲(chǔ)器PROM、可編程邏輯陣列、可編程邏輯陣列PLA、可編、可編程陣列邏輯程陣列邏輯PAL和通用陣列邏輯和通用陣列邏輯GAL，它們，它們都是采用簡(jiǎn)單的與或陣列來(lái)構(gòu)成的，因此它都是采用簡(jiǎn)單的與或陣列來(lái)構(gòu)成的，因此它們能夠有效地實(shí)現(xiàn)們能夠有效地實(shí)現(xiàn)“積之和積之和”形式的布爾邏形式的布爾邏輯函數(shù)。輯函數(shù)。. 本節(jié)

30、將對(duì)上面的本節(jié)將對(duì)上面的4種簡(jiǎn)單可編程邏輯種簡(jiǎn)單可編程邏輯器件進(jìn)行介紹，這里首先介紹可編程只器件進(jìn)行介紹，這里首先介紹可編程只讀存儲(chǔ)器讀存儲(chǔ)器PROM。.圖圖1-7 1-7 只讀存儲(chǔ)器的電路結(jié)構(gòu)框圖只讀存儲(chǔ)器的電路結(jié)構(gòu)框圖. 綜上所述，只讀存儲(chǔ)器的與陣列是綜上所述，只讀存儲(chǔ)器的與陣列是固定的，只要它的地址輸入數(shù)相同，它固定的，只要它的地址輸入數(shù)相同，它們的與陣列都是相同的。們的與陣列都是相同的。. 但是每種不同的只讀存儲(chǔ)器的或陣但是每種不同的只讀存儲(chǔ)器的或陣列是不同的，它們通常是根據(jù)所存儲(chǔ)的列是不同的，它們通常是根據(jù)所存儲(chǔ)的數(shù)據(jù)信息來(lái)決定的，或者說(shuō)是根據(jù)要求數(shù)據(jù)信息來(lái)決定的，或者說(shuō)是根據(jù)要求的

31、邏輯關(guān)系來(lái)決定的，或陣列正是通過(guò)的邏輯關(guān)系來(lái)決定的，或陣列正是通過(guò)編程來(lái)實(shí)現(xiàn)不同的邏輯關(guān)系的。編程來(lái)實(shí)現(xiàn)不同的邏輯關(guān)系的。. 因此，與陣列固定、或陣列可編程因此，與陣列固定、或陣列可編程是只讀存儲(chǔ)器中邏輯陣列的特點(diǎn)。是只讀存儲(chǔ)器中邏輯陣列的特點(diǎn)。. 在數(shù)字電路中，只讀存儲(chǔ)器又可以分為掩在數(shù)字電路中，只讀存儲(chǔ)器又可以分為掩模只讀存儲(chǔ)器、可編程只讀存儲(chǔ)器（模只讀存儲(chǔ)器、可編程只讀存儲(chǔ)器（PROM）和可擦除的可編程只讀存儲(chǔ)器（和可擦除的可編程只讀存儲(chǔ)器（EPROM，Erasable Programmable Read Only Memory）等幾種不同的類型。等幾種不同的類型。. 為了提高芯片資源的

32、利用情況，用為了提高芯片資源的利用情況，用戶往往希望與陣列不需要產(chǎn)生所有的最戶往往希望與陣列不需要產(chǎn)生所有的最小項(xiàng)，它只需要產(chǎn)生具體設(shè)計(jì)的邏輯函小項(xiàng)，它只需要產(chǎn)生具體設(shè)計(jì)的邏輯函數(shù)所需要的乘積項(xiàng)即可，可編程邏輯陣數(shù)所需要的乘積項(xiàng)即可，可編程邏輯陣列列PLA即可實(shí)現(xiàn)上面的功能。即可實(shí)現(xiàn)上面的功能。. 從具體的結(jié)構(gòu)上來(lái)看，可編程邏輯陣列從具體的結(jié)構(gòu)上來(lái)看，可編程邏輯陣列PLA就是把就是把ROM中的譯碼器改成乘積項(xiàng)發(fā)中的譯碼器改成乘積項(xiàng)發(fā)生器的一種可編程邏輯器件。生器的一種可編程邏輯器件。. PLA的結(jié)構(gòu)特點(diǎn)是與陣列可編程，或的結(jié)構(gòu)特點(diǎn)是與陣列可編程，或陣列也可以編程。陣列也可以編程。 根據(jù)根據(jù)PL

33、A的結(jié)構(gòu)特點(diǎn)可以判斷：的結(jié)構(gòu)特點(diǎn)可以判斷：PLA產(chǎn)生的乘積項(xiàng)的具體數(shù)目一般總是小于產(chǎn)生的乘積項(xiàng)的具體數(shù)目一般總是小于2n個(gè)；另外個(gè)；另外PLA中的每一個(gè)乘積項(xiàng)是根據(jù)設(shè)中的每一個(gè)乘積項(xiàng)是根據(jù)設(shè)計(jì)的需要來(lái)進(jìn)行輸入信號(hào)組合的，它不一計(jì)的需要來(lái)進(jìn)行輸入信號(hào)組合的，它不一定是全部定是全部n個(gè)輸入信號(hào)的組合。個(gè)輸入信號(hào)的組合。. 在數(shù)字電路的設(shè)計(jì)中，在數(shù)字電路的設(shè)計(jì)中，PLA根據(jù)使根據(jù)使用情況可以分為兩大類：用情況可以分為兩大類：.（1）一類是完全按照用戶的要求，設(shè)計(jì)一）一類是完全按照用戶的要求，設(shè)計(jì)一片專用的片專用的PLA芯片或者把芯片或者把PLA作為某種大作為某種大規(guī)模集成電路的一部分。由于輸入和輸出

34、規(guī)模集成電路的一部分。由于輸入和輸出數(shù)目已由設(shè)計(jì)要求規(guī)定，所以減少所需乘數(shù)目已由設(shè)計(jì)要求規(guī)定，所以減少所需乘積項(xiàng)數(shù)目成為優(yōu)化的主要目標(biāo)。積項(xiàng)數(shù)目成為優(yōu)化的主要目標(biāo)。.（2）另外一類是現(xiàn)場(chǎng)可編程邏輯陣列（）另外一類是現(xiàn)場(chǎng)可編程邏輯陣列（FPLA，F(xiàn)ield PLA），它的最大特點(diǎn)是由用戶自己編程），它的最大特點(diǎn)是由用戶自己編程寫(xiě)入與或陣列的內(nèi)容。與第一類寫(xiě)入與或陣列的內(nèi)容。與第一類PLA相比，這相比，這才是一種真正的可編程邏輯器件。才是一種真正的可編程邏輯器件。. 目前，許多芯片制造廠商都提供目前，許多芯片制造廠商都提供FPLA芯片，這種芯片的輸入數(shù)目、輸出數(shù)目和芯片，這種芯片的輸入數(shù)目、輸出數(shù)

35、目和乘積項(xiàng)數(shù)目都是確定的，使用時(shí)只要不超乘積項(xiàng)數(shù)目都是確定的，使用時(shí)只要不超過(guò)這些限制就可以。過(guò)這些限制就可以。.圖圖1-8 FPLA1-8 FPLA的基本結(jié)構(gòu)的基本結(jié)構(gòu). 通過(guò)圖通過(guò)圖1-8可以看出，可以看出，F(xiàn)PLA和和PROM的結(jié)構(gòu)十分相似，它們的基本結(jié)構(gòu)都是由的結(jié)構(gòu)十分相似，它們的基本結(jié)構(gòu)都是由與陣列、或陣列和輸出緩沖器與陣列、或陣列和輸出緩沖器3個(gè)部分構(gòu)成個(gè)部分構(gòu)成的。的。. 兩者的不同之處體現(xiàn)在以下兩者的不同之處體現(xiàn)在以下3個(gè)方面：個(gè)方面：（1）PROM的與陣列是固定的，而的與陣列是固定的，而FPLA的的與陣列則是可編程的；與陣列則是可編程的；.（2）PROM的與陣列會(huì)把輸入變量的

36、全部的與陣列會(huì)把輸入變量的全部最小項(xiàng)都譯出來(lái)，而最小項(xiàng)都譯出來(lái)，而FPLA的與陣列只用的與陣列只用來(lái)產(chǎn)生設(shè)計(jì)需要的乘積項(xiàng)，因此它的乘積來(lái)產(chǎn)生設(shè)計(jì)需要的乘積項(xiàng)，因此它的乘積項(xiàng)要比項(xiàng)要比PROM小得多；小得多；.（3）采用）采用PROM產(chǎn)生組合邏輯函數(shù)時(shí)，用戶一產(chǎn)生組合邏輯函數(shù)時(shí)，用戶一般只會(huì)用到全部最小項(xiàng)中的某一部分，因此般只會(huì)用到全部最小項(xiàng)中的某一部分，因此它的資源利用率比較低，采用它的資源利用率比較低，采用FPLA產(chǎn)生組合產(chǎn)生組合邏輯函數(shù)時(shí)，可編程的與陣列只產(chǎn)生設(shè)計(jì)需邏輯函數(shù)時(shí)，可編程的與陣列只產(chǎn)生設(shè)計(jì)需要的乘積項(xiàng)，這樣要的乘積項(xiàng)，這樣FPLA的與或陣列的規(guī)模將的與或陣列的規(guī)模將會(huì)大大減小，

37、資源利用率提高。會(huì)大大減小，資源利用率提高。.圖圖1-9 1-9 帶有極性控制單元的帶有極性控制單元的FPLAFPLA輸出結(jié)構(gòu)輸出結(jié)構(gòu).圖圖1-10 1-10 時(shí)序邏輯型時(shí)序邏輯型FPLAFPLA的電路結(jié)構(gòu)框圖的電路結(jié)構(gòu)框圖. 可編程陣列邏輯（可編程陣列邏輯（PAL）是）是20世紀(jì)世紀(jì)70年代末年代末MMI公司率先推出的一種新的公司率先推出的一種新的可編程邏輯器件，它也采用雙極型工業(yè)可編程邏輯器件，它也采用雙極型工業(yè)制作和熔絲編程方式。制作和熔絲編程方式。. PAL的基本結(jié)構(gòu)與的基本結(jié)構(gòu)與PLA十分類似，十分類似，它通常也是由與陣列、或陣列和輸出電它通常也是由與陣列、或陣列和輸出電路路3個(gè)部分

38、構(gòu)成的。個(gè)部分構(gòu)成的。 與與PLA相比，相比，PAL具有其自身的特具有其自身的特點(diǎn)，這主要體現(xiàn)在以下兩個(gè)方面：點(diǎn)，這主要體現(xiàn)在以下兩個(gè)方面：.（1）PAL中的與陣列是可以進(jìn)行編程的，而中的與陣列是可以進(jìn)行編程的，而或陣列則是固定不變的；或陣列則是固定不變的；（2）PAL中的輸出電路結(jié)構(gòu)多種多樣，可以中的輸出電路結(jié)構(gòu)多種多樣，可以方便地構(gòu)成各種時(shí)序邏輯電路。方便地構(gòu)成各種時(shí)序邏輯電路。.圖圖1-11 PAL1-11 PAL的基本電路結(jié)構(gòu)的基本電路結(jié)構(gòu). 對(duì)于對(duì)于PAL來(lái)說(shuō)，為了擴(kuò)展它的電路來(lái)說(shuō)，為了擴(kuò)展它的電路功能同時(shí)增加其使用的靈活性，生產(chǎn)廠功能同時(shí)增加其使用的靈活性，生產(chǎn)廠商在很多型號(hào)的商在

39、很多型號(hào)的PAL中添加了不同形式中添加了不同形式的輸出電路。的輸出電路。. 根據(jù)根據(jù)PAL器件輸出電路結(jié)構(gòu)和反饋器件輸出電路結(jié)構(gòu)和反饋方式的不同，這里可以將方式的不同，這里可以將PAL器件的輸器件的輸出電路分為以下幾種類型：出電路分為以下幾種類型：.（1）基本輸出結(jié)構(gòu)）基本輸出結(jié)構(gòu)（2）可編程輸入）可編程輸入/輸出結(jié)構(gòu)輸出結(jié)構(gòu)（3）寄存器輸出結(jié)構(gòu)）寄存器輸出結(jié)構(gòu)（4）異或輸出結(jié)構(gòu)）異或輸出結(jié)構(gòu).圖圖1-12 1-12 反相輸出的反相輸出的PALPAL器件器件.圖圖1-13 PAL1-13 PAL的可編程輸入的可編程輸入/ /輸出結(jié)構(gòu)輸出結(jié)構(gòu).圖圖1-14 PAL1-14 PAL的寄存器輸出結(jié)構(gòu)

40、的寄存器輸出結(jié)構(gòu).圖圖1-15 PAL1-15 PAL的異或輸出結(jié)構(gòu)的異或輸出結(jié)構(gòu). 20世紀(jì)世紀(jì)80年代初，年代初，Lattice公司推出了公司推出了另外一種新型的可編程邏輯器件另外一種新型的可編程邏輯器件GAL（Generic Array Logic，通用陣列邏輯），通用陣列邏輯），它是在它是在PAL器件基礎(chǔ)上發(fā)展起來(lái)的新型器器件基礎(chǔ)上發(fā)展起來(lái)的新型器件。件。. 從基本結(jié)構(gòu)原理上看，從基本結(jié)構(gòu)原理上看，GAL器件仍然器件仍然屬于與或陣列結(jié)構(gòu)的可編程邏輯器件。屬于與或陣列結(jié)構(gòu)的可編程邏輯器件。 與傳統(tǒng)的與傳統(tǒng)的PAL器件相比，器件相比，GAL器件具器件具有以下兩個(gè)重要特點(diǎn)：有以下兩個(gè)重要特點(diǎn)

41、：.（1）GAL器件采用了電可擦除的器件采用了電可擦除的CMOS工藝工藝來(lái)制作，即采用電壓信號(hào)可以擦除原來(lái)的信來(lái)制作，即采用電壓信號(hào)可以擦除原來(lái)的信息而重新進(jìn)行編程操作。一般來(lái)說(shuō)，息而重新進(jìn)行編程操作。一般來(lái)說(shuō)，GAL器器件的功耗比件的功耗比PAL器件低得多，大概只有器件低得多，大概只有PAL器件的四分之一左右。器件的四分之一左右。.（2）GAL器件采用了與陣列和輸出邏輯宏單器件采用了與陣列和輸出邏輯宏單元結(jié)構(gòu)代替了元結(jié)構(gòu)代替了PAL器件的與或陣列結(jié)構(gòu)，這器件的與或陣列結(jié)構(gòu)，這樣大大增加了樣大大增加了GAL器件邏輯上的靈活性，因器件邏輯上的靈活性，因此一種此一種GAL器件可以代替許多種器件可以

42、代替許多種PAL器件來(lái)器件來(lái)進(jìn)行邏輯電路的具體設(shè)計(jì)，大大提高了器件進(jìn)行邏輯電路的具體設(shè)計(jì)，大大提高了器件的通用性。的通用性。.圖圖1-16 GAL16V81-16 GAL16V8的電路結(jié)構(gòu)框圖的電路結(jié)構(gòu)框圖. 總的來(lái)說(shuō)，輸出邏輯宏單元結(jié)構(gòu)的總的來(lái)說(shuō)，輸出邏輯宏單元結(jié)構(gòu)的作用體現(xiàn)在以下幾個(gè)方面：作用體現(xiàn)在以下幾個(gè)方面：（1）提供時(shí)序邏輯電路需要的觸發(fā)器或寄）提供時(shí)序邏輯電路需要的觸發(fā)器或寄存器；存器；（2）提供多種輸入）提供多種輸入/輸出形式；輸出形式；.（3）提供內(nèi)部信號(hào)反饋；）提供內(nèi)部信號(hào)反饋；（4）分配控制信號(hào)，如寄存器的時(shí)鐘和復(fù)）分配控制信號(hào)，如寄存器的時(shí)鐘和復(fù)位信號(hào)以及三態(tài)門(mén)的輸出使能

43、信號(hào)等；位信號(hào)以及三態(tài)門(mén)的輸出使能信號(hào)等；（5）共享乘積項(xiàng)；）共享乘積項(xiàng)；（6）控制輸出邏輯極性。）控制輸出邏輯極性。.圖圖1-17 OLMC1-17 OLMC內(nèi)部結(jié)構(gòu)框圖內(nèi)部結(jié)構(gòu)框圖.ACO ACO AC1AC1（n n）OMUXOMUXPTMUXPTMUXTSMUXTSMUXPMUXPMUX（反饋）（反饋）地址地址輸出輸出性質(zhì)性質(zhì)地址地址第一個(gè)乘積第一個(gè)乘積項(xiàng)項(xiàng)三態(tài)門(mén)控三態(tài)門(mén)控制制AC1AC1（m m） = 0= 0AC1AC1（m m） = 1= 100000 0組合組合1 1接至或門(mén)接至或門(mén)V Vcccc：常通：常通0 0來(lái)自鄰級(jí)來(lái)自鄰級(jí)01010 0斷開(kāi)斷開(kāi)1 1接至或門(mén)接至或門(mén)O

44、O：常斷：常斷0 0來(lái)自鄰級(jí)來(lái)自鄰級(jí)10101 1時(shí)序時(shí)序1 1接至或門(mén)接至或門(mén)外加外加OEOE信信號(hào)號(hào)來(lái)自來(lái)自D D觸發(fā)器觸發(fā)器11110 0組合組合0 0控制三態(tài)門(mén)控制三態(tài)門(mén)第一個(gè)乘第一個(gè)乘積項(xiàng)積項(xiàng)來(lái)自自輸出端來(lái)自自輸出端表表1-11-1AC0AC0和和AC1AC1對(duì)對(duì)4 4個(gè)數(shù)據(jù)選擇器的控制作個(gè)數(shù)據(jù)選擇器的控制作用表用表.圖圖1-18 1-18 寄存器模式下的寄存器輸出配置寄存器模式下的寄存器輸出配置.圖圖1-19 1-19 寄存器模式下的組合輸出配置寄存器模式下的組合輸出配置.圖圖1-20 1-20 復(fù)雜模式下的復(fù)雜模式下的I/OI/O組合輸出配置組合輸出配置. 圖圖1-21 1-21

45、 復(fù)雜模式下的無(wú)反饋組合輸出配置復(fù)雜模式下的無(wú)反饋組合輸出配置.圖圖1-22 1-22 簡(jiǎn)單模式下的有反饋組合輸出配置簡(jiǎn)單模式下的有反饋組合輸出配置.圖圖1-23 1-23 簡(jiǎn)單模式下的無(wú)反饋組合輸出配置簡(jiǎn)單模式下的無(wú)反饋組合輸出配置.圖圖1-24 1-24 簡(jiǎn)單模式下的專用輸入配置簡(jiǎn)單模式下的專用輸入配置. 除了簡(jiǎn)單的可編程邏輯器件和除了簡(jiǎn)單的可編程邏輯器件和FPGA外，外，目前應(yīng)用較為廣泛的可編程邏輯器件主要包目前應(yīng)用較為廣泛的可編程邏輯器件主要包括兩種：一種是可擦除的可編程邏輯器件括兩種：一種是可擦除的可編程邏輯器件EPLD；另外一種是復(fù)雜的可編程邏輯器件；另外一種是復(fù)雜的可編程邏輯器件

46、CPLD。. 由于由于CPLD是是EPLD的改進(jìn)形式，因此的改進(jìn)形式，因此它比它比EPLD的規(guī)模更大、結(jié)構(gòu)更為復(fù)雜，但的規(guī)模更大、結(jié)構(gòu)更為復(fù)雜，但是它們的基本結(jié)構(gòu)和基本原理是類似的，因是它們的基本結(jié)構(gòu)和基本原理是類似的，因此這里將它們放在同一小節(jié)中進(jìn)行介紹。此這里將它們放在同一小節(jié)中進(jìn)行介紹。. 20世紀(jì)世紀(jì)80年代中期，年代中期，Altera公司推出了公司推出了一種新型的、電可擦除的可編程邏輯器件，一種新型的、電可擦除的可編程邏輯器件，它被稱作它被稱作EPLD，即，即Erasable Programmable Logic Device，它是繼，它是繼PAL和和GAL器件之后器件之后推出的另外

47、一種可編程邏輯器件。推出的另外一種可編程邏輯器件。. 與與PAL和和GAL器件相比較，器件相比較，EPLD的的集成度更高，結(jié)構(gòu)更為復(fù)雜，功能更加強(qiáng)集成度更高，結(jié)構(gòu)更為復(fù)雜，功能更加強(qiáng)大，因此它迅速取代大，因此它迅速取代PAL和和GAL器件成為器件成為可編程邏輯器件的主流。可編程邏輯器件的主流。. 一般來(lái)說(shuō)，一種可編程邏輯器件取一般來(lái)說(shuō)，一種可編程邏輯器件取代另外一種可編程邏輯器件成為應(yīng)用的代另外一種可編程邏輯器件成為應(yīng)用的主流，它必須具有一定的技術(shù)優(yōu)勢(shì)。主流，它必須具有一定的技術(shù)優(yōu)勢(shì)。. 與與PAL和和GAL器件相比，器件相比，EPLD的特點(diǎn)的特點(diǎn)主要體現(xiàn)在：主要體現(xiàn)在：（1）EPLD采用了采

48、用了CMOS工藝，因此工藝，因此EPLD具有具有CMOS器件低功耗、高噪聲容限的優(yōu)器件低功耗、高噪聲容限的優(yōu)點(diǎn)。點(diǎn)。.（2）EPLD采用了采用了UVEPROM和和EEPROM工藝制作，因此工藝制作，因此EPLD的可靠性較高，易于的可靠性較高，易于擦寫(xiě)；同時(shí)集成度要比擦寫(xiě)；同時(shí)集成度要比PAL和和GAL器件高器件高得多，而且價(jià)格也比較便宜。得多，而且價(jià)格也比較便宜。.（3）EPLD采用了與采用了與GAL器件類似的輸出邏器件類似的輸出邏輯宏單元，但是它的輸出邏輯宏單元更加輯宏單元，但是它的輸出邏輯宏單元更加靈活，因此靈活，因此EPLD的功能更加強(qiáng)大，靈活性的功能更加強(qiáng)大，靈活性也更高。也更高。.（

49、4）在某些特殊情況下，為了提高與或陣列）在某些特殊情況下，為了提高與或陣列中乘積項(xiàng)的利用率，有些中乘積項(xiàng)的利用率，有些EPLD器件的或邏器件的或邏輯陣列部分也引入了可編程邏輯結(jié)構(gòu)。輯陣列部分也引入了可編程邏輯結(jié)構(gòu)。. 為了克服上述為了克服上述PAL和和GAL器件存在的器件存在的問(wèn)題，問(wèn)題，EPLD生產(chǎn)廠商在它的與或陣列上生產(chǎn)廠商在它的與或陣列上做了修改，不同的廠商具有不同的修改方做了修改，不同的廠商具有不同的修改方案，歸納起來(lái)主要有以下案，歸納起來(lái)主要有以下4種修改方案：種修改方案：.（1）第）第1種修改方案是在種修改方案是在EPLD的與或陣列中，的與或陣列中，將每個(gè)或門(mén)輸入的一組乘積項(xiàng)的數(shù)目

50、設(shè)計(jì)成不將每個(gè)或門(mén)輸入的一組乘積項(xiàng)的數(shù)目設(shè)計(jì)成不完全相同的形式，這樣就大大方便了產(chǎn)生不同完全相同的形式，這樣就大大方便了產(chǎn)生不同乘積項(xiàng)數(shù)目的與或邏輯函數(shù)，提高了乘積項(xiàng)的乘積項(xiàng)數(shù)目的與或邏輯函數(shù)，提高了乘積項(xiàng)的利用率。利用率。.（2）第）第2種修改方案是將種修改方案是將EPLD中的每一組乘中的每一組乘積項(xiàng)分為兩個(gè)部分，然后采用這兩個(gè)部分產(chǎn)積項(xiàng)分為兩個(gè)部分，然后采用這兩個(gè)部分產(chǎn)生兩個(gè)與或邏輯函數(shù)，最后通過(guò)編程使這兩生兩個(gè)與或邏輯函數(shù)，最后通過(guò)編程使這兩部分既可以單獨(dú)地送到輸出邏輯電路上，又部分既可以單獨(dú)地送到輸出邏輯電路上，又可以組合在一起產(chǎn)生一個(gè)項(xiàng)數(shù)更多的與或邏可以組合在一起產(chǎn)生一個(gè)項(xiàng)數(shù)更多的與

51、或邏輯函數(shù)。輯函數(shù)。. 例如，例如，Atmel公司的公司的EPLD器件器件ATV750就就采用了這種方式，它將采用了這種方式，它將8個(gè)乘積項(xiàng)分成兩組，每個(gè)乘積項(xiàng)分成兩組，每組組4個(gè)乘積項(xiàng)分別用來(lái)產(chǎn)生與或邏輯函數(shù)，然后個(gè)乘積項(xiàng)分別用來(lái)產(chǎn)生與或邏輯函數(shù)，然后通過(guò)可編程的數(shù)據(jù)選擇器來(lái)對(duì)兩個(gè)與或邏輯函通過(guò)可編程的數(shù)據(jù)選擇器來(lái)對(duì)兩個(gè)與或邏輯函數(shù)的輸出進(jìn)行控制操作。數(shù)的輸出進(jìn)行控制操作。 這種方式的具體方法如圖這種方式的具體方法如圖1-25所示。所示。.圖圖1-25 1-25 第第2 2種修改方案舉例（乘積項(xiàng)分組）種修改方案舉例（乘積項(xiàng)分組）.（3）第）第3種修改方案是將種修改方案是將EPLD中的每一組乘

52、中的每一組乘積項(xiàng)都分為兩個(gè)部分，然后通過(guò)編程可以將積項(xiàng)都分為兩個(gè)部分，然后通過(guò)編程可以將這兩個(gè)部分相加，這樣可以產(chǎn)生一個(gè)含有這兩個(gè)部分相加，這樣可以產(chǎn)生一個(gè)含有8個(gè)乘積項(xiàng)的與或邏輯函數(shù)；另外也可以將這個(gè)乘積項(xiàng)的與或邏輯函數(shù)；另外也可以將這兩個(gè)部分為相鄰的一組乘積項(xiàng)所共享，這樣兩個(gè)部分為相鄰的一組乘積項(xiàng)所共享，這樣可以與相鄰一組乘積項(xiàng)共同組成一個(gè)項(xiàng)數(shù)更可以與相鄰一組乘積項(xiàng)共同組成一個(gè)項(xiàng)數(shù)更多的與或邏輯函數(shù)。多的與或邏輯函數(shù)。 .（4）第）第4種修改方案是在種修改方案是在EPLD的內(nèi)部結(jié)構(gòu)中，的內(nèi)部結(jié)構(gòu)中，每一個(gè)輸出邏輯宏單元都分配每一個(gè)輸出邏輯宏單元都分配4個(gè)單獨(dú)的乘積個(gè)單獨(dú)的乘積項(xiàng)，另外還允許

53、一組擴(kuò)展乘積項(xiàng)單獨(dú)地配給某項(xiàng)，另外還允許一組擴(kuò)展乘積項(xiàng)單獨(dú)地配給某一輸出邏輯宏單元或多個(gè)輸出邏輯宏單元，這一輸出邏輯宏單元或多個(gè)輸出邏輯宏單元，這樣便可以用來(lái)實(shí)現(xiàn)更加復(fù)雜的邏輯函數(shù)。樣便可以用來(lái)實(shí)現(xiàn)更加復(fù)雜的邏輯函數(shù)。.圖圖1-26 1-26 第第3 3種修改方案舉例（乘積項(xiàng)共享種修改方案舉例（乘積項(xiàng)共享）.圖圖1-27 1-27 第第4 4種修改方案舉例（乘積項(xiàng)反饋）種修改方案舉例（乘積項(xiàng)反饋）.圖圖1-28 AT22V101-28 AT22V10的的OLMCOLMC電路電路. 芯片制造廠商為了提高芯片制造廠商為了提高EPLD產(chǎn)品的競(jìng)爭(zhēng)產(chǎn)品的競(jìng)爭(zhēng) 能力，提出了能力，提出了CPLD（Compl

54、ex Programmable Logic Device，復(fù)雜的可編程邏輯器件）的概，復(fù)雜的可編程邏輯器件）的概 念，目的是為了對(duì)先前的念，目的是為了對(duì)先前的EPLD產(chǎn)品進(jìn)行結(jié)構(gòu)產(chǎn)品進(jìn)行結(jié)構(gòu) 和性能改造，逐漸改進(jìn)不足之處以便與和性能改造，逐漸改進(jìn)不足之處以便與FPGA 器件進(jìn)行抗衡。器件進(jìn)行抗衡。. 為了提高集成度，同時(shí)又保持為了提高集成度，同時(shí)又保持EPLD傳輸時(shí)傳輸時(shí)間可預(yù)測(cè)的優(yōu)點(diǎn)，生產(chǎn)廠商將若干個(gè)類似于間可預(yù)測(cè)的優(yōu)點(diǎn)，生產(chǎn)廠商將若干個(gè)類似于PAL的功能模塊和實(shí)現(xiàn)互連的開(kāi)關(guān)矩陣集成在同一芯的功能模塊和實(shí)現(xiàn)互連的開(kāi)關(guān)矩陣集成在同一芯片上，這樣就形成了所謂的片上，這樣就形成了所謂的CPLD。.

55、 與先前的與先前的EPLD產(chǎn)品相比，產(chǎn)品相比，CPLD產(chǎn)品具產(chǎn)品具有規(guī)模更大、結(jié)構(gòu)更為復(fù)雜、集成度更高、有規(guī)模更大、結(jié)構(gòu)更為復(fù)雜、集成度更高、可靠性更加穩(wěn)定和成本更低等優(yōu)點(diǎn)，因此它可靠性更加穩(wěn)定和成本更低等優(yōu)點(diǎn)，因此它屬于大規(guī)模集成電路的范圍。屬于大規(guī)模集成電路的范圍。. 與與FPGA產(chǎn)品相比，產(chǎn)品相比，CPLD具有與其具有與其相似的集成度和通用性，另外它在速度相似的集成度和通用性，另外它在速度和時(shí)序預(yù)測(cè)上還有一定的優(yōu)勢(shì)。和時(shí)序預(yù)測(cè)上還有一定的優(yōu)勢(shì)。. 正是由于上述優(yōu)勢(shì)，正是由于上述優(yōu)勢(shì)，CPLD能夠在可能夠在可編程邏輯器件技術(shù)的競(jìng)爭(zhēng)中與編程邏輯器件技術(shù)的競(jìng)爭(zhēng)中與FPGA并駕并駕齊驅(qū)，成為兩支

56、領(lǐng)導(dǎo)可編程邏輯器件技術(shù)齊驅(qū)，成為兩支領(lǐng)導(dǎo)可編程邏輯器件技術(shù)發(fā)展的力量之一。發(fā)展的力量之一。. 一般來(lái)說(shuō)，一般來(lái)說(shuō)，CPLD在集成度和結(jié)構(gòu)上呈在集成度和結(jié)構(gòu)上呈現(xiàn)出來(lái)的特點(diǎn)是具有更大規(guī)模的與或陣列，現(xiàn)出來(lái)的特點(diǎn)是具有更大規(guī)模的與或陣列，增加了大量的邏輯宏單元和布線資源，觸發(fā)增加了大量的邏輯宏單元和布線資源，觸發(fā)器的數(shù)目也明顯增多。器的數(shù)目也明顯增多。. 對(duì)于不同的器件公司來(lái)說(shuō)，它們的對(duì)于不同的器件公司來(lái)說(shuō)，它們的CPLD產(chǎn)品結(jié)構(gòu)具有很大的不同之處。產(chǎn)品結(jié)構(gòu)具有很大的不同之處。 但是從基本結(jié)構(gòu)上來(lái)說(shuō)，任何芯片但是從基本結(jié)構(gòu)上來(lái)說(shuō)，任何芯片公司的公司的CPLD都應(yīng)該包括都應(yīng)該包括3個(gè)部分：可編個(gè)部分

57、：可編程邏輯宏單元、可編程程邏輯宏單元、可編程I/O單元和可編程單元和可編程內(nèi)部連線，只不過(guò)不同的公司具有不同內(nèi)部連線，只不過(guò)不同的公司具有不同的表示形式而已。的表示形式而已。.圖圖1-29 MAX70001-29 MAX7000系列器件的內(nèi)部結(jié)構(gòu)系列器件的內(nèi)部結(jié)構(gòu). 在在Altera公司的可編程邏輯器件公司的可編程邏輯器件MAX7000系列中，可以看出它主要是由高性能和靈活性系列中，可以看出它主要是由高性能和靈活性很高的很高的LAB來(lái)構(gòu)成的，它是器件中最大的邏輯來(lái)構(gòu)成的，它是器件中最大的邏輯單元。單元。. 通過(guò)圖通過(guò)圖1-30所示的內(nèi)部結(jié)構(gòu)可以看出，所示的內(nèi)部結(jié)構(gòu)可以看出，每個(gè)每個(gè)LAB是由

58、是由16個(gè)宏單元來(lái)構(gòu)成的，同時(shí)個(gè)宏單元來(lái)構(gòu)成的，同時(shí) 每個(gè)每個(gè)LAB與各自對(duì)應(yīng)的與各自對(duì)應(yīng)的I/O控制塊相連?？刂茐K相連。.圖圖1-30 MAX7000S1-30 MAX7000S和和MAX7000EMAX7000E系列器件的內(nèi)部系列器件的內(nèi)部結(jié)構(gòu)結(jié)構(gòu). 可以看到，內(nèi)部結(jié)構(gòu)中的可以看到，內(nèi)部結(jié)構(gòu)中的4個(gè)個(gè)LAB通通過(guò)過(guò)PIA與全局總線連接在一起，而全局總與全局總線連接在一起，而全局總線則是由所有的專用輸入引腳、線則是由所有的專用輸入引腳、I/O引腳引腳和宏單元的反饋信號(hào)等來(lái)構(gòu)成的，這樣和宏單元的反饋信號(hào)等來(lái)構(gòu)成的，這樣利用這些連線可以實(shí)現(xiàn)不同利用這些連線可以實(shí)現(xiàn)不同LAB之間的之間的連接，從而

59、實(shí)現(xiàn)復(fù)雜的邏輯功能。連接，從而實(shí)現(xiàn)復(fù)雜的邏輯功能。. 在在MAX7000系列中，每個(gè)系列中，每個(gè)LAB可以可以包括如下輸入信號(hào)：包括如下輸入信號(hào)：.（1）來(lái)自于用作通用邏輯輸入的）來(lái)自于用作通用邏輯輸入的PIA的的36個(gè)信號(hào)；個(gè)信號(hào)；（2）來(lái)自于用來(lái)控制寄存器的全局控制信）來(lái)自于用來(lái)控制寄存器的全局控制信號(hào)；號(hào)；.（3）來(lái)自于從）來(lái)自于從I/O引腳到寄存器的直接輸引腳到寄存器的直接輸入通道，它們用來(lái)實(shí)現(xiàn)入通道，它們用來(lái)實(shí)現(xiàn)MAX7000S系列系列和和MAX7000E系列的快速建立時(shí)間。系列的快速建立時(shí)間。.圖圖1-31 MAX70001-31 MAX7000系列的宏單元內(nèi)部結(jié)構(gòu)系列的宏單元內(nèi)部

60、結(jié)構(gòu). 在宏單元的內(nèi)部結(jié)構(gòu)中，每一個(gè)可編在宏單元的內(nèi)部結(jié)構(gòu)中，每一個(gè)可編程寄存器可以按照程寄存器可以按照3種不同的時(shí)鐘方式來(lái)進(jìn)種不同的時(shí)鐘方式來(lái)進(jìn)行相應(yīng)的控制，如下所示：行相應(yīng)的控制，如下所示：.（1）采用全局時(shí)鐘信號(hào)來(lái)進(jìn)行控制，它能）采用全局時(shí)鐘信號(hào)來(lái)進(jìn)行控制，它能夠得到最快的時(shí)鐘到輸出引腳的性能。夠得到最快的時(shí)鐘到輸出引腳的性能。.（2）采用全局時(shí)鐘信號(hào)并有高電平有效的）采用全局時(shí)鐘信號(hào)并有高電平有效的時(shí)鐘使能信號(hào)來(lái)進(jìn)行控制，它能夠?qū)崿F(xiàn)具時(shí)鐘使能信號(hào)來(lái)進(jìn)行控制，它能夠?qū)崿F(xiàn)具有使能控制的觸發(fā)器并同樣可以得到最快有使能控制的觸發(fā)器并同樣可以得到最快的時(shí)鐘到輸出引腳的性能。的時(shí)鐘到輸出引腳的性能