組成原理實驗報告

1、 實驗報告科目：計算機組成原理學院：計算機科學與技術(shù)實驗一 Hamming碼1.實驗步驟（1）、先連接JTAG線和USB線，然后接實驗箱電源線，最后才可以打開電源。（切記：不能帶電插拔Jtag口，否則會損壞實驗設(shè)備）（2）、安裝ByteBlaster：Quartusàtoolsà>programmeràHardwareSetup(在打開programmer窗口的左上角或從Edit菜單> HardwareSetup亦可打開)à選Hardware Settingsà點擊Add Hardwareà Hardware type &

2、#224;Altera ByteBlasteràok即可（若已安裝，此步可?。籑ode選Jtag。（3）、打開QuartusàtoolsàprogrammeràAddFile，將hamming.sof（在C盤的相應(yīng)目錄下）下載到FPGA中。注意進行programmer時，應(yīng)在program/configure下的方框中打勾，然后下載。（4）、在實驗臺上通過模式開關(guān)選擇FPGA獨立調(diào)試模式010。2.觀察實驗和記錄數(shù)據(jù)（1）輸入的8位操作數(shù)對應(yīng)開關(guān)SD15SD8，編碼后的hamming碼在燈A0A12上體現(xiàn)。（2）開關(guān)SA0是控制位，待校驗的13位數(shù)據(jù)對

3、應(yīng)SD7SD0與SA5SA1。（3）比較的結(jié)果在燈R4R0上體現(xiàn)。如對8位數(shù)據(jù)10101100進行hamming編碼和校驗。R4R0_11011_，也就是校驗結(jié)果的值。4、比較編碼后的hamming碼和校驗的hamming碼，發(fā)現(xiàn)第_D7位數(shù)據(jù)錯誤，手工計算S_00000_，和3中觀察到的R4R0是否相符。5、可以輸入其他位錯誤的校驗數(shù)據(jù)觀察結(jié)果值S是否正確。6、15做完后，重新輸入新的8位數(shù)據(jù)做實驗，并填寫表。表第1組數(shù)據(jù)第2組數(shù)據(jù)第3組數(shù)據(jù)8位數(shù)據(jù)1010 11001001 11010110 1011編碼后（手工計算）A12A0(實驗現(xiàn)象)輸入的對比碼10000111101010R4R0(

4、實驗現(xiàn)象) 1110110011001100輸入的對比碼2R4R0(實驗現(xiàn)象)2 1110001011101113.實驗心得通過這次實驗，我們對海明碼和容錯技術(shù)有了初步的了解，掌握了海明碼的編碼技術(shù)以及海明碼的校驗方法。對海明碼的實現(xiàn)原理進行了更深的學習及理解，它通過在數(shù)據(jù)中加入幾個校驗位，將數(shù)據(jù)代碼的碼距比較均勻的拉大，并把數(shù)據(jù)的每一個二進制位分配在幾個奇偶校驗組中，當某一位出錯后，就會引起有關(guān)的幾個校驗位的值發(fā)生變化，使得海明碼成為較好的校驗方法。對海明碼有了全面的了解。實驗二 乘法器1.實驗步驟（1）如果未安裝ByteBlaster，參照實驗一的配置文件的安裝。（2）連接JTAG和USB

5、通信線，打開電源。（3）打開Quartus->tools->programmer，將booth_multiplier.sof下載到FPGA中。注意進行programmer時，應(yīng)在program/configure下的方框中打勾，然后下載。（4）在實驗臺上通過模式開關(guān)選擇FPGA獨立調(diào)試模式010。（5）將短路子DZ3短接且短路子DZ4斷開，使FPGA-CPU所需要的時鐘使用正單脈沖時鐘。2.實驗現(xiàn)象本實驗實現(xiàn)4位數(shù)的Booth乘法（有符號數(shù)乘法）。 輸入輸出規(guī)則對應(yīng)如下：1、輸入的4位被乘數(shù)（multiplicand）md3md0對應(yīng)開關(guān)SD11SD8。2、輸入的4位乘數(shù)（mult

6、iplier）mr3mr0對應(yīng)開關(guān)SD3SD0。3、按單脈沖按鈕，輸入脈沖，也即節(jié)拍。4、乘積product（8位）p7p0對應(yīng)燈A8A1，輔助位A0。5、當計算結(jié)束時，final信號為1，對應(yīng)燈R7。一共需要08九個小步驟計算出結(jié)果。本實驗也是通過九個小步驟實現(xiàn)的，通過按單脈沖按鈕輸入脈沖，觀察積寄存器的變化，掌握booth乘法器的原理。1、撥動開關(guān)SD11SD8輸入4位被乘數(shù)（md3md0）0010，SD3SD0輸入4位乘數(shù)（mr3mr0）1101。2、按動單脈沖按鈕，輸入脈沖，對照表2.5觀察積寄存器即燈A8A0的變化情況，當燈R7亮時，說明計算結(jié)束，燈A8A1為最后相乘結(jié)果。進行新的乘

7、法運算時，或者說當上一次運算結(jié)束即燈R7亮時，輸入新的被乘數(shù)、乘數(shù)（撥動開關(guān)），然后按動單脈沖開關(guān)即可觀察正確的寄存器結(jié)果。重復(fù)步驟被乘數(shù)（md）積（p）被乘數(shù)是(-7)10乘數(shù)是(6)100初始值10010000 0110 011：10010000 0110 02： 10010000 0011 021：10010111 0011 02：10010011 1001 131：10010011 1001 12：10010001 1100 141：10011010 1100 12：10011101 0110 0重復(fù)步驟被乘數(shù)（md）積（p）被乘數(shù)是(-4)10乘數(shù)是(-5)100初始值1100000

8、0 1011 011：11000100 1011 02： 11000010 0101 121：11000010 0101 12：11000001 0010 131：11001101 0010 12：11001110 1001 041：11000010 1001 02：11000001 0100 13.實驗心得在這次實驗中，對booth算法進行了更深的學習和理解，并把它用在了實際應(yīng)用中。對乘法器和booth乘法器的原理有了全面的學習研究以及實踐。在實驗中，因為最初對booth算法的不熟悉和不理解，造成了一些錯誤，最后在實驗指導(dǎo)書的幫助下，成功完成了實驗?？傊?，通過這次實驗，我們學到了很多，對以后

9、的學習很有幫助。4.思考題1、試述Booth乘法器的原理，即為什么可以用相鄰兩位的差來決定加減操作。答：以前乘法器的第一步是根據(jù)乘數(shù)的最低位來決定是否將被乘數(shù)加到中間結(jié)果積，而Booth算法則是根據(jù)乘數(shù)的相鄰2位來決定操作，第一步根據(jù)相鄰2位的4種情況來進行加或減操作，第二步仍然是將積寄存器右移。實驗三 時序部件實驗1.實驗步驟1、如果未安裝（設(shè)置好）ByteBlaster，參照實驗一的配置文件的安裝。2、連接JTAG，并按下并口轉(zhuǎn)接口的A按鈕，打開電源。3、實驗臺上通過模式開關(guān)選擇FPGA獨立調(diào)試模式010。2.實驗現(xiàn)象（一）輸入輸出規(guī)則1、主頻對應(yīng)A15（當為1時A15亮（大約1秒），當為

10、0時A15滅），D觸發(fā)器的輸出對應(yīng)A14,R-S觸發(fā)器的輸出對應(yīng)A13；2、節(jié)拍信號T4T1對應(yīng)A7A4，節(jié)拍信號T4T1對應(yīng)A3A0。根據(jù)維持阻塞的原理可知，在T1T4 的任何期間啟動控制邏輯，只有在T1T4結(jié)束后，下一次循環(huán)開始時，才開始輸出T1T4；同理，停機時，T1T4之間任何期間停機，只有在T1T4本次循環(huán)結(jié)束時，才停止輸出。通過撥動啟動和停機信號體會維持阻塞的作用。3、CLR上電復(fù)位信號對應(yīng)按實驗臺上的CPU復(fù)位按鈕所產(chǎn)生的負脈沖。啟動信號對應(yīng)開關(guān)SD8，開關(guān)SD8的初始狀態(tài)的為1（朝上）。需要產(chǎn)生負啟動脈沖時，首先將開關(guān)SD8撥動向下，然后再將開關(guān)SD8撥動向上。停止信號對應(yīng)開關(guān)

11、SD9，開關(guān)SD9的初始狀態(tài)的為1（朝上）。需要產(chǎn)生負停止脈沖時，首先將開關(guān)SD9撥動向下，然后再將開關(guān)SD9撥動向上。 （二）實驗步驟及現(xiàn)象結(jié)果記錄1、將短路子DZ3斷開且短路子DZ4短接，在使FPGA-CPU所需要的時鐘使用連續(xù)時鐘。并且將短路子DZ5短接，同時將DZ6DZ8中的其他短路子斷開，選擇8MHz連續(xù)時鐘作為啟停邏輯電路的時鐘。2、打開Quartus->tools->programmer，將circuit.sof下載到FPGA中。注意進行programmer時，應(yīng)在program/configure下的方框中打勾，然后下載。3、啟停電路下載完成之后，首先按下CPU復(fù)位

12、鍵，此時實驗現(xiàn)象為停機狀態(tài)；然后進行啟動操作，在需要產(chǎn)生負啟動脈沖時，使SD8開關(guān)執(zhí)行1-0-1的操作；最后執(zhí)行停止操作，在需要產(chǎn)生負啟動脈沖時，使SD9開關(guān)執(zhí)行1-0-1的操作。通過撥動啟動和停機信號可以體會到維持阻塞的作用。 4、觀察現(xiàn)象結(jié)果，并把現(xiàn)象及結(jié)果值記錄到上面表3.1中。為了方便記錄，以表格形式即是：表3.1 啟停邏輯電路信息記錄表： 信 號I/O開關(guān)/指示燈CLR復(fù)位現(xiàn)象結(jié)果值（按cpu復(fù)位鍵）啟動信號輸入后現(xiàn)象結(jié)果值（SD8執(zhí)行負脈沖1-0-1）停止信號輸入后的現(xiàn)象結(jié)果值（SD9執(zhí)行負脈沖1-0-1）CLR復(fù)位ICPU復(fù)位按鈕不 填不 填不 填啟動信號ISD8不 填不 填不

13、填停止信號ISD9不 填不 填不 填主頻OA15101010101010101010101010D觸發(fā)器OA14111100000000R-S觸發(fā)器OA13111100000000T4T1OA7A41000 00010010 010000000000000000000000000000000000T4T1OA3A01000 00010010 01000001 00100100 10000001 00100100 10003.實驗心得通過這次時序部件實驗，我們加深理解了計算機控制器中時序控制部件的基本組成和工作原理，通過我們在實驗室中的實習操作，掌握了啟停邏輯電路、節(jié)拍脈沖發(fā)生器的工作原理及設(shè)計

14、方法。對啟停邏輯電路、節(jié)拍脈沖發(fā)生器等電路的結(jié)構(gòu)特點也有了一定的了解。對實驗器材的操作也更加熟練。實驗四 CPU算術(shù)邏輯單元實驗1. 實驗步驟和結(jié)果現(xiàn)象觀察1）實驗臺設(shè)置成FPGA-CPU獨立調(diào)試模塊；REGSEL=0，CLKSEL=1，F(xiàn)DSEL=0.使用實驗平臺上的單脈沖，即STEP_CLK短路子短接，短路子RUN_CLK斷開；（2）將設(shè)計在Quartus II 下輸入，在編譯后下載到TEC-CA上的FPGA中；（3）輸入A這個數(shù)：Sel=0（SA4），write=1（SA5），A數(shù)（SD15SD0），按一下單脈沖按鈕（單脈沖按鈕），使之存入A寄存器；（4）輸入B這個數(shù)：Sel=1（SA4

15、），write=1（SA5），B數(shù)（SD15SD0），按一下單脈沖按鈕（單脈沖按鈕），使之存入B寄存器；（5）輸入功能碼OP210（SA2SA0），按一下單脈沖按鈕（單脈沖按鈕）；（6）觀察16位運算結(jié)果result（A15A0）及Z、C指示燈；（7）重復(fù)實驗步驟（3）-（6）對以下4組數(shù)據(jù)進行表4.1的8種運算，把運算結(jié)果及標志位填寫在表4.2中：A、對第一組數(shù)據(jù)進行8種運算，A為0xAAAA，B為0x5555；B、對第一組數(shù)據(jù)進行8種運算，A為0xFFFF，B為0x0000；C、對第一組數(shù)據(jù)進行8種運算，A為0x0000，B為0xFFFF；D、對第一組數(shù)據(jù)進行8種運算，A為0x8950，B

16、為0x9863；表4.2 算術(shù)邏輯單元實驗運算數(shù)據(jù)運算類型操作碼OP運算結(jié)果result標志位C標志位Z運算前運算后運算前運算后第1組數(shù)據(jù)A=0xAAAAB=0x5555resultßA+B0001111 1111 1111 11110 00 0resultßA+10011010 1010 1010 10110 00 0resultßA-B0100101 0101 0101 01010 00 0resultßA-10111010 1010 1010 10010 00 0resultßA and B1000000 0000 0000 00000

17、00 1resultßA or B1011111 1111 1111 11110 00 0resultßnot B1101010 1010 1010 10100 00 0resultß B1110101 0101 0101 01010 00 0第2組數(shù)據(jù)A=0xFFFFB=0x0000resultßA+B0001111 1111 1111 11110 00 0resultßA+10010000 0000 0000 00000 10 1resultßA-B0101111 1111 1111 11110 00 0resultßA

18、-10111111 1111 1111 11100 00 0resultßA and B1000000 0000 0000 00000 00 1resultßA or B1011111 1111 1111 11110 00 0resultßnot B1101111 1111 1111 11110 00 0resultß B1110000 0000 0000 00000 00 0第3組數(shù)據(jù)A=0x0000B=0xFFFFresultßA+B0001111 1111 1111 11110 00 0resultßA+10010000 000

19、0 0000 00010 00 0resultßA-B0100000 0000 0000 00010 00 0resultßA-10111111 1111 1111 11110 10 0resultßA and B1000000 0000 0000 00000 00 1resultßA or B1011111 1111 1111 11110 00 0resultßnot B1100000 0000 0000 00000 00 1resultß B1111111 1111 1111 11110 00 0第4組數(shù)據(jù)A=0x8950B=0x

20、9863resultßA+B0000010 0001 1011 00111 10 0resultßA+10011000 1001 0100 00011 00 0resultßA-B0101111 0000 1110 11011 10 0resultßA-10111000 1001 0100 11111 00 0resultßA and B1001000 1000 0100 00001 1 0 0resultßA or B1011001 1001 0111 00111 10 0resultßnot B1100110 0111

21、1001 11001 10 0resultß B1111001 1000 0110 00111 10 02.節(jié)拍發(fā)生器實驗現(xiàn)象（一）輸入輸出規(guī)則實驗中的節(jié)拍序列發(fā)生器是一個8相節(jié)拍序列發(fā)生器波形圖，如圖3.8所示。輸出對應(yīng)A7A0燈（81）。（二）實驗步驟及現(xiàn)象1、將短路子DZ3短接且短路子DZ4斷開，使節(jié)拍序列發(fā)生器所需要的時鐘使用正單脈沖時鐘。2、打開Quartus->tools->programmer，將sequence.sof下載到FPGA中。注意進行programmer時，應(yīng)在program/configure下的方框中打勾，然后下載。3、按動單脈沖按鈕，記錄A

22、7A0燈的值（81），并繪制成時序波形圖， 01111111 10111111 11011111 1110111111110111 11111011 11111101 111111103.實驗心得通過這次CPU算數(shù)邏輯單元實驗，我們掌握了簡單運算器的數(shù)據(jù)傳送通路的原理，并驗證了運算器的組合功能。其中，算術(shù)邏輯部件的主要功能是對二進制數(shù)據(jù)進行定點算術(shù)運算、邏輯運算和各種移位操作。在實驗過程中，對實驗原理的不熟悉，讓我們的實驗困難了許多。我們由理論知識和指導(dǎo)書中的提示及要求，所以能夠較順利的完成。實驗五 CPU指令譯碼器實驗1.實驗步驟及現(xiàn)象（1）接上JTAG線和電源線，有一分二并口的請保證A按鈕

23、按下，打開實驗箱電源；（2）實驗臺設(shè)置成FPGA-CPU獨立調(diào)試模塊；REGSEL=0，CLKSEL=1，F(xiàn)DSEL=0.使用實驗平臺上的單脈沖，即STEP_CLK短路子短接，短路子RUN_CLK斷開；（3）將設(shè)計在Quartus II 下輸入，在編譯后下載到TEC-CA上的FPGA中；（4）撥動實驗臺上的開關(guān)SD5SD0，改變IR15.12、進位標志C和結(jié)果為0標志位Z，觀察指示燈R10R0顯示的控制信號，并填寫表6-28和表6-29。2.實驗心得 通過這次實驗，我們學習理解了指令譯碼器的原理及其重要性。指令譯碼器作為計算機控制器中最重要的部分，其重要性是可想而知的。這次實驗只是對譯碼器的一

24、個簡單的應(yīng)用。在實驗過程中，我們遇到了一些困難，但在老師和指導(dǎo)書的幫助下，成功完成了實驗。 實驗六 CPU微程序控制實驗1.實驗步驟（1）實驗臺設(shè)置成FPGA-CPU獨立調(diào)試模式，REGSEL=0、CLKSEL=1、FDSEL=0.使用實驗臺上的單脈沖，即STEP_CLK短路子短接，短路子RUN_CLK斷開；（2）將設(shè)計在Quartus II 下輸入，編譯后下載到TEC-CA上的FPGA中；（3）按復(fù)位鍵后，撥動實驗臺上的開關(guān)SD5SD0，改變IR1512、進位標志C和結(jié)果為0標志Z，觀察指示燈R15R0、A4A0、A12A8、A14和A15顯示的信號，追蹤每條指令的執(zhí)行過程并把相應(yīng)數(shù)據(jù)填在表

25、6-1中。（4）觀察每條指令的執(zhí)行過程，每個節(jié)拍進行的微操作和微操作控制信號。表6-1 當C=0；Z=0時候各個指令執(zhí)行的過程及各微指令的執(zhí)行情況2.實驗心得這次實驗是關(guān)于CPU微程序控制的，在此次實驗中，我們理解了微程序控制器的控制原理，并進一步掌握指令流程和功能。了解掌握了微程序控制器的設(shè)計思路和方法。這次實驗的完成，對我們以后的學習和實踐有很大的幫助。實驗七 八 CPU實驗_無流水無cache1實驗步驟（1）Test1（EX1.TXT）：8位×8位乘法運算第一個測試程序，R0=25，R1=6，結(jié)果（150）存放在R3中。源代碼見EX1.txt。1、將實驗臺模式開關(guān)置為101，為

26、單片機控制FPGA-CPU模式。2、在Quartus下將實驗7.1里面的cpu0.sof下載到FPGA中。3、打開debugcontroller，執(zhí)行File>Rule Open命令，打開規(guī)則文件cpu.txt。4、在debugcontroller中，執(zhí)行file>Code Open命令，打開偽匯編文件。5、在debugcontroller中，執(zhí)行build>Comple Code命令，將EX1.txt編譯得到目標二進制文件，顯示在機器代碼窗口中。6、在debugcontroller中，執(zhí)行Build>Upload BIN命令，將目標二進制代碼寫入實驗臺上底存儲器中。為

27、了檢查是否正確寫入，執(zhí)行Build>Download RAM命令，將存儲器中的代碼讀回，（從0開始，本例中寫入18個words，所以從0到17），以做比較。 7、在debugcontroller中，利用Debug菜單中的命令調(diào)試程序。8、觀察并記錄每執(zhí)行完一字機器指令后DataBus、AddrBus、Rx各寄存器的數(shù)據(jù)，并注意觀察執(zhí)行一字機器指令和一條機器指令的周期長短。表格記錄數(shù)據(jù)：ADDR存儲器地址線數(shù)據(jù)線地址線寄存器數(shù)據(jù)A15A0D15D0R15R00x0000000810000000x0010000810000000x0020001001900000x00300028110001

28、90x0040003000600190x0050004812000190x0060005000000190x0070006913000190x0080007000800190x0090008814000190x00a0009000100190x00b000a024100190x00c000b460100190x00d000c460100190x00e000d0a0000190x00f000e0b1000190x010000f083000320x011001047f700320x012001140ff1900截圖T1.txt; 8bit x 8bit ; 測試指令：置立即數(shù)，AND, 條件跳轉(zhuǎn),

29、 左移, 右移;MAIN: MVRD R0,25 ; 被乘數(shù) MVRD R1,6 ; 乘數(shù) MVRD R2,0 ; 結(jié)果 MVRD R3,8 ; 循環(huán)次數(shù)LOOP: MVRD R4,1 AND R4,R1 JRZ 1F ; r4=0時跳轉(zhuǎn)往前第一個1標號處 ADD R2,R0 ; 否則加到部分積1: SHL R0 ; 邏輯左移一位 SHR R1 ; 邏輯右移一位 DEC R3 ; r3減1 JRNZ LOOP1: JR 1B ; 跳轉(zhuǎn)到往后第一個1標號處（2）、Test2(EX2.TXT)：內(nèi)存讀寫測試第二個測試程序：將320存到0x11F0x100，將160取出，存到0x020F0x0200

30、，源代碼見EX2.txt。按照第一個測試程序的實驗步驟，對程序進行調(diào)試，不過要注意：需要對cpu0.sof重新下載。不需要重新打開規(guī)則文件cpu.txt。在將測試文件EX2.txt編譯并下載到實驗臺上的存儲器中后，要首先按實驗臺上的CPU復(fù)位按鈕，使FPGA-CPU復(fù)位，然后執(zhí)行 DebugController中的Debug>Reset命令，使DebugController處于開始調(diào)試狀態(tài)。T2.txt測試內(nèi)存讀寫，做數(shù)據(jù)緩存的CPU可能需要在程序后面添加若干指令，以保證緩存內(nèi)的內(nèi)容被寫回到內(nèi)存中；ADDR存儲器地址線數(shù)據(jù)線地址線寄存器數(shù)據(jù)寄存器地址A0-A15D0-D15R0-R15R

31、S0-RS50x000000081000x001000081000000(R19)0000 (R20)00C60x002000100FF0000(R18)00FF (R19)00FF0x0030002811000FF(R17-19)00FF 00FF 01FE0x004000301FF00FF(R18-19)01FF 01FF0x0050004812000FF(R17-19)00FF 00FF 01FE0x0060005002000FF(R18-19)0020 00200x0070006073000FF(R17-19)00FF 00FF 01FE0x0080007003200FF(R17-19

32、)00FF 00FF 01FE0x0090008833200FF(R17-19)00FF 00FF 01FE0x00a0009082000FF(R17-19)00FF 00FF 01FE0x00b000a47FB00FF(R17-19)00FF 00FF 01FE0x00c000b812000FF(R2-R3)0000 01000x00d000c001000FF(R18-19)0010 00100x00e000d073000FF(R17-19)00FF 00FF 01FE0x00f000e003200FF(R17-19)00FF 00FF 01FE0x010000f824300FF(R17-1

33、9)00FF 00FF 01FE0x0110010073100FF(R17-19)00FF 00FF 01FE0x0120011003200FF(R17-19)00FF 00FF 01FE0x0130012833400FF(R17-19)00FF 00FF 01FE0x0140013082000FF(R17-19)00FF 00FF 01FE0x015001447F800FF(R17-19)00FF 00FF 01FE0x0160015075500FF(R2-4)0000 0020 00010x0170016075500FF(R17-20)00FF 00FF 01FE 00C60x018001

34、740FF00FF(R17-20)00FF 00FF 01FE 00C6截圖T2.txt; 內(nèi)存讀寫測試MAIN: MVRD R0,0xFF ;源地址 MVRD R1,0x1FF ;目的地址 MVRD R2,321: MVRR R3,R0 ADD R3,R2 STRR R3,R2 ;r2數(shù)據(jù),r3地址 DEC R2 JRNZ 1B MVRD R2,161: MVRR R3,R0 ADD R3,R2 LDRR R4,R3 ;r4數(shù)據(jù),r3地址 MVRR R3,R1 ADD R3,R2 STRR R3,R4 ;r4數(shù)據(jù),r3地址 DEC R2 JRNZ 1B MVRR R5,R5 MVRR R5,

35、R5 JR 1B（3）、Test3(EX3.TXT)：冒泡排序第三個測試程序：0x00FF0x0104存儲5 3 2 1 6 4，排序后存儲在0x01FF0x0204。參照第二個測試程序的實驗步驟，對程序進行調(diào)試。觀察內(nèi)存地址的內(nèi)容。0x00FF0x0104是5 3 2 1 6 4，0x01FF0x0204存儲是1 2 3 4 5 6。ADDR存儲器地址線數(shù)據(jù)線地址線寄存器數(shù)據(jù)寄存器地址A15A0D15D0R15R0RS5RS00x0000000810000000x001000100FF0000(R18-20)00FF 00FF 50C60x0020002811000FF(R17-20)00F

36、F 00FF 01FE 00C60x003000301FF00FF(R18-20)01FF 01FF 50C60x0040004073000FF(R17-20)00FF 00FF 01FE 00C60x0050005074100FF(R17-20)00FF 00FF 01FE 00C60x0060006812000FF(R17-20)00FF 00FF 01FE 00C60x0070007000500FF(R18-20)0005 0005 50C60x0080008833200FF(R17-20)00FF 00FF 01FE 00C60x0090009834200FF(R17-20)00FF

37、00FF 01FE 00C60x00a000a093000FF(R17-20)00FF 00FF 01FE 00C60x00b000b094000FF(R17-20)00FF 00FF 01FE 00C60x00c000c812000FF(R17-20)00FF 00FF 01FE 00C60x00d000d000300FF(R18-20)0003 0003 50C60x00e000e833200FF(R17-20)00FF 00FF 01FE 00C60x00f000f834200FF(R17-20)00FF 00FF 01FE 00C60x0100010093000FF(R17-20)00

38、FF 00FF 01FE 00C60x0110011094000FF(R17-20)00FF 00FF 01FE 00C60x0120012812000FF(R17-20)00FF 00FF 01FE 00C60x0130013000200FF(R18-20)0002 0002 50C60x0140014833200FF(R17-20)00FF 00FF 01FE 00C60x0150101000200FF(R17-20)0002 0000 0002 502C0x0160015834200FF(R17-20)00FF 00FF 01FE 00C60x0170016093000FF(R17-20

39、)00FF 00FF 01FE 00C60x0180017094000FF(R17-20)00FF 00FF 01FE 00C60x0190018812000FF(R17-20)00FF 00FF 01FE 00C60x01a0019000100FF(R18-20)0001 0001 50C60x01b001a833200FF(R17-20)00FF 00FF 01FE 00C60x01c001b834200FF(R17-20)00FF 00FF 01FE 00C60x01d001c093000FF(R17-20)00FF 00FF 01FE 00C60x01e001d094000FF(R17

40、-20)00FF 00FF 01FE 00C60x01f001e092000FF(R17-20)00FF 00FF 01FE 00C60x020001f000600FF(R18-20)0006 0006 50C60x0210020833200FF(R17-20)00FF 00FF 01FE 00C60x0220021834200FF(R17-20)00FF 00FF 01FE 00C60x0230022093000FF(R17-20)00FF 00FF 01FE 00C60x0240023094000FF(R17-20)00FF 00FF 01FE 00C60x0250024092000FF(

41、R17-20)00FF 00FF 01FE 00C60x0260025000400FF(R18-20)0004 0004 50C60x0270026833200FF(R17-20)00FF 00FF 01FE 00C60x0280027834200FF(R17-20)00FF 00FF 01FE 00C60x0290028076400FF(R17-20)00FF 00FF 01FE 00C60x02a0029091000FF(R17-20)00FF 00FF 01FE 00C60x02b002a077100FF(R17-20)00FF 00FF 01FE 00C60x02c002b081000FF(R17-20)00FF 00FF 01FE 00C60x02d002c074100FF(R17-20)00FF 00FF 01FE 00C60x02e002d828300FF(R17-20)00FF 00FF 01FE 00C60x02f002e094000FF(R17-20)00FF 00FF 01FE 00C60x030002f829400FF(R17-20)00FF 00FF 01FE 00C60x0310030038900FF(R17-20)00FF 00FF 01