組合邏輯電路分析與設(shè)計(jì)

1、組合邏輯電路分析與設(shè)計(jì)1、 實(shí)驗(yàn)原理組合邏輯電路一般是由若干基本邏輯單元組合而成，它的特點(diǎn)是輸出信號(hào)僅取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來所處的狀態(tài)無關(guān)。門電路是最基本的無記憶邏輯單元。在設(shè)計(jì)中，盡量根據(jù)電路的主要特性選用已有的具有標(biāo)準(zhǔn)功能的中、大規(guī)模集成芯片，而門電路之類的小規(guī)模芯片則用來作為各種中規(guī)模芯片之間的接口，以協(xié)調(diào)他們的工作，這樣設(shè)計(jì)的電路工作可靠，設(shè)計(jì)者所花的時(shí)間少。1、組合邏輯電路的分析 所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。分析的主要步驟如下：（1） 由邏輯圖寫表達(dá)式。（2） 化簡(jiǎn)表達(dá)式。（3） 列真值表。（4） 描述邏輯功能。 2、組合邏輯電路

2、的設(shè)計(jì) 設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定，分別用與非門、譯碼器、數(shù)據(jù)選擇器實(shí)現(xiàn)該邏輯電路。組合邏輯電路的設(shè)計(jì)步驟如下：(1) 分析設(shè)計(jì)要求，設(shè)置輸入輸出變量并邏輯賦值。(2) 列真值表。(3) 寫出邏輯表達(dá)式，并化簡(jiǎn)。(4) 畫邏輯電路圖。設(shè)三人的意見為變量A、B、C，表決結(jié)果為函數(shù)L。對(duì)變量及函數(shù)進(jìn)行如下狀態(tài)賦值：對(duì)于變量A、B、C，設(shè)同意為邏輯“1”；不同意為邏輯“0”。對(duì)于函數(shù)L，設(shè)事情通過為邏輯“1”；沒通過為邏輯“0”。（1） 用與非門實(shí)現(xiàn)由真值表到最簡(jiǎn)表達(dá)式，得到相應(yīng)的最簡(jiǎn)表達(dá)式： 由表達(dá)式可以得到滿足設(shè)計(jì)要求的由與非門實(shí)現(xiàn)的邏輯電路： （1）與非門實(shí)現(xiàn)的三人表決電路（2） 用數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)將數(shù)據(jù)選擇器74LS151的地址信號(hào)A、B、C作為輸入量，在邏輯轉(zhuǎn)換儀底端得到相應(yīng)的最小項(xiàng)邏輯表達(dá)式L=ABC+ABC+ABC+ABC 該表達(dá)式為乘積和形式，當(dāng)其中任意一項(xiàng)為1時(shí)，L的值為1。將數(shù)據(jù)選擇器74LS151的D0D7作為控制信號(hào)，邏輯函數(shù)中出現(xiàn)的最小項(xiàng)，對(duì)應(yīng)的D等于1，沒有出現(xiàn)代最小項(xiàng)對(duì)應(yīng)的D等于0，能端=0 。 電路圖如下： （2）數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)的三人表決電路（3） 用譯碼器74LS138實(shí)現(xiàn)將最小項(xiàng)邏輯表達(dá)