用CMOS傳輸門和CMOS非門設(shè)計邊沿D觸發(fā)器

1、數(shù)字電子技術(shù)研究性學(xué)習(xí)用CMO聯(lián)輸門和CMOSF門設(shè)計邊沿D觸發(fā)器姓名：賈嵐婷學(xué)號：班級：通信1307指導(dǎo)老師：侯建軍目錄摘要3關(guān)鍵字3正文31 電路結(jié)構(gòu)圖及其原理31 1傳輸門312與非門31 3D觸發(fā)器電路42 電路工作原理仿真53 特征方程、特征表、激勵表與狀態(tài)圖54 1特征方程55 2特征表533激勵表634狀態(tài)圖64激勵彳t號D的保持時間和時鐘CP的最大頻率65設(shè)計的D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器和T觸發(fā)器85.1D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器85.2D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器96基于CMOS勺D觸發(fā)器芯片與基于TTL的D觸發(fā)器芯片外特性比較分析117 CMOSD觸發(fā)器的應(yīng)用一一CD4013觸摸開關(guān)

2、138 總結(jié)148 1 總結(jié) 148. 2感想14參考文獻15摘要：本文主要研究了用CMO恭輸門和CMOSE門設(shè)方f邊沿D觸發(fā)器。首先分析CMO恭輸門和CMOS1非門原理；然后設(shè)計出CMO恭輸門和CMOSE門設(shè)方t邊沿D觸發(fā)器；闡述電路工作原理；寫出特征方程，畫出特征表，激勵表與狀態(tài)圖；計算出激勵信號D的保持時間和時鐘CP的最大頻率；將設(shè)計的D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器和T觸發(fā)器，最后對CMOS1成的D觸發(fā)器進行辨證分析。關(guān)鍵詞：CMO廢輸門；CMOSE門；邊沿D觸發(fā)器；1 .結(jié)構(gòu)圖以及功能1.1 CMO恭輸門圖1傳輸門的結(jié)構(gòu)圖原理：所謂傳輸門（TG就是一種傳輸模擬彳t號的模擬開關(guān)。CMO微輸門由

3、一個P溝道和一個N溝道增強型MOST并聯(lián)而成，如上圖所示。設(shè)它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為0V到+5V。為使襯底與漏源極之間的PN結(jié)任何時刻都不致正偏，故T2的襯底接+5V電壓，而T1的襯底接地。傳輸門的工作情況如下：當(dāng)C端接低電壓0V時T1的柵壓即為0V,vI取0V到+5V范圍內(nèi)的任意值時，TN均不導(dǎo)通。同時，TP的柵壓為+5V,TP亦不導(dǎo)通?？梢?，當(dāng)C端接低電壓時，開關(guān)是斷開的。為使開關(guān)接通，可將C端接高電壓+5V。此時T1的柵壓為+5V,vI在0V到+3V的范圍內(nèi)，TN導(dǎo)通。同時T2的棚壓為-5V,vI在2V到+5V的范圍內(nèi)T2將導(dǎo)通。由上分析可知，當(dāng)vIV+3V

4、時，僅有T1導(dǎo)通，而當(dāng)vI>+3V時，僅有T2導(dǎo)通當(dāng)vI在2V到+3V的范圍內(nèi)，T1和T2兩管均導(dǎo)通。進一步分析還可看到，一管導(dǎo)通的程度愈深，另一管的導(dǎo)通程度則相應(yīng)地減小。換句話說，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。由于兩管系并聯(lián)運行，可近似地認(rèn)為開關(guān)的導(dǎo)通電阻近似為一常數(shù)。這是CMOS專輸出門的優(yōu)點。1.2 CMOST非門linn 圖2與非門的結(jié)構(gòu)圖原理：CMOSF非門的組成如上圖所示，其工作原理如下：A=0,B=0時，T1、T2并聯(lián)(ON,T3、T4串聯(lián)(OFF),輸出丫=1。A=0,B=1時，T1(OFF),T2(ON,T4(ON,T3(OFF,輸出Y=1。A=1,B

5、=0時，T1(ON,T2(OFF),T3(ON,T4(OFF),輸出Y=1。A=1,B=1時，T1、T2并聯(lián)(OFF),T3、T4串聯(lián)(ON,輸出Y=0。因此構(gòu)成與非的關(guān)系。主期發(fā)器從觸發(fā)善圖3D觸發(fā)器結(jié)構(gòu)圖原理：當(dāng)CP的上升沿到達（即CP跳變?yōu)?,CP'下降為0）時,TG1截止,TG2導(dǎo)通，切斷了D信號的輸入，由于G1的輸入電容存儲效應(yīng),G1輸入端電壓不會立即消失，于是Q'、Q'在TG1截止前的狀態(tài)被保存下來；同時由于TG3導(dǎo)通、TG4截止，主觸發(fā)器的狀態(tài)通過TG3和G3送到了輸出端，使Q=Q=D（CP上升沿到達時D的狀態(tài)），而Q=Q=Q在CP=1,CP'=0

6、期間,Q=Q'=D,Q=Q=D的狀態(tài)一直不會改變，直到CP下降沿到達時（即CP跳變?yōu)?,CP'跳變?yōu)?）,TG2、TG3又截止,TG1、TG4又導(dǎo)通，主觸發(fā)器又開始接收D端新數(shù)據(jù)，從觸發(fā)器維持已轉(zhuǎn)換后的狀態(tài)?？梢?，這種觸發(fā)器的動作特點是輸出端的狀態(tài)轉(zhuǎn)換發(fā)生在CP的上升沿，而且觸發(fā)器所保持的狀態(tài)僅僅取決于CP上升沿到達時的輸入狀態(tài)。正因為觸發(fā)器輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CP的上升沿（即CP的上升沿）,所以這是一個CP上升沿觸發(fā)的邊沿觸發(fā)器，CP上升沿為有效觸發(fā)沿，或稱CP上升沿為有效沿（下降沿為無效1）。若將四個傳輸門的控制信號CP和CP極性都換成相反的狀態(tài)，則CP下降沿為有效沿，而

7、上升沿為無效沿。2 .CMOS成的D觸發(fā)器工作原理仿真CD4013Vdd（+5V）X1尸尸圖5仿真圖qK3、>cpQRd圖4仿真原理圖3 .寫出特征方程，畫出特征表，激勵表與狀態(tài)圖特征方程特征表表1特征表CPD（聲同激勵表表2激勵表QnQn+1D00011100111狀態(tài)轉(zhuǎn)換圖A0圖6D觸發(fā)器狀態(tài)轉(zhuǎn)換圖4 .激勵信號D勺保持時間和時鐘CP勺最大頻率概念：平均傳輸延遲時間它是指門電路在輸入脈沖波形的作用平均傳輸延遲時間是表示門電路開關(guān)速度的參數(shù),下，輸出波形相對于輸入波形延遲了多少時間。圖7門電路傳輸延遲時間導(dǎo)通延遲時間tPHL:輸入波形上升沿的50%倒直處到輸出波形下降沿50%幅值處所需

8、要的時間。截止延遲時間tPLH:從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時間。平均傳輸延遲時間tpd:%LHtpHLtpd2四個傳輸門（TG具有傳車延遲（tpd）,五個反相器（G）也具有傳輸延遲（tpdl）,并且傳輸門（TG）在導(dǎo)通和截止轉(zhuǎn)換時會存在延遲（tpd2）。當(dāng)CP=1時,TG1導(dǎo)通,TG2截止,D端輸入信號送人主觸發(fā)器中，使Q2=，Q3=D,但這時主觸發(fā)器尚未形成反饋連接，不能自行保持。Q2、Q3艮隨輸入端硼的狀態(tài)變化；由于TG休DG1存在傳輸延遲設(shè)二者總的延遲時間為Tsu,如果D在C而1跳變?yōu)?前小于Tsu時間內(nèi)發(fā)生跳變5,則跳變后的信號5由于在傳輸過程中的

9、延時Tsu無法在CPHK變前彳送到Q2,而此時CPHK變完成，TG-3I通TG4B止，Q2勺狀態(tài)方會通過TG3專送到從觸發(fā)器中（Q4）,從而通過G3專到了輸出端。這時，由于TG1已經(jīng)截止，而且跳變力沒有傳送到Q2,所以也不會有電容電壓保持D,所以方就會衰弱消失，也阻止了其進入TG3f擾輸出端的可能。所以，輸入信號DR有在CPK變之前Tsu的時間里準(zhǔn)備好，觸發(fā)器才能將數(shù)據(jù)鎖存到Q俞出端口，Tus也就是所說的能夠保證信號的建立時間由于傳輸門TG由具有延日效應(yīng)的MOS和負(fù)載電容CL構(gòu)成，所以在導(dǎo)通和截止時會存在延時tpd2。設(shè)tpd2為狀態(tài)轉(zhuǎn)換延遲，T2為信號傳輸延遲。將兩者進行比較，得出兩種情況：

10、(1)當(dāng)T2>tpd2時，不需有維持信號時間。分析：我們不妨以極限的思想討論，tpd無限小，T2正常延遲數(shù)量級。此時TG'1相當(dāng)于理想開關(guān)，當(dāng)時鐘下降沿時瞬間關(guān)閉。因此此后的輸入端D的狀態(tài)變化不可能傳到Q1,更不可能影響到后續(xù)的信號傳輸。(2)當(dāng)T2<tpd2時，信號輸入維持時間為：tpd2-T2.分析：當(dāng)信號輸入端DECP由1跳變?yōu)?。后，如果在某個時間(此時暫不限定具體時間段)經(jīng)過TG假入到Q1后，會通過G1門傳送到Q減者反饋電路Q1-TG2-G2-Q2(此時TG利能會已經(jīng)導(dǎo)通，具體情況后續(xù)會詳細(xì)分析)傳送到Q2,進而影響到Q"口輸出端的狀態(tài)，使之出現(xiàn)振蕩?，F(xiàn)在

11、我們討論能使D導(dǎo)突變信號干擾到輸出端的具體時間段數(shù)值。由于狀態(tài)轉(zhuǎn)換延遲時間為tpd2,傳輸時間為T2,只需在DB變信號沒有在TG1開關(guān)截止前傳輸?shù)絈1即可，也就是說,DB變信號如果在TG畸定截止后仍沒傳送到Q1,就不會對后續(xù)信號造成影響。那么需要的保持時間T=tpd2-T2。進一步解釋就是，如果信號陳CPF降?目后T的時間段內(nèi)發(fā)生了跳變，那么跳變的信號D就會干擾到后面的信號。圖8D觸發(fā)器波形圖1.信號D呆持時間CP=0寸Jt號必過TG1和一個非門到達TG3勺輸入端，需要兩個延遲時間，即2tpd,同時經(jīng)過一個非門到達TG僅需一個延時時間，即1tpd,因而信號D勺保持時間thold=2tpd+tp

12、d=3tpd。頻率要求當(dāng)CPI0變?yōu)?的上升沿時刻，TG3F口TG2#通。此時觸發(fā)器1將輸入信號D呆存下來，并且經(jīng)過兩個延時時間，即2tpd，信號必過TG僑口非門到達輸出端，tout=2tpd。由信號D勺保持時間和輸出時延可得，時鐘CP勺高低電平保持時間須分別滿足以下條件：tCPL>thold=3tpdtCPH>tout=3tpd則：TCP=tCPL+tCPH>6tpdfCP<1/6tpd5 .將設(shè)計的D蟲發(fā)器車換成JKI蟲發(fā)器和T觸發(fā)器D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器d蟲發(fā)器的狀態(tài)方程是：q*=djk觸發(fā)器的狀態(tài)方程是：Q*=JQ'+K'Q。讓兩式相等可得：D

13、=JQ'+K'Q。用門電路實現(xiàn)上述函數(shù)即可轉(zhuǎn)換成為jk觸發(fā)器圖9D觸發(fā)器轉(zhuǎn)換JKM發(fā)器電路圖D觸發(fā)器轉(zhuǎn)成T觸發(fā)器圖10D觸發(fā)器轉(zhuǎn)換稱T觸發(fā)器電路圖6 .CMOS成的硼發(fā)器與TTL構(gòu)成的例發(fā)器比較常用的TTL型雙D觸發(fā)器74LS74弓|腳功能如圖8所示，CMOS1雙D觸發(fā)器CC4013弓I腳功能如圖9所示。圖874LS74引腳功能QzQ:CP；R：dD± S2d ii口iiri 口14 fl31211” 0 廠 |_1 Qn q- 1cO-IDRdCl<IJ1 516 7"" ""0 Qi Qi CPi Rjd D| Sjd

14、 GND圖9 CD4013引腳功能74LS4存口 74HC47rB是雙D蟲發(fā)器，其功能比較的多，可用作寄存器，移位寄存器，振蕩器，單穩(wěn)態(tài)，分頻計數(shù)器等功能。不同白是74LS74是由TTL門電路成而74HC7提由CMOS門電路構(gòu)成，下面我將分析比較兩塊芯片的功能。下面以TTL電路:74LS74芯片和CMOS路:74HC74芯片為例,討論TTLH及CMOS路的特點，進而分析好壞。為了比較方便，參數(shù)均采用額定參數(shù).具體參數(shù)見表3所示.表374LS74,74HC74部分參數(shù)對照表74LS7474HC74功耗P(mW2傳輸延遲Tpd(ns)19ns17nsTplh(ns)1320Tphl(ns)2520

15、Tsu(ns)2016Th(ns)5TA(C)0-70-4085二者比較分析：1. 靜態(tài)功耗CMOS成電路采用場效應(yīng)管，且都是互補結(jié)構(gòu)，工作時兩個串聯(lián)的場效應(yīng)管總是處于一個管導(dǎo)通另一個管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。根據(jù)上表的數(shù)據(jù)可知，74HC7m片的靜態(tài)功耗為。同時74LS74芯片通過提高電路中個電阻的阻值，改變電阻的連接方向，降低了功耗。通過上表參數(shù)可知，74LS74的功耗為20mw兩者相比較，雖然功耗都非常低，接近于0,但是CMOS成電路74HC74芯片的靜態(tài)功耗更低，兩個相差四個數(shù)量級。2. 工作電壓范圍CMOS成電路供電簡單

16、，供電電源體積小，基本上不需穩(wěn)壓。由上表可知，74HC74芯片的供電電源范圍為2-6V,遠遠大于74LS74芯片的供電電源范圍。3. 邏輯擺幅CMOS成電路的邏輯高電平"1"、邏輯低電平"0”分別接近于電源高電位VD或電源低電位VSS由上表可知，輸出電壓Uout為-VCC+,當(dāng)VDD=6VVSS=0V寸，輸出邏輯擺幅近似7V。而74LS74芯片的輸出電壓擺幅為。因此，CMOS成電路74HC7m片的邏輯擺幅比TTL集成電路的74LS74大，似的電源電壓得到了充分的利用。4. 抗干擾能力CMO的高低電平之間相差比較大、抗干擾性強，TTL則相差小，抗干擾能力差。根據(jù)上表

17、中的參數(shù)可知，74HC74芯片的高低電平差距為7V,74LS74芯片的高低電平差距為.所以可知74HC7m片的抗干擾能力更強.根據(jù)上表的參數(shù)無法計算出電壓噪聲容限，所以只能利用典型值進行定性分析.CMOS!成電路的電壓噪聲容限的典型值為電源電壓的45%保證值為電源對于VDD=15VJ供30%。隨著電源電壓的增加，噪聲容限電壓的絕對值將成比例增加。電電壓（當(dāng)VSS=0M）,電路將有7V&右的噪聲容限5. 扇出系數(shù)扇出能力是用電路輸出端所能帶動的輸入端數(shù)來表示的。由于CMOS成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS成電路用來驅(qū)動同類型，如不考慮速度，一般可

18、以驅(qū)動50個以上的輸入端.通常門的驅(qū)動能力由前級門輸出的高低電平，輸出的驅(qū)動電流及后級門的輸入電流等參數(shù)決定。當(dāng)兩個電路驅(qū)動同類型的電路時，CMOS路的驅(qū)動能力比TTL電路強得多。但是，靜態(tài)情況下估算出的CMOS扇出系數(shù)往往很大，實際使用時考慮到門電路的輸入電容等因素的影響，電路中的充、放電將直接影響到信號的傳輸速度。因此，在信號的頻率較高時，CMO電路的扇出系數(shù)一般取1020左右。用CMOS動CMOS時通常不考慮扇出系數(shù)。用CMOS直接驅(qū)動TTL門肘，通常一個只能驅(qū)動一個。6. 集成度，溫度穩(wěn)定性能由于CMOS成電路的功耗很低，內(nèi)部發(fā)熱量少，所以集成度可大大提高。而且，CMOS電路線路結(jié)構(gòu)和

19、電氣參數(shù)都具有對稱性，在溫度環(huán)境發(fā)生變化時，某些參數(shù)能起到自動補償作用，因而CMOS成電路的溫度特性非常好。由上表可知74HC74勺工作溫度范圍為-4085C,而74LS74的工作溫度范圍是0-70C。因此，CMOS成電路74HC74&片的溫度穩(wěn)定性能相比于CMOS成電路74HC7m片更好，同時集成度也更高。7. 傳輸時間根據(jù)上表的參數(shù)可知，CMOS成電路74HC7花片的傳輸延遲時間為17ns,TTL集成電路的74LS74芯片的延遲時間為19ns,兩者傳輸延遲時間同一數(shù)量級，大小幾乎相等，傳輸時間都很短，傳輸速度快。TTL電路以雙極型晶體管為開關(guān)元件，所以又稱雙極型集成電路。雙極型數(shù)字

20、集成電路是利用電子和空穴兩種不同極性的載流子進行電傳導(dǎo)的器件。它具有速度高（開關(guān)速度快）、驅(qū)動能力強等優(yōu)點，但其功耗較大，集成度相對較低。TTL電路以雙極型晶體管為開關(guān)元件，所以又稱雙極型集成電路。雙極型數(shù)字集成電路是利用電子和空穴兩種不同極性的載流子進行電傳導(dǎo)的器件。它具有速度高（開關(guān)速度快）、驅(qū)動能力強等優(yōu)點，但其功耗較大，集成度相對較低。MO電路又稱場效應(yīng)集成電路，屬于單極型數(shù)字集成電路。單極型數(shù)字集成電路中只利用一種極性的載流子（電子或空穴）進行電傳導(dǎo)。它的主要優(yōu)點是輸入阻抗高、功耗低、抗干擾能力強且適合大規(guī)模集成。CMOSTTL電路相互比較：1） TTL電路是電流控制器件，而CMOS

21、路是電壓控制器件。2） TTL電路的速度快，傳輸延遲時間短（5-10ns），但是功耗大。COMS路的速度慢，傳輸延遲時間長（25-50ns）,但功耗低。COMS路本身的功耗與輸入信號的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。3） 由于CMOS成電路的功耗很低，內(nèi)部發(fā)熱量少，而且，CMOS路線路結(jié)構(gòu)和電氣參數(shù)都具有對稱性，在溫度環(huán)境發(fā)生變化時，某些參數(shù)能起到自動補償作用，因而CMOS成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55+125；塑料封裝的電路工作溫度范圍為-45+85。4） CMOS電路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此不用的輸入端不應(yīng)

22、開路，接到地或者電源上。CMOS路的優(yōu)點是噪聲容限較寬，靜態(tài)功耗很小。D觸發(fā)器的應(yīng)用一一CD4013I蟲摸開關(guān)M為觸摸電極片，手指摸一下M使人體泄漏的交流電在R4上的壓降，其正半周信號進入IC1的第3腳即單穩(wěn)態(tài)電路的CP端，使單穩(wěn)態(tài)電路反轉(zhuǎn)進入瞬時，其輸出端Q即1腳由原來的低電位跳變?yōu)楦唠娢?，此高電位?jīng)R1向C2充電，使4腳即R1端的電位上升，當(dāng)上升到復(fù)位電位時，單穩(wěn)態(tài)電路復(fù)位，1腳恢復(fù)低電位。所以每觸摸一次電極片M1腳就輸出一個固定寬度的正脈波。此正脈波將直接加到11腳即雙穩(wěn)態(tài)電路的CP端，使雙穩(wěn)態(tài)電路反轉(zhuǎn)一次，其輸出端Q即13腳電位就改變一次。當(dāng)13腳為高電位時，Q1的基極透過R2獲得正向

23、電流而開通，使繼電器動作，進而以它的接點來做控制。由此可見，每觸摸一次電極片M就能實現(xiàn)繼電器“開”或“關(guān)”的動作。CPI1IL - -圖10CD4013觸摸開關(guān)電路原理圖8.總結(jié)總結(jié)：在撰寫數(shù)電研討論文的過程，學(xué)生逐字推敲，精益求精，力求使整個論文思路清晰，文筆簡潔，格式正確，講解透徹而不累贅，希望通過這篇論文對自己的數(shù)電研討成果做一個階段性的總結(jié)，同時加深自己對相關(guān)知識的理解。在撰寫這篇研討時，我查閱很多資料，對D觸發(fā)器進行了充分的原理，對書本上有關(guān)CMOS1路和TTL電路進行了復(fù)習(xí)。與此同時，我瀏覽了很多課外文獻，發(fā)現(xiàn)了一片更廣闊的天空，閱讀大家的思想可以讓自己有巨大的收獲！通篇來看，本文：1 .注重理論知識與實際的聯(lián)系。在研究D觸發(fā)器理論的同時，對實際芯片74HC74與74LS74相比較，從功耗、抗干擾能力等方面進行對比分析，既在理論方面上對D觸發(fā)器進行了掌握，也在實際方面對D觸發(fā)器的應(yīng)用有了些許了解。2 .注重哲學(xué)思想（從局部到整體，再從整體到局部，辨證思想）的運用。哲學(xué)是知識中的知識，首先應(yīng)用局部到整體的思想，分析構(gòu)成D觸發(fā)器的門電路：傳輸門和與非門，再從整體到局部分析其性能。緊接著用辯證的思想對74HC74和74LS74進行分析，分析其優(yōu)缺點。3 .注意對軟件的應(yīng)用。在撰寫這篇論文時，我用multisim進行仿真，在利用