VerilogHDL乘法器

1、目錄一、設(shè)計(jì)的性質(zhì)、目的和任務(wù) 2 2二、設(shè)計(jì)課題要求 2 21、基本要求22、設(shè)計(jì)內(nèi)容2三、總體設(shè)計(jì) 3 31、輸入模塊32、乘法模塊43、選擇模塊54、顯示模塊75、符號(hào)模塊錯(cuò)誤！未定義書(shū)簽。四、總體調(diào)試與仿真結(jié)果,13,13五、調(diào)試中遇到的問(wèn)題及解決的方法 1313六、課程設(shè)計(jì)過(guò)程中的體會(huì)和感想 1414七、建議,15一、設(shè)計(jì)的性質(zhì)、目的和任務(wù)熟悉EDA設(shè)計(jì)方法、設(shè)計(jì)語(yǔ)言和開(kāi)發(fā)軟件及設(shè)計(jì)實(shí)例，利用掌握的一 種 硬 件 描 述 語(yǔ) 言 (AHDL/VHDL/VerilogHDL)和EDA開(kāi) 發(fā) 工 具(MaxPlusn)進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)及仿真。 通過(guò)課程設(shè)計(jì)的鍛煉， 要求學(xué)生掌握電路

2、的一般設(shè)計(jì)方法，具備初步的獨(dú)立設(shè)計(jì)能力，提高綜合運(yùn)用所學(xué)的理論知識(shí)獨(dú)立分析和解決問(wèn)題的能力，培養(yǎng)學(xué)生的創(chuàng)新精神。二、設(shè)計(jì)課題要求(1)基本要求掌握現(xiàn)代大規(guī)模集成數(shù)字邏輯電路的應(yīng)用設(shè)計(jì)方法，進(jìn)一步掌握電子儀器的正確使用方法，以及掌握利用計(jì)算機(jī)進(jìn)行電子設(shè)計(jì)自動(dòng)化(EDA)的基本方法。(2)設(shè)計(jì)內(nèi)容設(shè)計(jì)一個(gè)兩個(gè)5位數(shù)相乘的乘法器。 用發(fā)光二極管顯示輸入數(shù)值， 用7段顯示器顯示十進(jìn)制結(jié)果。乘數(shù)和被乘數(shù)分兩次輸入。在輸入乘數(shù)和被乘數(shù)時(shí)，要求顯示十進(jìn)制輸入數(shù)據(jù)。輸入顯示和計(jì)算結(jié)果顯示，采用分時(shí)顯示方式進(jìn)行，可參見(jiàn)計(jì)算器的顯示功能。注意，如果除法功能為引用功能模塊，則難度系數(shù)將按照1到2.5計(jì)算。#設(shè)計(jì)提示

3、（僅供參考）：通常表示帶符號(hào)二進(jìn)制數(shù)時(shí)，最高位為“0”表示“+”號(hào)，最高位為“1”表示“-”號(hào)，例如，01101表示“+1101”，而11101則表示“-1101”。乘法運(yùn)算通常采用移位相加方法實(shí)現(xiàn)，見(jiàn)簡(jiǎn)略示意圖。最終符號(hào)則用兩個(gè)數(shù)的最高位采用“異或”邏輯得到。三、總體設(shè)計(jì)基于VerilogHDL硬件語(yǔ)言的乘法器設(shè)計(jì)（1）輸入模塊該模塊為乘數(shù)和被乘數(shù)輸入， 由ch（表示乘號(hào)） 、rst（表示復(fù)位） 控制。 當(dāng)rst=0、ch=0時(shí)，輸入被乘數(shù)AQ當(dāng)rst=0、ch=1時(shí)，輸入乘數(shù)BQ當(dāng)rst=1時(shí)，無(wú)論ch=0或1,輸入均為零。程序如下：moduleshuru(date,ch,AO,BO,rs

4、t);inputch;生成模塊如下:-huruDATEE3.0JRO3.O!CHBOO-。丁,RST2inputrst;input3:0date;output3:0AO,BO;reg3:0AO,BO;always(date)begincase(ch,rst)2b00:AO=date;2b10:BO=date;2b01:AO=4b0000;2b11:BO=4b0000;default:beginAO=4bx;BO=4bx;endendcaseendendmodule波形仿真如下： 仿真輸入被乘數(shù)10,乘數(shù)12;當(dāng)復(fù)位為1時(shí)，輸入的14和11均無(wú)效。N自飾：囹的L加葉叫川Qyns6叩下國(guó)朋-111

5、由1daleDllMX12一XMX11；WAODO加X(jué)。W60D12工X。X0(2)乘法模塊將乘數(shù)b的每一位與被乘數(shù)a相乘，如果b的該位為0則相乘得0;如果b的該位為1則相乘后左移相應(yīng)的位數(shù)弁寄存，最后累加得出最終結(jié)果。程序如下：modulemult(out,a,b,clk);mult;吁工m ,0OUTET. 3CLKS3：生成模塊如下:output7:0out;input3:0a,b;inputclk;wire7:0out;wire5:0out1;wire7:0out2;reg6:0temp3;reg5:0temp2;reg4:0temp1;reg3:0temp0;function3:0m

6、ult4;input3:0operand;inputsel;beginmult4=(sel)?(operand):4b0000;endendfunctionalways(posedgeclk)begintemp0=mult4(a,b0);temp1=(mult4(a,b1)1);temp2=(mult4(a,b2)2);temp3=(mult4(a,b3)3);endassignout1=temp0+temp1;assignout2=temp2+temp3;assignout=out1+out2;endmodule波形仿真如下：仿真11*12（3）選擇模塊由ch（表乘號(hào)鍵）、dh（表等號(hào)鍵）控

7、制，當(dāng)ch=0,dh=0時(shí)選擇被乘數(shù)的數(shù)值（ai）和符號(hào)（fa）；當(dāng)ch=1,dh=0（即按下乘號(hào)鍵）時(shí)選擇乘數(shù)的數(shù)值（bi）和符號(hào)（fb）;當(dāng)ch=1,dh=1（即同時(shí)按下乘號(hào)鍵和等號(hào)鍵）時(shí)選擇結(jié)果的數(shù)值（ci）和符號(hào)（fc）c程序如下：modulechoose(ch,dh,ai,bi,ci,fa,fb,fc,out,fo)；inputfa,fb,fc;input3:0ai,bi;input7:0ci;inputch,dh;outputfo;output7:0out;regfo;reg7:0out;always(aiorbiorci)begincase(ch,dh)2b00:beginout

8、=ai;fo=fa;end2b10:beginout=bi;fo=fb;end2b11:beginout=ci;fo=fc;生成模塊如下:enddefault:beginout=8bx;fo=1bx;endendcaseendendmodule波形仿真如下：仿真被乘數(shù)為-9,乘數(shù)為10,結(jié)果為-11,選擇結(jié)果為fo和out。IMarnevalueIzuu.uns4UU.UTIStjuu.un99-ch0dh0fa1（4）顯示模塊顯示模塊有LED顯示模塊和數(shù)碼管顯示模塊。LED顯示模塊輸入Ri為四位二進(jìn)制數(shù)，分別取反賦值給L0,L1,L2,L3,由L0,L1,L2,L3控制LED的亮滅（輸入1燈

9、亮，輸入0燈滅）。程序如下：moduleledxian(Ri,L0,L1,L2,L3);input3:0Ri;outputL0,L1,L2,L3;assignL0=Ri0;assignL1=Ri1;assignL2=Ri2;assignL3=Ri3;endmodule把1fofoalKciOLalKciOL310119310119DODD生成模塊如下:部 EWL1rL口iqLa,J1;1!.；|1|4-1i L20L0RI3BILJ.fl_2L3j波形仿真如下:N3rl住,Value.aioOns40Q.QnE1600.0ns1ARj*B1010L1010X0101-1L3a9L21LI09L

10、O1數(shù)碼管顯示模塊二進(jìn)制轉(zhuǎn)十進(jìn)制：Step=0時(shí)，進(jìn)行初始化；step=1時(shí)，若輸入最高位有百位則A3加1,若最高位有十位則A2加1,若最高位只有個(gè)位則A1加1;Step=2時(shí)，分別將寄存數(shù)A3,A2,A1賦值給bai,shi,ge。如此循環(huán)直到輸入值為0modulebdzhuanhuan(clk,DB,bai,shi,ge);inputclk;input7:0DB;output3:0bai,shi,ge;reg3:0A1,A2,A3,bai,shi,ge;reg8:0LDB;reg2:0step;always(posedgeclk)begincase(step)0:beginLDB7:0=D

11、B;step=1;A1=0;A2=0;A3=100)beginA3=A3+1;LDB=10)&(LDB100)beginA2=A2+1;LDB=1)&(LDB10)beginA1=LDB;LDB=0;endelsebeginstep=2;endend2:beginbai=A3;shi=A2;ge=A1;step=0;enddefault:step=0;endcaseendendmodule波形仿真如下:控制數(shù)碼管各段的亮滅達(dá)到顯示09的目的。moduleshumaxian(b,s,g,bai,shi,ge);input3:0bai,shi,ge;output7:0b,s,g;reg7:0b,s

12、,g;always(1)begincase(bai)4d0:b=8b00000011;4d1:b=8b10011111;4d2:b=8b00100101;4d3:b=8b00001101;4d4:b=8b10011001;4d5:b=8b01001001;4d6:b=8b01000001;4d7:b=8b00011111;4d8:b=8b00000001;4d9:b=8b00001001;default:b=8bx;endcaseendalways(1)begincase(shi)4d0:s=8b00000011;4d1:s=8b10011111;4d2:s=8b001001014d3:s=8

13、b000011014d4:s=8b100110014d5:s=8b010010014d6:s=8b010000014d7:s=8b000111114d8:s=8b000000014d9:s=8b00001001default:s=8bx;endcaseendalways(1)begincase(ge)4d0:g=8b000000114d1:g=8b100111114d2:g=8b001001014d3:g=8b000011014d4:g=8b100110014d5:g=8b010010014d6:g=8b010000014d7:g=8b000111114d8:g=8b000000014d9:g

14、=8b00001001default:g=8bx;endcaseendendmodule波形仿真如下:0010010101(N0001ODC1T111(5)符號(hào)模塊(按下乘號(hào))輸入乘數(shù)的符號(hào)，程序如下。用異或運(yùn)算結(jié)果的符號(hào)。modulesign(fin,fa,fb,ch);inputch,fin;outputfa,fb;7口用乘號(hào)控制，當(dāng)ch=0(未按下乘號(hào))輸入被乘數(shù)的符號(hào)，當(dāng)ch=1regfa,fb;always(fin)beginif(ch=0)beginfa=fin;endif(ch=1)beginfb=fin;endendendmodule符號(hào)輸出時(shí)滅掉數(shù)碼管除符號(hào)位以外的其他段，程序如下modulemieguan(in,out,rst);inputin,rst;output7:0out;reg7:0out;always(1)begincase(in,rst)2b10:out=8b1111_1101;2b00:out=8b1111_1111;2b01:out=8b1111_1111;2b11:out=8b1111_1111;default:out=8bx;endcaseendendmod