基于CPLD的測(cè)試系統(tǒng)接口設(shè)計(jì)

1、基于CPLD的測(cè)試系統(tǒng)接口設(shè)計(jì)     引言    CLPD(復(fù)雜可編程邏輯器件)兼容了LPD(可編程邏輯器件)和通用門陣列的優(yōu)點(diǎn)，具有編程靈活、可實(shí)現(xiàn)較大規(guī)模電路的特點(diǎn)，同時(shí)具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、質(zhì)量穩(wěn)定、可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)之中。    1、CPLD在測(cè)試系統(tǒng)中的作用    隨著計(jì)算機(jī)和微電子技術(shù)的迅猛發(fā)展，單片機(jī)技術(shù)被廣泛應(yīng)用到各種智能儀表、工業(yè)控制及家用電器控制領(lǐng)域。但是它

2、們?cè)谔岣唠娐钒宓募啥取⒃鰪?qiáng)系統(tǒng)功能的同時(shí)也帶來了很多測(cè)試和維修上的問題。傳統(tǒng)的測(cè)試儀器和設(shè)備(如萬用表、示波器、邏輯分析儀等)已不能適應(yīng)現(xiàn)代測(cè)試要求，更無法快捷地診斷出系統(tǒng)的故障所在，因此給一個(gè)產(chǎn)品的生產(chǎn)和維護(hù)帶來了諸多困難。    為了提高診斷效率，我們?cè)O(shè)計(jì)了一套基于虛擬儀器的單片機(jī)電路板故障測(cè)試診斷系統(tǒng)。    本系統(tǒng)接口的硬件部分由仿真cPu、sRAM、RS232接口芯片、各種接插件加上核心控制電路構(gòu)成(見圖1)。對(duì)于核心控制電路可以考慮兩種方案:一種是采用TL集成電路塊如74LS573、74璐135、74LS24、74璐24

3、5等幾十個(gè)芯片構(gòu)成;另一種是采用CPLD構(gòu)成。    下面對(duì)兩種方案進(jìn)行比較。    1)可靠性    2)可調(diào)整性    CPL/DFPGA可以通過軟件編程而對(duì)其硬件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，它采用先進(jìn)的JTAc-ISP和在系統(tǒng)配置編程方式，在十SV工作電平下可隨時(shí)對(duì)CPLD進(jìn)行全部或部分地在系統(tǒng)編程，其編程次數(shù)多達(dá)1萬次，而傳統(tǒng)竹L器件不能再改變其邏輯功能，即使設(shè)計(jì)有誤也無法很快進(jìn)行調(diào)整。    3)可移植性   

4、; 由于開發(fā)工具的通用性、設(shè)計(jì)語言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過程幾乎與所用CPLD的硬件結(jié)構(gòu)沒有關(guān)系，所以設(shè)計(jì)成功的各類邏輯功能塊軟件有很好的兼容性和可移植性，它幾乎可用于任何型號(hào)的CPLD中，而傳統(tǒng)的TL器件根本不具有可移植性。    4)開發(fā)周期    由于相應(yīng)的EDA軟件功能完善而強(qiáng)大，仿真方式便捷而實(shí)時(shí)，開發(fā)過程形象而直觀，兼之硬件因素涉及甚少，因此可以在很短時(shí)間內(nèi)完成十分復(fù)雜的系統(tǒng)設(shè)計(jì)，而傳統(tǒng)的TrL器件從設(shè)計(jì)原理圖、印制版圖到制板、調(diào)試至少需花幾星期時(shí)間，更不用說調(diào)試成功需花的時(shí)間可能長(zhǎng)達(dá)數(shù)月之久。   

5、; 由以上比較可以看出，用CPLD實(shí)現(xiàn)系統(tǒng)硬件的核心控制電路更加合理。CPLD的功能示意圖見圖2。    本測(cè)試系統(tǒng)中，cPLD的主要功能是切換wR、TxD和RxD這3根信號(hào)線，因?yàn)镃PU在通信狀態(tài)和仿真狀態(tài)時(shí)都要用到這3根信號(hào)線。當(dāng)接口板在與PC機(jī)通信時(shí)，這3個(gè)信號(hào)輸人CPLD后輸出為wRI、TXDI和RXDI;當(dāng)CPU執(zhí)行測(cè)試程序發(fā)送測(cè)試數(shù)據(jù)到被測(cè)板時(shí)，它們又從CPLD輸出切換為WRZ、TxDZ和RxDZ。CPLD的另外一個(gè)主要工作是隔離接口板上的邵口、咫口的地址數(shù)據(jù)線和ALE、PSEN等控制線，防止被測(cè)板上的故障影響到自身工作。從圖1可以看到，即OUT、P2OUT、ALEOUT，PSENOUT正是印口線、PZ口線、ALE線、PSEN線經(jīng)隔離后才送到仿真頭的信號(hào)，而CPU的其他信號(hào)如PI口、T0，T1等則直接送到仿真頭上。另外，輸出信號(hào)AL是經(jīng)過鎖存的低地址信號(hào)線。測(cè)試結(jié)果的取回有3種方式:總線數(shù)據(jù)和SRAM、ROM的測(cè)試結(jié)果通過仿真頭從邵OUT送人CPLD隔離后由即口送入CPU;顯示接口