ARM嵌入式軟件開發(fā)程序員聯(lián)合開發(fā)網(wǎng)

1、嵌入式系統(tǒng)教案嵌入式系統(tǒng)教案武漢創(chuàng)維特信息技術(shù)有限公司武漢創(chuàng)維特信息技術(shù)有限公司 2022-3-142提綱硬件系統(tǒng)的調(diào)試硬件系統(tǒng)的調(diào)試第五章 嵌入式硬件平臺(tái)設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)S3C44B0XS3C44B0X概述概述印刷電路板的設(shè)計(jì)印刷電路板的設(shè)計(jì)3嵌入式系統(tǒng)的軟硬件框架嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)嵌入式嵌入式微處理器微處理器SDRAMSDRAMROMROMI/OI/OA/DA/DD/AD/A人機(jī)交互接口人機(jī)交互接口通用接口通用接口實(shí)時(shí)操作系統(tǒng)(實(shí)時(shí)操作系統(tǒng)(RTOS)RTOS)圖形用戶圖形用戶接口接口BSP/HAL 硬件抽

2、象層/板極支持包BSP/HAL 硬件抽象層/板極支持包文件系統(tǒng)文件系統(tǒng)應(yīng)用程序應(yīng)用程序嵌入式系統(tǒng)嵌入式系統(tǒng)硬件層硬件層OS層OS層驅(qū)動(dòng)層驅(qū)動(dòng)層應(yīng)用層應(yīng)用層軟件軟件硬件硬件串口、并口、USB、以太網(wǎng)等LED、LCD、觸摸屏、鼠標(biāo)、鍵盤等Linux、uCLinux、uC/OS-II等4嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)體系結(jié)構(gòu)設(shè)計(jì)系統(tǒng)需求分析:規(guī)格說明書機(jī)械/結(jié)構(gòu)設(shè)計(jì)硬件設(shè)計(jì)軟件設(shè)計(jì)系統(tǒng)集成系統(tǒng)測(cè)試產(chǎn)品5嵌入式系統(tǒng)的開發(fā)步驟q系統(tǒng)需求分析：確定設(shè)計(jì)任務(wù)和目標(biāo)，并提煉出設(shè)系統(tǒng)需求分析：確定設(shè)計(jì)任務(wù)和目標(biāo)，并提煉出設(shè)計(jì)規(guī)格說明書，作為正式設(shè)計(jì)指導(dǎo)和驗(yàn)收的標(biāo)準(zhǔn)。系統(tǒng)計(jì)規(guī)格說明書，作為正式設(shè)計(jì)指導(dǎo)

3、和驗(yàn)收的標(biāo)準(zhǔn)。系統(tǒng)的需求一般分功能性需求和非功能性需求兩方面。功能的需求一般分功能性需求和非功能性需求兩方面。功能性需求是系統(tǒng)的基本功能，如輸入輸出信號(hào)、操作方式性需求是系統(tǒng)的基本功能，如輸入輸出信號(hào)、操作方式等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重量等因素。量等因素。嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)q體系結(jié)構(gòu)設(shè)計(jì)：描述系統(tǒng)如何實(shí)現(xiàn)所述的功能和非體系結(jié)構(gòu)設(shè)計(jì)：描述系統(tǒng)如何實(shí)現(xiàn)所述的功能和非功能需求，包括對(duì)硬件、軟件和執(zhí)行裝置的功能劃分以功能需求，包括對(duì)硬件、軟件和執(zhí)行裝置的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個(gè)好的體系結(jié)構(gòu)是設(shè)計(jì)及系統(tǒng)的軟件、硬件

4、選型等。一個(gè)好的體系結(jié)構(gòu)是設(shè)計(jì)成功與否的關(guān)鍵。成功與否的關(guān)鍵。6嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)q硬件硬件/ /軟件協(xié)同設(shè)計(jì)：基于體系結(jié)構(gòu)，對(duì)系統(tǒng)的軟件、軟件協(xié)同設(shè)計(jì)：基于體系結(jié)構(gòu)，對(duì)系統(tǒng)的軟件、硬件進(jìn)行詳細(xì)設(shè)計(jì)。為了縮短產(chǎn)品開發(fā)周期，設(shè)計(jì)往往硬件進(jìn)行詳細(xì)設(shè)計(jì)。為了縮短產(chǎn)品開發(fā)周期，設(shè)計(jì)往往是并行的。是并行的。q系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在一起，進(jìn)行調(diào)試，發(fā)現(xiàn)并改進(jìn)單元設(shè)計(jì)過程中的錯(cuò)誤。一起，進(jìn)行調(diào)試，發(fā)現(xiàn)并改進(jìn)單元設(shè)計(jì)過程中的錯(cuò)誤。q系統(tǒng)測(cè)試：對(duì)設(shè)計(jì)好的系統(tǒng)進(jìn)行測(cè)試，看其是否滿系統(tǒng)測(cè)試：對(duì)設(shè)計(jì)好的系統(tǒng)進(jìn)行測(cè)試，看其是否滿足

5、規(guī)格說明書中給定的功能要求。足規(guī)格說明書中給定的功能要求。7JX44B0教學(xué)系統(tǒng)的硬件組成嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)q本章將以武漢創(chuàng)維特公司生產(chǎn)的本章將以武漢創(chuàng)維特公司生產(chǎn)的JX44B0JX44B0教學(xué)系統(tǒng)為教學(xué)系統(tǒng)為原型，詳細(xì)分析系統(tǒng)的硬件設(shè)計(jì)步驟、實(shí)現(xiàn)細(xì)節(jié)以及調(diào)原型，詳細(xì)分析系統(tǒng)的硬件設(shè)計(jì)步驟、實(shí)現(xiàn)細(xì)節(jié)以及調(diào)試技巧等。試技巧等。S3C44B0XS3C44B0X4 4MBMBFlash(BIOS)Flash(BIOS)USBUSB 接口接口RSRS- -232232接口接口JTAGJTAG 調(diào)試端口調(diào)試端口LCDLCD顯示顯示及觸摸屏及觸摸屏鍵盤接口鍵盤接口以太網(wǎng)接口以太網(wǎng)接口音頻接口音頻接口基

6、于基于ARM7TDMIARM7TDMI的的32位微處理32位微處理器器SamsungSamsungS3C44B0XS3C44B0X4 4MBMBFlash(BIOS)Flash(BIOS)USBUSB 接口接口RSRS- -232232接口接口JTAGJTAG 調(diào)試端口調(diào)試端口LCDLCD顯示顯示及觸摸屏及觸摸屏以太網(wǎng)接口以太網(wǎng)接口音頻接口音頻接口8MB SDRAM8MB SDRAM系統(tǒng)內(nèi)存系統(tǒng)內(nèi)存8S3C44B0X內(nèi)部結(jié)構(gòu)圖S3C44B0X概述9S3C44B0X片上資源S3C44B0X概述qARM7TDMIARM7TDMI核、工作頻率核、工作頻率66MHz66MHz；q8KB Cache8K

7、B Cache，外部存儲(chǔ)器控制器；，外部存儲(chǔ)器控制器；qLCDLCD控制器；控制器；q4 4個(gè)個(gè)DMADMA通道；通道；q2 2通道通道UARTUART、1 1個(gè)多主個(gè)多主I2CI2C總線控制器、總線控制器、1 1個(gè)個(gè)IISIIS總線控制器；總線控制器；q5 5通道通道PWMPWM定時(shí)器及一個(gè)內(nèi)部定時(shí)器；定時(shí)器及一個(gè)內(nèi)部定時(shí)器；q7171個(gè)通用個(gè)通用I/OI/O口；口；q8 8個(gè)外部中斷源；個(gè)外部中斷源；q8 8通道通道1010位位ADCADC；q實(shí)時(shí)時(shí)鐘等。實(shí)時(shí)時(shí)鐘等。10S3C44B0X特性S3C44B0X概述q內(nèi)核內(nèi)核:2.5V I/O : 3.0 V :2.5V I/O : 3.0 V

8、 到到 3.6 V3.6 Vq最高為最高為66MHz66MHzq160 LQFP / 160 FBGA160 LQFP / 160 FBGA11S3C44B0X的引腳分布圖S3C44B0X概述12S3C44B0X的引腳信號(hào)描述 總線控制信號(hào)S3C44B0X概述13S3C44B0X的引腳信號(hào)描述 DRAM/SDRAM/SRAMS3C44B0X概述14S3C44B0X的引腳信號(hào)描述 LCD控制信號(hào)S3C44B0X概述15S3C44B0X的引腳信號(hào)描述 TIMER/PWM控制信號(hào)S3C44B0X概述16S3C44B0X的引腳信號(hào)描述 中斷控制信號(hào)S3C44B0X概述17S3C44B0X的引腳信號(hào)描述

9、 DMA控制信號(hào)S3C44B0X概述18S3C44B0X的引腳信號(hào)描述 UART控制信號(hào)S3C44B0X概述19S3C44B0X的引腳信號(hào)描述 IIC-BUS控制信號(hào)S3C44B0X概述20S3C44B0X的引腳信號(hào)描述 IIS-BUS控制信號(hào)S3C44B0X概述21S3C44B0X的引腳信號(hào)描述 SIO控制信號(hào)S3C44B0X概述22S3C44B0X的引腳信號(hào)描述 ADCS3C44B0X概述23S3C44B0X的引腳信號(hào)描述 GPIOS3C44B0X概述24S3C44B0X的引腳信號(hào)描述 復(fù)位和時(shí)鐘信號(hào)S3C44B0X概述25S3C44B0X的引腳信號(hào)描述 JTAG測(cè)試邏輯S3C44B0X概

10、述26S3C44B0X的引腳信號(hào)描述 電源S3C44B0X概述27S3C44B0X的存儲(chǔ)器映射S3C44B0X概述SROM為ROM或SRAM特殊功能寄存器28S3C44B0X芯片及引腳分析系統(tǒng)的硬件選型及電路設(shè)計(jì)qS3C44B0XS3C44B0X共有共有160160只引腳，采用只引腳，采用QFPQFP封裝封裝q具有大量的電源和接地引腳，以及地址總線、數(shù)據(jù)總線具有大量的電源和接地引腳，以及地址總線、數(shù)據(jù)總線和通用和通用I/OI/O口，以及其他的專用模塊如口，以及其他的專用模塊如UARTUART、IICIIC等接口等接口q在硬件系統(tǒng)的設(shè)計(jì)中，應(yīng)當(dāng)注意芯片引腳的類型，在硬件系統(tǒng)的設(shè)計(jì)中，應(yīng)當(dāng)注意芯片

11、引腳的類型， S3C44B0XS3C44B0X的引腳主要分為三類，即：輸入（的引腳主要分為三類，即：輸入（I I）、輸出（）、輸出（O O）、）、輸入輸入/ /輸出（輸出（I/OI/O）q輸出類型的引腳主要用于輸出類型的引腳主要用于S3C44B0XS3C44B0X對(duì)外設(shè)的控制或通信，對(duì)外設(shè)的控制或通信，由由S3C44B0XS3C44B0X主動(dòng)發(fā)出，這些引腳的連接不會(huì)對(duì)主動(dòng)發(fā)出，這些引腳的連接不會(huì)對(duì)S3C44B0XS3C44B0X自身自身的運(yùn)行有太大的影響的運(yùn)行有太大的影響q輸入輸入/ /輸出類型的引腳主要是輸出類型的引腳主要是S3C44B0XS3C44B0X與外設(shè)的雙向數(shù)據(jù)與外設(shè)的雙向數(shù)據(jù)傳輸

12、通道傳輸通道29電源電路設(shè)計(jì)DC-DC轉(zhuǎn)換芯片系統(tǒng)的硬件選型及電路設(shè)計(jì)q有很多有很多DC-DCDC-DC轉(zhuǎn)換器可完成到轉(zhuǎn)換器可完成到3.3V3.3V的轉(zhuǎn)換，如的轉(zhuǎn)換，如Linear Linear TechnologyTechnology的的LT108XLT108X系列。常見的型號(hào)和對(duì)應(yīng)的電流輸出如下：系列。常見的型號(hào)和對(duì)應(yīng)的電流輸出如下：LT1083 LT1083 7.5A7.5ALT1084 LT1084 5A5ALT1085 LT1085 3A3ALT1086 LT1086 1.5A1.5Aq有很多有很多DC-DCDC-DC轉(zhuǎn)換器可完成到轉(zhuǎn)換器可完成到2.5V2.5V的轉(zhuǎn)換，常用的如的轉(zhuǎn)換

13、，常用的如Linear Linear TechnologyTechnology的的LT1761LT1761。30電源電路設(shè)計(jì)3.3V系統(tǒng)的硬件選型及電路設(shè)計(jì)q需要使用需要使用3.3V3.3V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：DC 7.5V 2A直流電源整流、定向撥動(dòng)開關(guān)DC-DC轉(zhuǎn)換芯片LT1086濾波電路31電源電路設(shè)計(jì)2.5V系統(tǒng)的硬件選型及電路設(shè)計(jì)q需要使用需要使用2.5V2.5V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：濾波電路DC3.3V32晶振電路設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)q晶振電路用于向晶振電路

14、用于向CPUCPU及其他電路提供工作時(shí)鐘。在該系統(tǒng)中，及其他電路提供工作時(shí)鐘。在該系統(tǒng)中，S3C44B0XS3C44B0X使用無源晶振，晶振的接法如下圖所示：使用無源晶振，晶振的接法如下圖所示：系統(tǒng)時(shí)鐘PLL的濾波電容(700pF左右)系統(tǒng)時(shí)鐘晶體電路的輸入信號(hào)系統(tǒng)時(shí)鐘晶體電路的輸出信號(hào)33晶振電路設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)q根據(jù)根據(jù)S3C44B0XS3C44B0X的最高工作頻率以及的最高工作頻率以及PLLPLL電路的工作方式，選電路的工作方式，選擇擇10MHz10MHz的無源晶振，的無源晶振，10MHz10MHz的晶振頻率經(jīng)過的晶振頻率經(jīng)過S3C44B0XS3C44B0X片內(nèi)的片內(nèi)的PLL

15、PLL電路倍頻后，最高可以達(dá)到電路倍頻后，最高可以達(dá)到66MHz66MHz。q片內(nèi)的片內(nèi)的PLLPLL電路兼有頻率放大和信號(hào)提純的功能，因此，系電路兼有頻率放大和信號(hào)提純的功能，因此，系統(tǒng)可以以較低的外部時(shí)鐘信號(hào)獲得較高的工作頻率，以降低因統(tǒng)可以以較低的外部時(shí)鐘信號(hào)獲得較高的工作頻率，以降低因高速開關(guān)時(shí)鐘所造成的高頻噪聲。高速開關(guān)時(shí)鐘所造成的高頻噪聲。34復(fù)位電路設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)q采用采用IMP706IMP706看門狗芯片看門狗芯片低電平復(fù)位JP2短接后，必須定時(shí)（1.6S）喂狗，否則將引起系統(tǒng)復(fù)位在規(guī)定時(shí)間內(nèi)沒有喂狗，將輸出低電平復(fù)位及看門狗功能是否有效，如果短接則有效復(fù)位按鍵，

16、JP2短接時(shí)才有效35JTAG接口電路設(shè)計(jì)接口簡介系統(tǒng)的硬件選型及電路設(shè)計(jì)qJTAG(Joint Test Action GroupJTAG(Joint Test Action Group，聯(lián)合測(cè)試行動(dòng)小組，聯(lián)合測(cè)試行動(dòng)小組) )是一種國際標(biāo)準(zhǔn)是一種國際標(biāo)準(zhǔn)測(cè)試協(xié)議，主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試。測(cè)試協(xié)議，主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試。qJTAGJTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測(cè)試電路技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測(cè)試電路TAPTAP（Test Access PortTest Access Port，測(cè)試訪問口），通過專

17、用的，測(cè)試訪問口），通過專用的JTAGJTAG測(cè)試工具對(duì)內(nèi)部測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。節(jié)點(diǎn)進(jìn)行測(cè)試。q目前大多數(shù)比較復(fù)雜的器件都支持目前大多數(shù)比較復(fù)雜的器件都支持JTAGJTAG協(xié)議，如協(xié)議，如ARMARM、DSPDSP、FPGAFPGA器件等。器件等。q標(biāo)準(zhǔn)的標(biāo)準(zhǔn)的JTAGJTAG接口是接口是4 4線：線：TMSTMS、TCKTCK、TDITDI、TDOTDO，分別為測(cè)試模式選擇、，分別為測(cè)試模式選擇、測(cè)試時(shí)鐘、測(cè)試數(shù)據(jù)輸入和測(cè)試數(shù)據(jù)輸出。測(cè)試時(shí)鐘、測(cè)試數(shù)據(jù)輸入和測(cè)試數(shù)據(jù)輸出。qJTAGJTAG測(cè)試允許多個(gè)器件通過測(cè)試允許多個(gè)器件通過JTAGJTAG接口串聯(lián)在一起，形成一個(gè)接口串聯(lián)在一起，

18、形成一個(gè)JTAGJTAG鏈，能鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。JTAGJTAG接口還常用于實(shí)現(xiàn)接口還常用于實(shí)現(xiàn)ISPISP（In-System In-System ProgrammableProgrammable在系統(tǒng)編程）功能，如對(duì)在系統(tǒng)編程）功能，如對(duì)FLASHFLASH器件進(jìn)行編程等。器件進(jìn)行編程等。q通過通過JTAGJTAG接口，可對(duì)芯片內(nèi)部的所有部件進(jìn)行訪問，因而是開發(fā)調(diào)試嵌接口，可對(duì)芯片內(nèi)部的所有部件進(jìn)行訪問，因而是開發(fā)調(diào)試嵌入式系統(tǒng)的一種簡潔高效的手段。目前入式系統(tǒng)的一種簡潔高效的手段。目前JTAGJTAG接口的連接有兩種標(biāo)準(zhǔn)，即接口的連接有兩種標(biāo)準(zhǔn)，即14

19、14針針接口和接口和2020針接口。針接口。36JTAG接口電路設(shè)計(jì)14針接口及定義系統(tǒng)的硬件選型及電路設(shè)計(jì)37JTAG接口電路設(shè)計(jì)20針接口及定義系統(tǒng)的硬件選型及電路設(shè)計(jì)38JTAG接口電路設(shè)計(jì)接口電路系統(tǒng)的硬件選型及電路設(shè)計(jì)必須接上拉14針接口39S3C44B0X最小系統(tǒng)系統(tǒng)的硬件選型及電路設(shè)計(jì)qS3C44B0X + S3C44B0X + 電源電路電源電路 + + 晶振電路晶振電路 + + 復(fù)位電路復(fù)位電路 + JTAG+ JTAG接接口口電路可構(gòu)成真正意義上的最小系統(tǒng)電路可構(gòu)成真正意義上的最小系統(tǒng)q程序可運(yùn)行于程序可運(yùn)行于S3C44B0XS3C44B0X內(nèi)部的內(nèi)部的8KB RAM8KB

20、RAM中中q程序大小有限，掉電后無法保存，只能通過程序大小有限，掉電后無法保存，只能通過JTAGJTAG接口調(diào)試接口調(diào)試程序程序40SDRAM接口電路設(shè)計(jì)SDRAM簡介系統(tǒng)的硬件選型及電路設(shè)計(jì)q與與FlashFlash存儲(chǔ)器相比較，存儲(chǔ)器相比較，SDRAMSDRAM不具有掉電保持?jǐn)?shù)據(jù)的特性，不具有掉電保持?jǐn)?shù)據(jù)的特性，但其存取速度大大高于但其存取速度大大高于FlashFlash存儲(chǔ)器，且具有讀存儲(chǔ)器，且具有讀/ /寫的屬性，因?qū)懙膶傩裕虼?，此，SDRAMSDRAM在系統(tǒng)中主要用作程序的運(yùn)行空間，數(shù)據(jù)及堆棧區(qū)。在系統(tǒng)中主要用作程序的運(yùn)行空間，數(shù)據(jù)及堆棧區(qū)。q當(dāng)系統(tǒng)啟動(dòng)時(shí)，當(dāng)系統(tǒng)啟動(dòng)時(shí)，CPUCP

21、U首先從復(fù)位地址首先從復(fù)位地址0 x00 x0處讀取啟動(dòng)代碼，處讀取啟動(dòng)代碼，在完成系統(tǒng)的初始化后，程序代碼一般應(yīng)調(diào)入在完成系統(tǒng)的初始化后，程序代碼一般應(yīng)調(diào)入SDRAMSDRAM中運(yùn)行，以中運(yùn)行，以提高系統(tǒng)的運(yùn)行速度，同時(shí)，系統(tǒng)及用戶堆棧、運(yùn)行數(shù)據(jù)也都提高系統(tǒng)的運(yùn)行速度，同時(shí)，系統(tǒng)及用戶堆棧、運(yùn)行數(shù)據(jù)也都放在放在SDRAMSDRAM中。中。qSDRAMSDRAM具有單位空間存儲(chǔ)容量大和價(jià)格便宜的優(yōu)點(diǎn)，已廣泛具有單位空間存儲(chǔ)容量大和價(jià)格便宜的優(yōu)點(diǎn)，已廣泛應(yīng)用在各種嵌入式系統(tǒng)中。應(yīng)用在各種嵌入式系統(tǒng)中。SDRAMSDRAM的存儲(chǔ)單元可以理解為一個(gè)電的存儲(chǔ)單元可以理解為一個(gè)電容，總是傾向于放電，為避

22、免數(shù)據(jù)丟失，必須定時(shí)刷新（充容，總是傾向于放電，為避免數(shù)據(jù)丟失，必須定時(shí)刷新（充電）。因此，要在系統(tǒng)中使用電）。因此，要在系統(tǒng)中使用SDRAMSDRAM，就要求微處理器具有刷新，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路?？刂七壿嫞蛟谙到y(tǒng)中另外加入刷新控制邏輯電路。S3C44B0XS3C44B0X在片內(nèi)具有獨(dú)立的在片內(nèi)具有獨(dú)立的SDRAMSDRAM刷新控制邏輯，可方便地與刷新控制邏輯，可方便地與SDRAMSDRAM接口。接口。41SDRAM接口電路設(shè)計(jì)SDRAM選型系統(tǒng)的硬件選型及電路設(shè)計(jì)q目前常用的目前常用的SDRAMSDRAM為為8 8位位/16/16位的數(shù)據(jù)寬度

23、，工作電壓一般為位的數(shù)據(jù)寬度，工作電壓一般為3.3V3.3V。主要的生產(chǎn)廠商為。主要的生產(chǎn)廠商為HYUNDAIHYUNDAI、WinbondWinbond等。他們生產(chǎn)的同等。他們生產(chǎn)的同型器件一般具有相同的電氣特性和封裝形式，可通用。型器件一般具有相同的電氣特性和封裝形式，可通用。q本系統(tǒng)中使用本系統(tǒng)中使用WinbondWinbond的的W986416DHW986416DH。qW986416DHW986416DH存儲(chǔ)容量為存儲(chǔ)容量為4 4組組16M16M位（位（8M8M字節(jié)），工作電壓為字節(jié)），工作電壓為3.3V3.3V，常見封裝為，常見封裝為5454腳腳TSOPTSOP，兼容，兼容LVTTL

24、LVTTL接口，支持自動(dòng)刷新接口，支持自動(dòng)刷新（Auto-RefreshAuto-Refresh）和自刷新（）和自刷新（Self-RefreshSelf-Refresh），），1616位數(shù)據(jù)寬度。位數(shù)據(jù)寬度。42SDRAM接口電路設(shè)計(jì)W986416DH引腳分布系統(tǒng)的硬件選型及電路設(shè)計(jì)43SDRAM接口電路設(shè)計(jì)W986416DH引腳信號(hào)描述系統(tǒng)的硬件選型及電路設(shè)計(jì)44SDRAM接口電路設(shè)計(jì)SDRAM接口電路系統(tǒng)的硬件選型及電路設(shè)計(jì)45SDRAM接口電路設(shè)計(jì)電路說明系統(tǒng)的硬件選型及電路設(shè)計(jì)q一片一片W986416DHW986416DH構(gòu)建構(gòu)建1616位的位的SDRAMSDRAM存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)

25、, ,將其配置到將其配置到Bank6Bank6，即將，即將S3C44B0XS3C44B0X的的nGCS6nGCS6接至兩片接至兩片W986416DHW986416DH的的/CS/CS端。此端。此時(shí)時(shí)SDRAMSDRAM地址為地址為0 x0c000000-0 x0c7fffff0 x0c000000-0 x0c7fffff。qW986416DHW986416DH的的CLKCLK端接端接S3C44B0XS3C44B0X的的SCLKSCLK端；端；qW986416DHW986416DH的的CKECKE端接端接S3C44B0XS3C44B0X的的SCKESCKE端；端；qW986416DHW98641

26、6DH的的/RAS/RAS、/CAS/CAS、/WE/WE端分別接端分別接S3C44B0XS3C44B0X的的nSDRASnSDRAS端、端、nSDCASnSDCAS端、端、nSDWEnSDWE端；端；qW986416DHW986416DH的的A12A12A0A0接接S3C44B0XS3C44B0X的地址總線的地址總線ADDRADDRADDRADDR；qW986416DHW986416DH的的BA1BA1、BA0BA0接接S3C44B0XS3C44B0X的地址總線的地址總線ADDRADDR、ADDRADDR；qW986416DHW986416DH的數(shù)據(jù)總線接的數(shù)據(jù)總線接S3C44B0XS3C4

27、4B0X的數(shù)據(jù)總線的低的數(shù)據(jù)總線的低1616位位XDATAXDATAXDATAXDATA；46FLASH接口電路設(shè)計(jì)FLASH簡介系統(tǒng)的硬件選型及電路設(shè)計(jì)qFlashFlash存儲(chǔ)器是一種可在系統(tǒng)（存儲(chǔ)器是一種可在系統(tǒng)（In-SystemIn-System）進(jìn)行電擦寫，）進(jìn)行電擦寫，掉電后信息不丟失的存儲(chǔ)器。掉電后信息不丟失的存儲(chǔ)器。q它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點(diǎn)，并且可由內(nèi)部嵌入的算法完系統(tǒng)編程（燒寫）、擦除等特點(diǎn)，并且可由內(nèi)部嵌入的算法完成對(duì)芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應(yīng)用

28、。成對(duì)芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。q作為一種非易失性存儲(chǔ)器，作為一種非易失性存儲(chǔ)器，F(xiàn)lashFlash在系統(tǒng)中通常用于存放程在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。47FLASH接口電路設(shè)計(jì)FLASH選型系統(tǒng)的硬件選型及電路設(shè)計(jì)q常用的常用的FlashFlash為為8 8位或位或1616位的數(shù)據(jù)寬度，編程電壓為單位的數(shù)據(jù)寬度，編程電壓為單3.3V3.3V。主要的生產(chǎn)廠商為主要的生產(chǎn)廠商為INTELINTEL、ATMELATMEL、AMDAMD、HYUNDAIHYUNDAI等。

29、等。q本系統(tǒng)中使用本系統(tǒng)中使用INTELINTEL的的TE28F320BTE28F320B。qTE28F320BTE28F320B存儲(chǔ)容量為存儲(chǔ)容量為32M32M位（位（4M4M字節(jié)），工作電壓為字節(jié)），工作電壓為2.7V2.7V3.6V3.6V，采用，采用4848腳腳TSOPTSOP封裝或封裝或4848腳腳FBGAFBGA封裝，封裝，1616位數(shù)據(jù)寬位數(shù)據(jù)寬度。度。qTE28F320BTE28F320B僅需單僅需單3V3V電壓即可完成在系統(tǒng)的編程與擦除操作，電壓即可完成在系統(tǒng)的編程與擦除操作，通過對(duì)其內(nèi)部的命令寄存器寫入標(biāo)準(zhǔn)的命令序列，可對(duì)通過對(duì)其內(nèi)部的命令寄存器寫入標(biāo)準(zhǔn)的命令序列，可對(duì)Fl

30、ashFlash進(jìn)進(jìn)行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其他操作。行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其他操作。48FLASH接口電路設(shè)計(jì)TE28F320B引腳分布系統(tǒng)的硬件選型及電路設(shè)計(jì)49FLASH接口電路設(shè)計(jì) TE28F320B引腳信號(hào)描述系統(tǒng)的硬件選型及電路設(shè)計(jì)50FLASH接口電路設(shè)計(jì)FLASH接口電路系統(tǒng)的硬件選型及電路設(shè)計(jì)51FLASH接口電路設(shè)計(jì)電路說明系統(tǒng)的硬件選型及電路設(shè)計(jì)q地址總線地址總線A20A20A0A0與與S3C44B0S3C44B0的地址總線的地址總線ADDR20ADDR20ADDR0ADDR0相連；相連；q1616位數(shù)據(jù)總線位數(shù)據(jù)總線DQ15DQ0DQ1

31、5DQ0與與S3C44B0S3C44B0的低的低1616位數(shù)據(jù)總線位數(shù)據(jù)總線XDATA15XDATA0XDATA15XDATA0相連。相連。q注意此時(shí)應(yīng)將注意此時(shí)應(yīng)將S3C4510BS3C4510B的的OM1:0OM1:0置為置為0101，選擇，選擇Bank0Bank0為為1616位工作方式。位工作方式。q一片一片TE28F320BTE28F320B構(gòu)建構(gòu)建1616位的位的FLASHFLASH存儲(chǔ)器系統(tǒng)，將其配置到存儲(chǔ)器系統(tǒng)，將其配置到Bank0Bank0，即將，即將S3C44B0XS3C44B0X的的nGCS0nGCS0接至兩片接至兩片TE28F320BTE28F320B的的CECE端。此時(shí)

32、端。此時(shí)FLASHFLASH地址為地址為0 x00000000-0 x004fffff0 x00000000-0 x004fffff。52S3C44B0X擴(kuò)展系統(tǒng)系統(tǒng)的硬件選型及電路設(shè)計(jì)qS3C44B0XS3C44B0X最小系統(tǒng)最小系統(tǒng) + SDRAM + FLASH+ SDRAM + FLASH電路可構(gòu)成一個(gè)完全電路可構(gòu)成一個(gè)完全的嵌入式系統(tǒng)的嵌入式系統(tǒng)q可運(yùn)行于可運(yùn)行于SDRAMSDRAM中的程序，也可以運(yùn)行中的程序，也可以運(yùn)行FLASHFLASH中的程序中的程序q程序大小可以很大，如果將程序保存到程序大小可以很大，如果將程序保存到FLASHFLASH中，掉電后不中，掉電后不會(huì)丟失，因此，

33、既可以通過會(huì)丟失，因此，既可以通過JTAGJTAG接口調(diào)試程序，也可以將程序接口調(diào)試程序，也可以將程序燒寫到燒寫到FLASHFLASH，然后運(yùn)行，然后運(yùn)行FLASHFLASH中的程序中的程序q在此基礎(chǔ)上加入必要的接口及其他電路，就構(gòu)成了具體的在此基礎(chǔ)上加入必要的接口及其他電路，就構(gòu)成了具體的S3C44B0XS3C44B0X應(yīng)用系統(tǒng)應(yīng)用系統(tǒng)53串口接口電路設(shè)計(jì)串口簡介系統(tǒng)的硬件選型及電路設(shè)計(jì)q幾乎所有的微控制器、幾乎所有的微控制器、PCPC都提供串行接口，使用電子工業(yè)都提供串行接口，使用電子工業(yè)協(xié)會(huì)（協(xié)會(huì)（EIAEIA）推薦的）推薦的RS-232-CRS-232-C標(biāo)準(zhǔn)，這是一種很常用的串行數(shù)據(jù)

34、標(biāo)準(zhǔn)，這是一種很常用的串行數(shù)據(jù)傳輸總線標(biāo)準(zhǔn)。傳輸總線標(biāo)準(zhǔn)。q早期它被應(yīng)用于計(jì)算機(jī)和終端通過電話線和早期它被應(yīng)用于計(jì)算機(jī)和終端通過電話線和MODEMMODEM進(jìn)行遠(yuǎn)距進(jìn)行遠(yuǎn)距離的數(shù)據(jù)傳輸，隨著微型計(jì)算機(jī)和微控制器的發(fā)展，不僅遠(yuǎn)距離的數(shù)據(jù)傳輸，隨著微型計(jì)算機(jī)和微控制器的發(fā)展，不僅遠(yuǎn)距離，近距離也采用該通信方式。在近距離通信系統(tǒng)中，不再使離，近距離也采用該通信方式。在近距離通信系統(tǒng)中，不再使用電話線和用電話線和MODEMMODEM，而直接進(jìn)行端到端的連接。，而直接進(jìn)行端到端的連接。qRS-232-CRS-232-C標(biāo)準(zhǔn)采用的接口是標(biāo)準(zhǔn)采用的接口是9 9芯或芯或2525芯的芯的D D型插頭，以常用型插

35、頭，以常用的的9 9芯芯D D型插頭為例，各引腳定義下所示：型插頭為例，各引腳定義下所示：54串口接口電路設(shè)計(jì)串口芯片選型系統(tǒng)的硬件選型及電路設(shè)計(jì)q要完成最基本的串行通信功能，實(shí)際上只需要要完成最基本的串行通信功能，實(shí)際上只需要RXDRXD、TXDTXD和和GNDGND即可，但由于即可，但由于RS-232-CRS-232-C標(biāo)準(zhǔn)所定義的高、低電平信號(hào)與標(biāo)準(zhǔn)所定義的高、低電平信號(hào)與S3C44B0XS3C44B0X系統(tǒng)的系統(tǒng)的TTLTTL電路所定義的高、低電平信號(hào)完全不同。電路所定義的高、低電平信號(hào)完全不同。qTTLTTL的標(biāo)準(zhǔn)邏輯的標(biāo)準(zhǔn)邏輯“1”1”對(duì)應(yīng)對(duì)應(yīng)2V2V3.3V3.3V電平，標(biāo)準(zhǔn)邏輯

36、電平，標(biāo)準(zhǔn)邏輯“0”0”對(duì)對(duì)應(yīng)應(yīng)0V0V0.4V0.4V電平，而電平，而RS-232-CRS-232-C標(biāo)準(zhǔn)采用負(fù)邏輯方式，標(biāo)準(zhǔn)邏輯標(biāo)準(zhǔn)采用負(fù)邏輯方式，標(biāo)準(zhǔn)邏輯“1”1”對(duì)應(yīng)對(duì)應(yīng)-5V-5V-15V-15V電平，標(biāo)準(zhǔn)邏輯電平，標(biāo)準(zhǔn)邏輯“0”0”對(duì)應(yīng)對(duì)應(yīng)+5V+5V+15V+15V電平，電平，顯然，兩者間要進(jìn)行通信必須經(jīng)過信號(hào)電平的轉(zhuǎn)換。顯然，兩者間要進(jìn)行通信必須經(jīng)過信號(hào)電平的轉(zhuǎn)換。q目前常使用的電平轉(zhuǎn)換電路為目前常使用的電平轉(zhuǎn)換電路為SipexSipex公司的公司的SP3232ESP3232E。55串口接口電路設(shè)計(jì)SP3232E引腳分布系統(tǒng)的硬件選型及電路設(shè)計(jì)56串口接口電路設(shè)計(jì)串口接口電路系

37、統(tǒng)的硬件選型及電路設(shè)計(jì)RS232電平TTL電平57IIC接口電路設(shè)計(jì)IIC簡介系統(tǒng)的硬件選型及電路設(shè)計(jì)qIICIIC總線是一種用于總線是一種用于ICIC器件之間連接的二線制總線。它通過器件之間連接的二線制總線。它通過SDASDA（串行數(shù)（串行數(shù)據(jù)線）及據(jù)線）及SCLSCL（串行時(shí)鐘線）兩線在連接到總線上的器件之間傳送信息，并（串行時(shí)鐘線）兩線在連接到總線上的器件之間傳送信息，并根據(jù)地址識(shí)別每個(gè)器件：不管是微控制器、存儲(chǔ)器、根據(jù)地址識(shí)別每個(gè)器件：不管是微控制器、存儲(chǔ)器、LCDLCD驅(qū)動(dòng)器還是鍵盤接驅(qū)動(dòng)器還是鍵盤接口?？凇帶有帶有IICIIC總線接口的器件可十分方便地用來將一個(gè)或多個(gè)微控制器及外

38、總線接口的器件可十分方便地用來將一個(gè)或多個(gè)微控制器及外圍器件構(gòu)成系統(tǒng)。盡管這種總線結(jié)構(gòu)沒有并行總線那樣大的吞吐能力，但由圍器件構(gòu)成系統(tǒng)。盡管這種總線結(jié)構(gòu)沒有并行總線那樣大的吞吐能力，但由于連接線和連接引腳少，因此其構(gòu)成的系統(tǒng)價(jià)格低，器件間總線簡單，結(jié)構(gòu)于連接線和連接引腳少，因此其構(gòu)成的系統(tǒng)價(jià)格低，器件間總線簡單，結(jié)構(gòu)緊湊，而且在總線上增加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴(kuò)展性緊湊，而且在總線上增加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴(kuò)展性好。即使有不同時(shí)鐘速度的器件連接到總線上，也能很方便地確定總線的時(shí)好。即使有不同時(shí)鐘速度的器件連接到總線上，也能很方便地確定總線的時(shí)鐘，因此在嵌入式系

39、統(tǒng)中得到了廣泛的應(yīng)用。鐘，因此在嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。qS3C44B0XS3C44B0X內(nèi)含一個(gè)內(nèi)含一個(gè)IICIIC總線主控器，可方便地與各種帶有總線主控器，可方便地與各種帶有IICIIC接口的器件接口的器件相連。相連。q在本實(shí)驗(yàn)系統(tǒng)中，外擴(kuò)一片在本實(shí)驗(yàn)系統(tǒng)中，外擴(kuò)一片KS24C08KS24C08作為作為IICIIC存儲(chǔ)器。存儲(chǔ)器。KS24C08KS24C08提供提供1K1K字字節(jié)的節(jié)的EEPROMEEPROM存儲(chǔ)空間，可用于存放少量在系統(tǒng)掉電時(shí)需要保存的數(shù)據(jù)。存儲(chǔ)空間，可用于存放少量在系統(tǒng)掉電時(shí)需要保存的數(shù)據(jù)。58IIC接口電路設(shè)計(jì)IIC接口電路系統(tǒng)的硬件選型及電路設(shè)計(jì)59印刷電路板

40、設(shè)計(jì)注意事項(xiàng)印刷電路板的設(shè)計(jì)qS3C44B0XS3C44B0X的片內(nèi)工作頻率為的片內(nèi)工作頻率為60MHz60MHz，因此，在印刷電路板的，因此，在印刷電路板的設(shè)計(jì)過程中，應(yīng)該遵循一些高頻電路的設(shè)計(jì)基本原則，否則會(huì)設(shè)計(jì)過程中，應(yīng)該遵循一些高頻電路的設(shè)計(jì)基本原則，否則會(huì)使系統(tǒng)工作不穩(wěn)定甚至不能正常工作。使系統(tǒng)工作不穩(wěn)定甚至不能正常工作。q印刷電路板的設(shè)計(jì)人員應(yīng)注意以下幾個(gè)方面：印刷電路板的設(shè)計(jì)人員應(yīng)注意以下幾個(gè)方面：注意電源的質(zhì)量與分配。注意電源的質(zhì)量與分配。同類型信號(hào)線應(yīng)該成組、平行分布。同類型信號(hào)線應(yīng)該成組、平行分布。60電源質(zhì)量與分配印刷電路板的設(shè)計(jì)q電源濾波電源濾波為提高系統(tǒng)的電源質(zhì)量，消

41、除低頻噪聲對(duì)系統(tǒng)的影響，為提高系統(tǒng)的電源質(zhì)量，消除低頻噪聲對(duì)系統(tǒng)的影響，一般應(yīng)在電源進(jìn)入印刷電路板的位置和靠近各器件的電一般應(yīng)在電源進(jìn)入印刷電路板的位置和靠近各器件的電源引腳處加上濾波器，以消除電源的噪聲，常用的方法源引腳處加上濾波器，以消除電源的噪聲，常用的方法是在這些位置加上幾十到幾百微法的電容。是在這些位置加上幾十到幾百微法的電容。同時(shí)，在系統(tǒng)中除了要注意低頻噪聲的影響，還要注同時(shí)，在系統(tǒng)中除了要注意低頻噪聲的影響，還要注意元器件工作時(shí)產(chǎn)生的高頻噪聲，一般的方法是在器件意元器件工作時(shí)產(chǎn)生的高頻噪聲，一般的方法是在器件的電源和地之間加上的電源和地之間加上0.1uF0.1uF左右地電容，可以

42、很好地濾左右地電容，可以很好地濾出高頻噪聲的影響。出高頻噪聲的影響。61電源質(zhì)量與分配印刷電路板的設(shè)計(jì)q電源分配電源分配實(shí)際的工程應(yīng)用和理論都證實(shí)，電源的分配對(duì)系統(tǒng)的穩(wěn)定性有很實(shí)際的工程應(yīng)用和理論都證實(shí)，電源的分配對(duì)系統(tǒng)的穩(wěn)定性有很大的影響，因此，在設(shè)計(jì)印刷電路板時(shí)，要注意電源的分配問題。大的影響，因此，在設(shè)計(jì)印刷電路板時(shí)，要注意電源的分配問題。在印刷電路板上，電源的供給一般采用電源總線（雙面板）或電在印刷電路板上，電源的供給一般采用電源總線（雙面板）或電源層（多層板）的方式。電源總線由兩條或多條較寬的線組成，由源層（多層板）的方式。電源總線由兩條或多條較寬的線組成，由于受到電路板面積的限制，一般不可能布得過寬，因此存在較大的于受到電路板面積的限制，一般不可能布得過寬，因此存在較大的直流電阻，但在雙面板得設(shè)計(jì)中也只好采用這種方式了，只是在布直流電阻，但在雙面板得設(shè)計(jì)中也只好采用這種方式了，只是在布線的過程中，應(yīng)盡量注意這個(gè)問題。線的過程中，應(yīng)盡量注意這個(gè)問題。在多層板的設(shè)計(jì)中，一般使用電源層的方式