硬件描述語(yǔ)言的應(yīng)用-

1、硬件描述語(yǔ)言的應(yīng)用路而紅(北京電子科技學(xué)院摘要著重介紹硬件描述語(yǔ)言VHDL的特點(diǎn)、構(gòu)成及描述、設(shè)計(jì)環(huán)境。關(guān)鍵詞:硬件描述語(yǔ)言數(shù)字系統(tǒng)設(shè)計(jì)在大規(guī)模集成電路應(yīng)用日益廣泛的今天,傳統(tǒng)的電子系統(tǒng)設(shè)計(jì)手段已遠(yuǎn)不能達(dá)到現(xiàn)代電子技術(shù)發(fā)展的要求,迫切需要更高級(jí)、更有效的設(shè)計(jì)手段。計(jì)算機(jī)的發(fā)展促進(jìn)了眾多的標(biāo)準(zhǔn)化程序設(shè)計(jì)語(yǔ)言的發(fā)展,如FOR TRAN、BASIC、C ,這些語(yǔ)言適合描述過(guò)程和算法,但不適合描述硬件。硬件設(shè)計(jì)者需要一種硬件描述語(yǔ)言HDL(Hardware Description Language,以便把自己的設(shè)計(jì)方案、設(shè)計(jì)要求、設(shè)計(jì)意圖準(zhǔn)確無(wú)誤地告訴EDA(Electronic Desige Aut

2、omation工具,以便在EDA工具的幫助下對(duì)設(shè)計(jì)方案進(jìn)行最優(yōu)方案的設(shè)計(jì)及仿真,實(shí)現(xiàn)設(shè)計(jì)過(guò)程的自動(dòng)文檔化。1V HDL簡(jiǎn)介各EDA軟件設(shè)計(jì)公司的CAD發(fā)展,推動(dòng)了HDL的發(fā)展,各公司的EDA工具都有自己獨(dú)立的HDL,但是它們不具有通用性,用戶一旦選中某種EDA工具,就被束縛在一定的設(shè)計(jì)環(huán)境中。因此硬件設(shè)計(jì)者需要一種不受設(shè)計(jì)環(huán)境限制,并且功能強(qiáng)大且標(biāo)準(zhǔn)化的HDL。1987年12月,V HDL(V HSIC Hardware Description Language,即V HSIC(Very High Speed Inte2 grated Circuit硬件描述語(yǔ)言正式被確定為IEEE21076標(biāo)

3、準(zhǔn),作為一種硬件設(shè)計(jì)時(shí)采用的描述性語(yǔ)言,V HDL正在成為電子設(shè)計(jì)師們從事硬件設(shè)計(jì)所必須掌握的工具語(yǔ)言。自V HDL 被確定為一種標(biāo)準(zhǔn)后,各EDA公司相繼推出自己的V HDL設(shè)計(jì)環(huán)境,或宣布自己的EDA工具軟件可以與V HDL接口。國(guó)際上較大的EDA軟件供應(yīng)商(如M EN TER、CADANCE V IEWLO GIC等公司的EDA軟件均可做到以V HDL作為輸入,模擬從門級(jí)到功能級(jí)各硬件的功能和行為,令人高興的是我國(guó)南開大學(xué)計(jì)算機(jī)系最新開發(fā)研制的VL SI設(shè)計(jì)仿真系統(tǒng)VSS也可以V HDL作為其輸入語(yǔ)言,實(shí)現(xiàn)對(duì)大規(guī)模集成電路的仿真。V HDL具有以下幾個(gè)方面的特點(diǎn):(1支持多種設(shè)計(jì)方法和設(shè)計(jì)

4、技術(shù),通用性強(qiáng)。V HDL支持的設(shè)計(jì)方法有Top2Down,以及Library2Based;支持的設(shè)計(jì)技術(shù)包括同步和異步,可編程邏輯陣列及隨機(jī)邏輯等。目前, V HDL已受到多數(shù)EDA工具的支持。(2與工藝技術(shù)獨(dú)立,生命期長(zhǎng)。V HDL 本身沒(méi)有嵌入與特定工藝有關(guān)的知識(shí)。一個(gè)系統(tǒng)可以用門以上的層次來(lái)描述和模擬,當(dāng)具體實(shí)現(xiàn)時(shí)再映射為不同工藝,如CMOS、G aAs等,并分解為詳細(xì)的門級(jí)描述,因而不會(huì)因工藝變化而使V HDL的描述過(guò)時(shí)。(3多層次描述能力,覆蓋面廣。V HDL 支持從數(shù)字系統(tǒng)方框圖級(jí)到門級(jí)的多層次硬件行為和結(jié)構(gòu)的描述,其覆蓋的層次為:行為(算法級(jí)描述,數(shù)據(jù)流級(jí)(寄存器傳輸級(jí)描述,門

5、級(jí)描述,開關(guān)級(jí)描述,電路級(jí)描述,物理參數(shù)級(jí)描述(包括延時(shí)、功耗、頻率、尺寸等參數(shù)。(4利于推廣和應(yīng)用,可讀性好。V HDL 這種公共的標(biāo)準(zhǔn)語(yǔ)言具有的規(guī)范性促進(jìn)了設(shè)計(jì)的交流、存檔和重復(fù)利用。V HDL的模型可以保證在符合標(biāo)準(zhǔn)的不同系統(tǒng)中正常運(yùn)行,從而實(shí)現(xiàn)大量重復(fù)或公用單元的共享,大大提高設(shè)計(jì)工作的效率。2V HDL的構(gòu)成及其描述V HDL語(yǔ)言可以在系統(tǒng)級(jí)、寄存器級(jí)以及軟件應(yīng)用電子科技導(dǎo)報(bào)門級(jí)對(duì)電子系統(tǒng)與電路加以描述。V HDL 語(yǔ)言的主要構(gòu)件為:實(shí)體號(hào)說(shuō)明(Entity Declara 2tion ,用以描述設(shè)計(jì)的界面信號(hào),即設(shè)計(jì)系統(tǒng)的I/O 界面;構(gòu)造體(Architecture Boby ,

6、以指定設(shè)計(jì)的真實(shí)性能或結(jié)構(gòu),即為行為描述;集合包(Package ,用來(lái)集中存放一批編譯好的約定和設(shè)計(jì)單元,使數(shù)據(jù)類型和子程序?qū)τ谄渌O(shè)計(jì)是可見的;配置(Configuration ,以便從庫(kù)中選取設(shè)計(jì)單元組合成不同的設(shè)計(jì)版本。這里以一個(gè)簡(jiǎn)單的數(shù)字電路說(shuō)明對(duì)其進(jìn)行的V HDL 的描述。半加器的實(shí)體號(hào)描述說(shuō)明:entity Half 2adderport (X :In Bit Y:In Bit Sum :Out Bit Carry :Out Bit end Half 2adder半加器的行為描述:architecture Behavioral 2descriptionHalf 2adder is

7、 Begin processSum <=X or Y after 5ns ;Carry <=X and Y after 5ns ;Wait on X ,Y;end processend Behavioral 2description3V HDL 的設(shè)計(jì)環(huán)境V HDL 是一個(gè)很好的硬件描述語(yǔ)言,是設(shè)計(jì)者和EDA 工具的良好界面,但它并不是EDA 工具本身。以V HDL 作為硬件描述語(yǔ)言建立的設(shè)計(jì)環(huán)境應(yīng)為:設(shè)計(jì)庫(kù)布圖器綜合器模擬器內(nèi)部數(shù)據(jù)結(jié)構(gòu)設(shè)計(jì)庫(kù)管理程序分析器(編譯器VHDL源文件分析器(編譯器接受V HDL 源描述文件,檢查是否有語(yǔ)法錯(cuò)誤,將檢查無(wú)誤的文件信息轉(zhuǎn)換為內(nèi)部數(shù)據(jù)格式存放

8、在設(shè)計(jì)庫(kù)中。各EDA 工具和設(shè)計(jì)庫(kù)的界面是設(shè)計(jì)管理程序,通過(guò)EDA 工具將數(shù)據(jù)讀出或存入。設(shè)計(jì)庫(kù)由樹形結(jié)構(gòu)的子庫(kù)組成,每個(gè)用戶都可以有一個(gè)工作子庫(kù)和多個(gè)參考子庫(kù)。工作子庫(kù)存放當(dāng)前正在被分析的V HDL 源描述中的數(shù)據(jù),參考子庫(kù)存放正在被分析的設(shè)計(jì)單元所引用的庫(kù)單元,任一子庫(kù)均可被多個(gè)用戶所共享。模擬器從設(shè)計(jì)庫(kù)中讀取設(shè)計(jì)單元的數(shù)據(jù),按照模擬器的要求生成模擬器的內(nèi)部數(shù)據(jù)結(jié)構(gòu),經(jīng)模擬器的運(yùn)行,以用戶所希望的形式(波形圖或表格輸出模擬結(jié)果。綜合器從設(shè)計(jì)庫(kù)中讀取相關(guān)數(shù)據(jù),生成綜合器內(nèi)部數(shù)據(jù)結(jié)構(gòu),可最終綜合成門級(jí)電路,以面積和性能為目標(biāo)進(jìn)行優(yōu)化,最后映射到某一特定的工藝庫(kù)上。布圖器利用前期分析的相關(guān)數(shù)據(jù),

9、根據(jù)線寬、延時(shí)等限制條件,采用自動(dòng)布局布線,制成物理版圖。4結(jié)束語(yǔ)近年來(lái),國(guó)內(nèi)的許多重點(diǎn)系統(tǒng)設(shè)計(jì)工程都利用EDA 工具,采用V HDL 語(yǔ)言描述設(shè)計(jì)系統(tǒng),既提高了設(shè)計(jì)工作的效率,又提高了設(shè)計(jì)系統(tǒng)的成功率,取得了很大的成果。如國(guó)家智能計(jì)算中心的曙光計(jì)算機(jī)系統(tǒng),長(zhǎng)江機(jī)器制造廠的某雷達(dá)系統(tǒng)定時(shí)模塊的設(shè)計(jì)改造工程,中科院自動(dòng)化所的IC 分析系統(tǒng),哈工大微電子中心的HWZ 2201IC 卡芯片設(shè)計(jì)等工程設(shè)計(jì)。1992年12月31日起,美國(guó)政府在計(jì)算機(jī)和通訊系統(tǒng)標(biāo)準(zhǔn)的參考手冊(cè)中新開辟了V HDL 的FIPS (Fedreal Information Processing Stan 2dard ,它專門收錄

10、用V HDL 設(shè)計(jì)的數(shù)字系統(tǒng)的原始設(shè)計(jì)文件、格式規(guī)則、測(cè)試生成和屬于這種應(yīng)用的數(shù)字系統(tǒng)的生產(chǎn)和設(shè)計(jì)文件。隨著信息社會(huì)的到來(lái),信息網(wǎng)的建立,設(shè)計(jì)者可以在世界上的任何地方進(jìn)行設(shè)計(jì),系統(tǒng)設(shè)(下轉(zhuǎn)第38頁(yè)1997年第9期軟件應(yīng)用HP Infinium示波器系列HP公司于1997年8月15日推出了In2 finium示波器系列。該示波器系列帶寬范圍為500MHz115GHz,每通道的最高采樣率為1GSa/s,2GSa/s,4GSa/s和8GSa/s。每個(gè)通道的存儲(chǔ)器深度為32K至64K。該新型示波器系列具有類似于模擬示波器的前面板,基于Windows95的圖形用戶接口(GU I,以及內(nèi)置的信息系統(tǒng)。這些

11、功能使操作人員對(duì)波形的觀察和分析既直觀又容易。新型示波器具有類似于模擬示波器的前面板控制,其清晰而不雜亂的前面板布局為模擬示波器的用戶所熟悉。前面板主要包括對(duì)每個(gè)通道分別的標(biāo)度和位置控制,清楚可見的觸發(fā)設(shè)置信息以及易于處理的標(biāo)記和測(cè)量功能。與前面板相配套,Infinium示波器的波形顯示面積達(dá)到2618平方英寸,比這一檔次的絕大部分其它產(chǎn)品要大得多。新型示波器也為對(duì)于不知道最后使用儀器的操作人員提供預(yù)置設(shè)置功能鍵,這一功能對(duì)于在共用示波器的實(shí)驗(yàn)室環(huán)境中工作的工程師特別有用。圖形用戶接口也為用戶提供新的與波形交互的方法。例如,操作者可抓取圖標(biāo)并將其放在所選的波形功能上?？s放框可讓操作者繪出一個(gè)矩

12、形框,通過(guò)鼠標(biāo)點(diǎn)出該框的內(nèi)部即可伸展波形,從而對(duì)波形的特定部分放大以進(jìn)行詳細(xì)的觀察。HP公司的Infinium示波器內(nèi)置信息系統(tǒng)能為用戶提供測(cè)量幫助,從而使用戶更快地完成擔(dān)負(fù)的工作。內(nèi)置信息系統(tǒng)的一項(xiàng)標(biāo)準(zhǔn)功能是設(shè)置向?qū)?它帶有24種具有按步提示的操作,這些操作包括進(jìn)行噪聲和抖動(dòng)這類復(fù)雜的測(cè)量,設(shè)置和保持觸發(fā)或快速傅里葉變換這類高級(jí)功能的設(shè)置以及執(zhí)行探頭補(bǔ)償這類示波器的公共測(cè)試步驟。對(duì)工作于亞納秒跳變沿速度的高速數(shù)字電路的工程師和研究高速現(xiàn)象的科學(xué)家,HP公司的Infinium54845A示波器提供了通用應(yīng)用領(lǐng)域的最高采樣率?；谛碌哪?shù)轉(zhuǎn)換技術(shù)以及與HP公司實(shí)驗(yàn)室的協(xié)作開發(fā),HP公司的Infi

13、nium54845A示波器交替使用它的4個(gè)4GSa/s通道而實(shí)現(xiàn)了雙通道8GSa/s的同步實(shí)時(shí)采集。每個(gè)通道具有64K存儲(chǔ)器。為幫助數(shù)字電路設(shè)計(jì)師尋找設(shè)計(jì)中的不正常之處,In2 finium示波器還引入了HP公司的擾動(dòng)觸發(fā)技術(shù)。基于新的觸發(fā)集成電路的擾動(dòng)觸發(fā)技術(shù)擴(kuò)展了所提供的邊沿、毛刺、延遲、邏輯和視頻這些標(biāo)準(zhǔn)工作方式,而附加了包括上升、下降、設(shè)置和保持時(shí)間這些新的觸發(fā)能力。例如引起設(shè)置擾動(dòng)的競(jìng)爭(zhēng)條件可能會(huì)產(chǎn)生非預(yù)期的邏輯狀態(tài)跳變,而設(shè)計(jì)師對(duì)這類問(wèn)題很難加以隔離,用這些擾動(dòng)對(duì)Infinium示波器進(jìn)行觸發(fā)能很快找到造成設(shè)計(jì)問(wèn)題的根本原因。雖然模擬帶寬、采樣率和存儲(chǔ)器深度是示波器三個(gè)最重要的性能指標(biāo),但是僅僅這些指標(biāo)本身還不能完全說(shuō)明示波器的實(shí)際工作能力。今天