數(shù)字電子技術(shù)實驗原理

1、 數(shù)字電子技術(shù)實驗原理 實驗2 晶體管性能測試及開關(guān)特性研究實驗原理1萬用表測量半導(dǎo)體二極管 半導(dǎo)體二極管和三極管是最基本和用途最廣泛的電子器件。二極管的基本特性是具有單向?qū)щ娦?，二極管正向偏置時，表現(xiàn)出一個幾百歐姆的電阻；當(dāng)二極管反向偏置時，呈現(xiàn)近似無窮大電阻。兩者測量的阻值相差越大，半導(dǎo)體二極管的性能越好。二極管的分類有整流二極管、檢波二極管、開關(guān)二極管、肖特基二極管、穩(wěn)壓二極管、發(fā)光二極管等，不同種類的二極管其應(yīng)用場合不同。普通小功率二極管的封裝一般為玻璃封裝和塑料封裝。它們的外殼上均有表示陽極和陰極的標(biāo)記，標(biāo)有色道（一般黑色外殼二極管為白色道標(biāo)記；玻璃外殼二極管為黑色或紅色標(biāo)記）的為陰

2、極極，另一端為陽極；對于貼片二極管，俯視時有色線的一端是陰極極，另一端是陽極。對于發(fā)光二極管，管腳長的是陽極，短的是陰極。對于無標(biāo)記或標(biāo)記不清楚的二極管，可以采用萬用表來進(jìn)行判別。如果使用指針式模擬萬用表，首先將萬用表置于電阻檔“R×100”或“R×1k”處，將萬用表的紅、黑兩表筆接到二極管的兩端進(jìn)行測量其電阻，記下測量結(jié)果；然后將萬用表的兩表筆對調(diào)，再次測量二極管的電阻，若兩次測量結(jié)果相差很大，說明二極管是好的，并且測量電阻小的那次黑表筆所接的二極管一端是二極管的陽極。如果使用數(shù)字萬用表測量二極管，可以直接將數(shù)字萬用表量程開關(guān)打在“”處，將二極管的兩端分別接到萬用表的紅、

3、黑表筆，觀察顯示屏上的顯示數(shù)字，正確顯示二極管導(dǎo)通數(shù)值的那次測量，紅表筆對應(yīng)的是二極管的陽極。普通硅二極管導(dǎo)通壓降為0.7V左右，鍺二極管正向壓降為0.3V左右，肖特基二極管正向壓降為0.4V左右，發(fā)光二極管導(dǎo)通壓降比較高，且不同顏色的發(fā)光二極管導(dǎo)通壓降（紅色1.5-1.8V、綠色1.6-2.0V、黃色1.6-2.0V、蘭色2.2-2.5V、白色3.2-3.6V）不同，對于正向?qū)▔航荡笥?V以上的發(fā)光二極管，有的數(shù)字萬用表不能直接顯示其導(dǎo)通壓降數(shù)值。2萬用表測量半導(dǎo)體三極管半導(dǎo)體三極管種類非常多，按其結(jié)構(gòu)分為NPN型和PNP型兩大類。三極管的主要特性是具有放大作用，即當(dāng)外加偏置電壓使三極管發(fā)

4、射結(jié)正向偏置，集電結(jié)反向偏置時，三極管的集電極電流是其基極電流的倍，一般小功率三極管的范圍是50200。根據(jù)三極管的結(jié)構(gòu)特點可使用萬用表對其性能做簡單的測量。（1）三極管類型和基極的判定 可以把BJT的結(jié)構(gòu)看作是兩個串接的二極管，如圖2.1（a）所示。由圖可見，若分別測試be、bc、ce之間的正反向電阻，只有ce之間的正反向電阻值均很大（ce之間始終有一個反偏的PN結(jié)），由此即可確定c、e兩個電極之外的電極是基極b。然后將萬用表的黑表筆接基極，紅表筆依次接另外兩個電極，測得兩個電阻值，若兩個電阻值均很?。≒N結(jié)的正偏電阻），說明是NPN管；若兩個電阻值均很大（PN結(jié)的反偏電阻），說明是PNP管

5、。 （a） （b） 圖2.1（2）三極管集電極和發(fā)射極的判定 利用BJT正向電流放大系數(shù)比反向電流放大系數(shù)大的特點，可以確定e極和c極。如圖2.1（b）所示，將萬用表置歐姆檔。若是NPN管，則黑表筆接假定的c極，紅表筆接假定的e極，在b極和假定的c極之間接一個100kW的電阻（亦可用人體電阻代替），讀出此時萬用表上的電阻值，然后作相反的假設(shè)，再按圖2.1（b）接好，重讀電阻值。兩組值中阻值小的一次對應(yīng)的集電極電流較大，電流放大系數(shù)較大，說明BJT處于正向放大狀態(tài)，該次的假設(shè)是正確的。對于PNP管，應(yīng)將紅表筆接假定的c極，黑表筆接假定的e極，其他步驟相同。（3）三極管性能的測量 測量三極管的性能

6、最好的方法是利用晶體管特性圖示儀測量，它可直接將三極管的特性曲線顯示在屏幕上，從中可以測量出三極管的電流放大倍數(shù)、穿透電流、擊穿電壓等指標(biāo)。使用萬用表也可以粗略的判定三極管的性能，例如對NPN型三極管電流放大倍數(shù)的估計是先將三極管的基極開路，黑表筆接集電極，紅表筆接發(fā)射極，測量其電阻并記下，然后用手將基極與假設(shè)的集電極捏緊（三極管兩只管腳不能短接），觀察表頭指針的擺動幅度，其幅度越大，電流的放大倍數(shù)越高。 需要說明的是以上測量三極管都是采用模擬式指針萬用表，若采用數(shù)字式萬用表，則紅、黑兩測試表筆正好與指針式萬用表相反。另外用數(shù)字萬用表測量三極管的電流放大倍數(shù)非常簡單，只需將量程開關(guān)置于hFE處

7、，把三極管插入對應(yīng)管型插座中，三極管的值將直接顯示出來。3二極管的開關(guān)特性在數(shù)字電路中，二極管常工作在開關(guān)狀態(tài)。當(dāng)二極管從導(dǎo)通到截止或從截止到導(dǎo)通所表現(xiàn)出的特性就是其開關(guān)特性。在圖2.2所示的電路中，Ui是一開關(guān)信號，當(dāng)Ui從UIH突變到UIL時，二極管并不立即截止，而是要經(jīng)過存儲時間ts、下降時間tf之后才截止。在ts期間二極管是導(dǎo)通的，其電流近等于；下降時間tf是二極管由導(dǎo)通到截止的時間，經(jīng)過tf之后，二極管才截止。toff=ts+tf 稱為二極管的關(guān)斷時間也稱反向恢復(fù)時間。toff與器件的結(jié)構(gòu)、材料有關(guān)，也與正向?qū)娏骱头聪螂娏饔嘘P(guān)。當(dāng)Vi從UIL突變到UIH時，二極管并不立即導(dǎo)通，而

8、是要經(jīng)過導(dǎo)通延遲時間td、上升時間tr之后才導(dǎo)通。ton=td+tr稱為二極管的開通時間。Ton與器件的結(jié)構(gòu)、材料有關(guān)，也與正向驅(qū)動電壓有關(guān)。二極管的關(guān)斷時間是影響其開關(guān)速度的主要因素。圖2.24晶體三極管的開關(guān)特性 （1）三極管的工作狀態(tài) 三極管在電路中正常的工作狀態(tài)有截止、放大和飽和三種狀態(tài)。對于圖2.3所示的電路，當(dāng)電路參數(shù)確定后，改變輸入電壓的大小，則可使三極管工作在不同的狀態(tài)，從而得到不同的輸出電壓值。 截止?fàn)顟B(tài)。當(dāng)輸入電壓減小使三極管的發(fā)射結(jié)偏置電壓小于其死區(qū)電壓（硅管約0.5V，鍺管約0.1V）時，三極管截止。即 ，。 放大狀態(tài)。增大輸入電壓Vi，使三極管發(fā)射結(jié)正向偏置，集電結(jié)反

9、向偏置，三極管則處于放大狀態(tài)，此時 ， 。 飽和狀態(tài)。繼續(xù)增大輸入電壓Vi，使三極管的基極電流大于其臨界飽和值時，三極管處于飽和狀態(tài)，該電路的臨界基極飽和電流值為 。三極管飽和時輸出電壓 。（2）三極管的開關(guān)特性 三極管的開關(guān)特性是指它從截止到飽和導(dǎo)通或從飽和導(dǎo)通到截止的轉(zhuǎn)換過程，而這種轉(zhuǎn)換需要一定的時間才能完成。在圖2.3所示電路中，輸入一個方波信號（大小在-V1到+V1之間變化）。當(dāng)Vi從-V1上跳到+V1時，集電極電流iC要經(jīng)過一定的時間才能達(dá)到最大值飽和電流ICS，td是延遲時間，它是從Vi上跳開始到iC上升到0.1ICS所需要的時間；tr稱為上升時間，它是iC從0.1ICS上升到0.

10、9ICS所需要的時間。ton=td+tr稱為三極管的開通時間。 當(dāng)Vi從+V1下跳到-V1時，集電極電流也是要經(jīng)過一定的時間才下降到零，ts是存儲時間，它是iC從ICS下降到0.9ICS所需要的時間；tf是下降時間，它是iC從0.9ICS下降到0.1ICS所需要的時間。toff=ts+tf稱為三極管的關(guān)斷時間。ton和toff統(tǒng)稱為三極管的開關(guān)時間，開關(guān)時間越短，其開關(guān)速度也就越高，提高開關(guān)速度的措施一般有兩個，一是選用開關(guān)時間短的管子，二是設(shè)計合理的電路。圖2.3 實驗3 集成門電路的參數(shù)測試實驗原理 TTL和CMOS集成電路是目前生產(chǎn)量最多、應(yīng)用最廣泛、通用性最強的兩大主流數(shù)字集成電路，要

11、正確應(yīng)用它們，首先要熟悉它們的主要參數(shù)。1. TTL與非門電路的主要參數(shù)（1）靜態(tài)功耗PD 。指與非門空載時電源總電流與電源電壓的乘積，即 式中ICC為與非門的所有輸入端懸空，輸出端空載時，電源提供的電流。（2）輸出高電平VOH 。指有一個及以上輸入端接地時輸出端電壓值，一般空載時VOH3.5V；當(dāng)輸出帶拉電流負(fù)載時，輸出VOH下降。對于74LS00產(chǎn)品規(guī)范規(guī)定，輸出高電平的最小值（即標(biāo)準(zhǔn)高電平）等于2.7V；對于7400產(chǎn)品規(guī)定輸出高電平的最小值為2.4V。（3）輸出低電平VOL 。指全部輸入端接高電平或懸空時輸出端的電壓值，一般空載時，輸出電壓值比較低。當(dāng)輸出帶灌電流負(fù)載時，輸出VOL將上

12、升。產(chǎn)品規(guī)定輸出低電平的最大值（即標(biāo)準(zhǔn)低電平）等于0.4V。（4）輸入低電平電流IiL指某輸入端接地，其余的輸入端懸空，輸出端空載時，流出該接地輸入端的電流。（5）輸入高電平電流IiH 指輸入端一端接高電平（VCC），其余輸入端接地時，流過那個接高電平輸入端的電流。一般IiH非常小。（6）扇出系數(shù)N 扇出系數(shù)是表示帶負(fù)載能力大小的指標(biāo)，指驅(qū)動同類門電路的個數(shù)。由于TTL門電路的IiL比IiH大的多，因此測試時使門電路輸出為低電平，其最大允許灌電流負(fù)載電流為IoL，則扇出系數(shù)為 。（7）開門電平VON 從與非門的電壓傳輸特性曲線上規(guī)定，輸出為標(biāo)準(zhǔn)低電平電壓（0.4V）時，對應(yīng)的輸入高電平的電壓值

13、稱為開門電平VON。一般VON1.8V。（8）關(guān)門電平VOFF 從與非門的電壓傳輸特性曲線上規(guī)定，輸出為標(biāo)準(zhǔn)高電平電壓（對于74LS00，2.7V）時，對應(yīng)的輸入低電平的電壓值稱為關(guān)門電平VOFF。（9）平均延遲時間tpd 是表示門電路開關(guān)速度的指標(biāo)。當(dāng)與非門輸入為一方波時，其輸出波形的上升沿和下降沿均有一定的延遲時間，輸入、輸出波形如圖3.1 ，平均延遲時間表示為 圖3.12. CMOS與非門的主要參數(shù)（1）電源電壓+VDD。 普通CMOS門電路的電源電壓VDD范圍較寬，一般在+5+15V之間均可工作。（2）靜態(tài)功耗PD 。指在輸入全部接高電平時，電源電壓與電源總電流的乘積，與TTL門電路相

14、比CMOS門電路的靜態(tài)功耗非常低。但當(dāng)輸入脈沖時，其動態(tài)功耗將隨著輸入信號頻率的增加而增大。（3）輸出高電平V0H 。 CMOS門電路的輸出高電平電壓值比較高，近似等于電源電壓值。（4）輸出低電平V0L 。 CMOS門電路的輸出低電平電壓值比較低，近似等于0V。（5）開門電平VON 。 CMOS與非門的傳輸特性曲線很陡，在輸入電壓uI近似等于VDD/2處附近接近一條垂線，其開門電平接近等于VDD/2。（6）關(guān)門電平VOFF 。 CMOS與非門的關(guān)門電平比較高，幾乎靠近VDD/2。（7）扇出系數(shù)N 。 由于CMOS門電路的輸入短路電流IiS和輸入高電平電流IiH極小，所以靜態(tài)時CMOS驅(qū)動同類門

15、的個數(shù)幾乎不受限制。但CMOS門電路在高頻工作時，其后級門電路的輸入電容將成為主要負(fù)載，扇出系數(shù)將受到限制。（8） 平均延遲時間tpd 。普通CMOS門電路的延遲時間比TTL門電路的要長，但高速CMOS的延遲時間和TTL電路相當(dāng)。 實驗4 組合邏輯電路測試與設(shè)計實驗原理邏輯電路在任何時刻的輸出，僅取決于該時刻各個輸入變量的取值，這樣的邏輯電路稱為組合邏輯電路。組合邏輯電路的分析就是在給定邏輯電路的情況下，列出該電路的真值表，從而判定出該電路實現(xiàn)的功能。組合邏輯電路的設(shè)計就是根據(jù)邏輯功能的要求，設(shè)計出實現(xiàn)該功能的合理電路，其基本設(shè)計步驟為：1. 邏輯抽象 根據(jù)設(shè)計任務(wù)分析設(shè)計要求，確定輸入、輸出

16、信號及它們之間的因果關(guān)系。一般用大寫的英文字母表示輸入信號簡稱輸入變量，表示輸出信號者簡稱輸出函數(shù)。2. 列真值表 首先給變量和函數(shù)進(jìn)行賦值，即用0和1表示信號的狀態(tài)。然后根據(jù)邏輯任務(wù)把輸入變量的所有取值的組合以及對應(yīng)的函數(shù)值，以表格的形式列表。3. 邏輯化簡 根據(jù)真值表利用公式法或卡諾圖進(jìn)行化簡，并根據(jù)實際選用集成門電路的類型變換邏輯函數(shù)表達(dá)式的形式，例如“與或”表達(dá)式、“與非與非”表達(dá)式、“或非或非”表達(dá)式等。4. 畫邏輯電路圖根據(jù)化簡后的邏輯表達(dá)式，畫出采用標(biāo)準(zhǔn)集成器件的邏輯電路圖。設(shè)計舉例 設(shè)計一個3臺電機運行監(jiān)視電路，要求符合下列條件之一不報警，A開機時，B、C兩電機必開；B開機時，

17、C電機必開；C電機可單獨開機；A、B、C三電機均不開機。除此之外要求監(jiān)視電路要發(fā)出報警信號。是采用兩輸入端與非門實現(xiàn)該邏輯電路。解 1. 邏輯抽象輸入信號是3臺電機的工作狀態(tài)，輸出信號是故障指示燈的狀態(tài)。A、B、C分別表示3臺電機，Y表示報警信號。規(guī)定電機開機為1，停機為0；有報警信號輸出為1，無報警信號為0。2. 列真值表 該邏輯電路的真值表如表4.1 所示。表4.1A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100101110 3. 邏輯化簡 由真值表畫出該邏輯問題的卡諾圖如圖4.2 所示。其最簡的“與或”表達(dá)式為 圖4.2 4. 畫邏輯電路圖

18、 首先進(jìn)行邏輯表達(dá)式變換，該電路的最簡的“與非與非”表達(dá)式為 由2輸入端與非門實現(xiàn)的邏輯電路圖如圖4.3 所示。 圖4.35. 實驗驗證根據(jù)選定的集成電路器件，按照設(shè)計出的電路安裝并進(jìn)行邏輯功能測試，觀察電路設(shè)計的正確性。 實驗5 集成編碼器、譯碼器功能測試及應(yīng)用實驗原理1. 編碼器 用文字、數(shù)碼等字符表示特定對象的過程稱為編碼。在數(shù)字系統(tǒng)中，一般用多位二進(jìn)制數(shù)碼的組合對特定含義的信號進(jìn)行編碼。完成編碼功能的邏輯電路稱為編碼器。對每一個有效的輸入信號，編碼器將產(chǎn)生唯一的一組二進(jìn)制代碼與之對應(yīng)。常用的編碼器有二進(jìn)制編碼器和二十進(jìn)制編碼器。（1） 二進(jìn)制編碼器 用n位二進(jìn)制代碼對2n個信號進(jìn)行編碼

19、的電路稱為二進(jìn)制編碼器。例如3位二進(jìn)制編碼器就是把8個輸入信號編成對應(yīng)的3位二進(jìn)制代碼輸出，所以也稱83線編碼器。在二進(jìn)制編碼器中，用途最廣泛的還是優(yōu)先編碼器，優(yōu)先編碼器允許幾個信號同時輸入，但是電路只對其中優(yōu)先級別最高的輸入信號進(jìn)行編碼，級別低的輸入信號將不起作用。 74LS148是一種常用的集成83線優(yōu)先編碼器。圖5.1是74LS148的邏輯符號圖。為編碼輸入端，低電平有效。為編碼輸出端，反碼輸出。是使能輸入端。是使能輸出端，是編碼輸出標(biāo)志位。圖5.1（2）二十進(jìn)制編碼器二十進(jìn)制編碼器是將代表十進(jìn)制數(shù)的10個輸入信號分別編成對應(yīng)的8421BCD代碼輸出的電路。74LS147是具有優(yōu)先級別的

20、集成二十進(jìn)制編碼器。圖5.2是74LS147二十進(jìn)制優(yōu)先編碼器的邏輯符號圖。圖中是編碼器的輸入端，為8421BCD碼輸出端，且反碼輸出。值得注意的是，74LS147雖然只提供了9個輸入端，其實的輸入端已經(jīng)隱含在其中，即當(dāng)這9個輸入端無效時，對進(jìn)行編碼輸出。該編碼器輸入信號的優(yōu)先級別最高，的級別最低；該編碼器輸出編碼對應(yīng)輸入信號以反碼形式輸出。 圖5.22. 譯碼器 譯碼是編碼的反過程，把代碼狀態(tài)的特定含義“翻譯”出來的過程叫做譯碼。實現(xiàn)譯碼操作的電路稱為譯碼器，換句話說，譯碼器是將二進(jìn)制代碼翻譯成對應(yīng)的信號的電路。常用的譯碼器有二進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯示譯碼器。（1）二進(jìn)制譯碼器 把二

21、進(jìn)制代碼的所有組合，按其愿意翻譯成對應(yīng)輸出信號的電路，稱作二進(jìn)制譯碼器。假如二進(jìn)制譯碼器有n位輸入二進(jìn)制代碼，有m個輸出譯碼信號，則。 74LS138是集成38線譯碼器，其邏輯符號圖如圖5.3所示。該譯碼器有A2A0 3個輸入二進(jìn)制代碼輸入端，有 8個譯碼信號輸出端；、是譯碼器的3個使能端。該譯碼器低電平輸出譯碼，只有當(dāng)、時，譯碼器才正常工作，完成譯碼操作；否則譯碼器被禁止，譯碼器的輸出全為1。 圖5.3 （2）二十進(jìn)制譯碼器 將10個BCD代碼翻譯成對應(yīng)10個輸出信號的電路稱為二十進(jìn)制譯碼器，一般輸入代碼都是8421BCD碼。集成二十進(jìn)制譯碼器74LS42的邏輯符號圖如圖5.4所示。其中A3

22、A0是8421BCD代碼輸入端，是譯碼信號的輸出端，該譯碼器輸出低電平譯碼。圖5.4 （3） 顯示譯碼器 在實際數(shù)字電路中，被譯出的信號經(jīng)常需要直觀地顯示出來，這就需要把譯碼器和顯示器件相配合，這種用于直接驅(qū)動顯示器的譯碼器稱為顯示譯碼器。 LED七段顯示器 半導(dǎo)體七段數(shù)碼管是常用的顯示器件。圖5.5 是它的組成示意圖，它由ag七段可發(fā)光的線段組成，每個光段都是一個發(fā)光二極管。利用不同發(fā)光段的組合，可以顯示09十個數(shù)碼和符號。 LED七段顯示器分為共陰極接法和共陽極接法兩種結(jié)構(gòu)，分別如圖5.6所示。對于共陰極接法的LED數(shù)碼管，若要使某段亮，則需該段（ag）接高電平；同理對于用陽極接法的LED

23、數(shù)碼管，若使某段亮，需將該段（）接低電平。發(fā)光二極管的正向?qū)▔航狄话銥?.53V，驅(qū)動電流約幾mA十幾mA，在實際使用時應(yīng)將每個發(fā)光二極管支路串接一限流電阻，以免損壞器件。 圖5.5圖5.6（a）共陰接法 （b）共陽接法 集成七段顯示譯碼器集成七段顯示譯碼器主要有兩種類型，一是輸出低電平有效，和共陽極數(shù)碼管搭配，如74LS47；二是輸出高電平有效，和共陰極數(shù)碼管搭配，如74LS48。74LS48顯示譯碼器的邏輯符號如圖5.7 所示。圖5.7 DA是顯示譯碼器的8421BCD碼輸入端，ag是譯碼器的輸出端；LT是試燈輸入端，低等平有效；RBI為滅零輸入端，低電平有效；BI/RBO是一個特殊的端

24、子，有時作輸入，有時用作輸出，作輸入時BI/RBO=0，此時不管輸入何種代碼，數(shù)碼管全滅；作輸出時，要受控于LT、RBI及輸入代碼，當(dāng)LT=1、RBO=0且輸入“0000”代碼時，BI/RBO端子輸出為1。 實驗6 集成數(shù)據(jù)選擇器、數(shù)值比較器功能測試及應(yīng)用實驗原理1. 數(shù)據(jù)選擇器能夠?qū)⒍嗦窋?shù)據(jù)其中的任意一路接通的電路，稱作數(shù)據(jù)選擇器，也稱為多路選擇器。數(shù)據(jù)選擇器的邏輯符號如圖6.1所示，是個輸入數(shù)據(jù)目，是條地址線，是數(shù)據(jù)選擇器的輸出端。常用的集成數(shù)據(jù)選擇器有4選1、8選1和16選1等數(shù)據(jù)選擇器。 圖6.1根據(jù)數(shù)據(jù)選擇器的邏輯功能，數(shù)據(jù)選擇器的輸出Y與輸入數(shù)據(jù)、數(shù)據(jù)選擇地址線的關(guān)系可寫成函數(shù)表達(dá)

25、式為 式中mi是An-1A0組成的最小項，Di是對應(yīng)輸入通道上的輸入數(shù)據(jù)。數(shù)據(jù)選擇器除方便的實現(xiàn)多路數(shù)據(jù)選擇、并行輸入數(shù)據(jù)轉(zhuǎn)換成串行輸出等用途外，還可以實現(xiàn)一般組合邏輯函數(shù)。利用數(shù)據(jù)選擇器設(shè)計一般組合邏輯電路的方法為：（1）根據(jù)設(shè)計要求列出邏輯函數(shù)的真值表，寫出邏輯函數(shù)的最小項之和表達(dá)式。（2）根據(jù)函數(shù)的輸入變量數(shù)，選擇數(shù)據(jù)選擇器。一般含有n個變量的邏輯函數(shù)，最好選取大于等于(n-1)個地址輸入端的數(shù)據(jù)選擇器。 （3）將邏輯函數(shù)中的部分變量等于數(shù)據(jù)選擇器的地址輸入信號，邏輯函數(shù)的輸出等于數(shù)據(jù)選擇器的輸出，并寫出數(shù)據(jù)選擇器的輸出表達(dá)式。（4）將邏輯函數(shù)表達(dá)式與數(shù)據(jù)選擇器功能表達(dá)式對比，求出數(shù)據(jù)選

26、擇器對應(yīng)通道上所接數(shù)據(jù)信號的值或表達(dá)式。（5）畫出連線圖并實驗驗證。 設(shè)計舉例 試用集成雙4選1數(shù)據(jù)選擇器74LS153構(gòu)成1位全加器運算電路。 解：(1). 根據(jù)全加器邏輯功能，列出其真值表 Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 (2). 由真值表，寫出邏輯函數(shù)的最小項之和表達(dá)式 (3). 雙4選1數(shù)據(jù)選擇器74LS153的輸出信號的標(biāo)準(zhǔn)與或表示式為 (4). 令74LS153中第1個數(shù)據(jù)選擇器的地址線1A1、1A0分別接全加器的輸入信號

27、Ai、Bi；第1個數(shù)據(jù)選擇器的輸出1Y作為全加器的輸出Si。對照兩表達(dá)式，即可求出第1個數(shù)據(jù)選擇器的對應(yīng)輸入通道的數(shù)據(jù)為 ，同理，令74LS153中第2個數(shù)據(jù)選擇器的地址線2A1、2A0接全加器的輸入信號Ai、Bi；第2個數(shù)據(jù)選擇器的輸出2Y作為全加器的輸出Ci。對照兩表達(dá)式，即可求出第2個數(shù)據(jù)選擇器的對應(yīng)輸入通道的數(shù)據(jù)為 ， ， ， (5)畫電路圖如圖6.2所示。1ST、2ST是74LS153的使能端，低電平有效。2. 數(shù)值比較器 在數(shù)字系統(tǒng)中，能夠?qū)崿F(xiàn)對數(shù)字量比較的電路稱為數(shù)值比較器。數(shù)值比較器的輸入是要進(jìn)行比較的二進(jìn)制數(shù)，輸出是比較的結(jié)果。 74LS85是4位集成數(shù)值比較器，圖6.3是該

28、比較器的邏輯符號。圖中A3A0、B3B0是兩個待比較的4位二進(jìn)制數(shù)；AB、A=B、AB是3個級聯(lián)輸入端，可以輸入低位數(shù)值比較的結(jié)果，通過這3個輸入端與其它數(shù)值比較器相連，可以組成位數(shù)更多的數(shù)值比較器；FAB、FA=B 、FAB是比較結(jié)果輸出端。 圖6.2 圖6.3 實驗7 集成觸發(fā)器功能測試及應(yīng)用實驗原理1. 觸發(fā)器觸發(fā)器是數(shù)字電路中最重要的單元電路之一，它可以保存1位二進(jìn)制數(shù)碼，有兩個互補的輸出和，其中的狀態(tài)稱為觸發(fā)器的狀態(tài)。觸發(fā)器的工作特點是：當(dāng)無外加觸發(fā)信號時，觸發(fā)器保持一種穩(wěn)定狀態(tài)不變；在外加信號作用下，觸發(fā)器可以從一種穩(wěn)定狀態(tài)轉(zhuǎn)換為另一種穩(wěn)定狀態(tài)。觸發(fā)器按結(jié)構(gòu)分類，可分成異步和同步觸

29、發(fā)器。異步觸發(fā)器的狀態(tài)直接受邏輯輸入端信號的控制，每當(dāng)邏輯輸入端信號發(fā)生變化時其狀態(tài)均可能產(chǎn)生翻轉(zhuǎn)；同步觸發(fā)器的狀態(tài)由時鐘脈沖CP控制，每當(dāng)時鐘脈沖CP到來且邏輯輸入端信號合適時觸發(fā)器才翻轉(zhuǎn)。按觸發(fā)方式分類，可分為電平觸發(fā)和邊沿觸發(fā)（又分為上升沿、下降沿觸發(fā)）。按邏輯功能分類，可分成RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等。目前應(yīng)用最多的是JK和D觸發(fā)器。需要注意的是由于觸發(fā)器的內(nèi)部結(jié)構(gòu)不同，即使同一種邏輯功能的觸發(fā)器可能有不同的觸發(fā)方式，例如JK觸發(fā)器，有的是下降沿觸發(fā)，也有的是上升沿觸發(fā)。描述觸發(fā)器的方法有狀態(tài)轉(zhuǎn)換真值表、特征方程、狀態(tài)轉(zhuǎn)換圖、波形圖來描述。觸發(fā)器的特征方程是表示其邏輯

30、功能的重要邏輯函數(shù)，在分析和設(shè)計時序邏輯電路時常用來作為判斷電路狀態(tài)轉(zhuǎn)換的依據(jù)。表 列出了常用觸發(fā)器的邏輯符號和特征方程。2. 同步時序邏輯電路所謂時序邏輯電路是指其任一時刻的輸出不僅與當(dāng)前的輸入有關(guān)，而且與電路的原有狀態(tài)有關(guān)，即與以前的輸入信號有關(guān)。所以時序電路中必須含有能對前一時刻的狀態(tài)進(jìn)行寄存的電路，這個寄存電路一般有觸發(fā)器組成。根據(jù)寄存電路中觸發(fā)器狀態(tài)變化的特點，可將時序電路分為同步時序邏輯電路和異步時序邏輯電路兩大類。在同步時序邏輯電路中，所有觸發(fā)器的時鐘均連接在一起，在同一個時鐘脈沖的作用下，所有觸發(fā)器的狀態(tài)同時發(fā)生變化。所謂分析時序邏輯電路，是指根據(jù)給定的邏輯電路圖，在輸入及時鐘

31、脈沖作用下，找出該電路的狀態(tài)及輸出的變化規(guī)律。圖7.1 就是由JK觸發(fā)器構(gòu)成的同步時序邏輯電路，對該電路的分析如下。圖7.1（1）寫電路方程式 時鐘方程：，該電路是同步時序邏輯電路，一般可以不寫。 輸出方程： 驅(qū)動方程：F0：；F1：；F2： 。（2）求狀態(tài)方程JK觸發(fā)器的特征方程為 ，將每個觸發(fā)器的驅(qū)動方程分別代入到各自的特征方程中，得到的狀態(tài)方程為 （3）列狀態(tài)轉(zhuǎn)換真值表假設(shè)電路的初始狀態(tài)，在時鐘脈沖CP的作用下，電路的狀態(tài)轉(zhuǎn)換及輸出如表 。 現(xiàn) 態(tài)次 態(tài)輸 出 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 10 1 00 1 11

32、0 01 0 11 1 01 1 10 0 0 0 0 0 0 0 0 0 1（4）畫電路的時序波形圖 （5）從電路的狀態(tài)轉(zhuǎn)換真值表看出，該電路是3位同步二進(jìn)制加法計數(shù)器，Z是進(jìn)位輸出信號。3. 異步時序邏輯電路時序邏輯電路的另一類就是異步時序電路，在異步時序邏輯電路中，沒有統(tǒng)一的時鐘脈沖，有的觸發(fā)器的時鐘與時鐘脈沖相連，而有些觸發(fā)器的時鐘不與時鐘脈沖相連，各個觸發(fā)器狀態(tài)的變化由各自的時鐘脈沖信號控制。異步時序邏輯電路的分析與同步時序電路相似。但要注意的是分析異步時序電路時，必須把觸發(fā)器的觸發(fā)脈沖信號也作為一個控制函數(shù)，并在狀態(tài)轉(zhuǎn)換真值表中標(biāo)明觸發(fā)器的觸發(fā)端有無規(guī)定的上升沿或下降沿。圖7.2是

33、由JK觸發(fā)器構(gòu)成的異步時序邏輯電路，其分析過程如下。圖7.2（1）寫電路方程式 時鐘方程 CP0=CP，。 輸出方程 驅(qū)動方程 F0：J0=K0=1；F1：J1=K1=1；F2：J1=K1=1 。（2）求狀態(tài)方程JK觸發(fā)器的特征方程為 ，將每個觸發(fā)器的驅(qū)動方程分別代入到各自的特征方程中，得到的狀態(tài)方程如下，不過要寫注明每個方程有效的時鐘條件。 （CP下降沿到來后有效） （下降沿到來后有效） （下降沿到來后有效）（3）列狀態(tài)轉(zhuǎn)換真值表 假設(shè)電路的初始狀態(tài)，在時鐘脈沖CP的作用下，電路的狀態(tài)轉(zhuǎn)換及輸出如表 。由于電路是異步方式工作，一般要列出每個觸發(fā)器的觸發(fā)時鐘是否有效，“1”標(biāo)明有效，“0”無效

34、?，F(xiàn) 態(tài)次 態(tài)輸 出CP2 CP1 CP0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 000000001 （5）該電路的時序波形圖與圖 相同，該電路的功能是異步3位二進(jìn)制加法計數(shù)器。 實驗8 集成計數(shù)器測試及應(yīng)用實驗原理 計數(shù)器是數(shù)字系統(tǒng)中重要的部件，它不僅用來累計脈沖的個數(shù)，還可用于分頻、定時、邏輯控制等場合。計數(shù)器按不同的分類方式有：按計數(shù)進(jìn)制分有二進(jìn)制計數(shù)器、十進(jìn)制

35、計數(shù)器和任意進(jìn)制計數(shù)器；按計數(shù)器的計數(shù)規(guī)律分有加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；按計數(shù)器的工作方式分有同步計數(shù)器和異步計數(shù)器；按計數(shù)器內(nèi)部組成使用的開關(guān)元件分有TTL型計數(shù)器和CMOS型計數(shù)器。 目前TTL和CMOS電路結(jié)構(gòu)的集成計數(shù)器均有多種型號，應(yīng)用非常廣泛。工作方式有同步和異步兩大類，有可逆和不可逆計數(shù)器，有4位二進(jìn)制計數(shù)器、10進(jìn)制計數(shù)器和N位二進(jìn)制計數(shù)器。這些集成計數(shù)器一般都有“清零”和“置數(shù)”功能，且容易擴展構(gòu)成規(guī)模更大的計數(shù)器。1. 集成計數(shù)器的級聯(lián)若要獲得計數(shù)容量更大的計數(shù)器，可通過多片小容量計數(shù)器級聯(lián)實現(xiàn)。例如將模為N1和N2的計數(shù)器級聯(lián)，可構(gòu)成計數(shù)器的模為N=N1

36、5;N2。計數(shù)器的級聯(lián)方式有串行進(jìn)位方式和并行進(jìn)位方式兩種。（1）串行進(jìn)位級聯(lián)方式。在串行進(jìn)位方式中，是將低位片的進(jìn)位信號作為高位片的時鐘輸入信號。例如圖8.1就是采用兩片集成十進(jìn)制同步計數(shù)器74LS160按照串行進(jìn)位方式連接組成的100進(jìn)制計數(shù)器。兩計數(shù)器74LS160的計數(shù)控制端EP、ET均接“1”，表示都工作在計數(shù)狀態(tài)；低位片計數(shù)器的進(jìn)位信號CO經(jīng)反相器后接入高位片計數(shù)器的時鐘輸入CP。其原因是由于74LS160的進(jìn)位輸出CO在計數(shù)器狀態(tài)等于9（1001）時，輸出為“1”，而74LS160的計數(shù)脈沖CP要求上升沿計數(shù)，故經(jīng)反相器后，在下一個計數(shù)脈沖輸入后，低位片計數(shù)器的狀態(tài)變?yōu)?（000

37、0），高位片的時鐘輸入端得到一上升沿信號，時高位片狀態(tài)加1?？梢妰善嫈?shù)器不是同步工作的。 圖8.1 （2）并行進(jìn)位級聯(lián)方式。所謂同步進(jìn)位級聯(lián)，是將所有集成計數(shù)器的時鐘CP信號相連，接計數(shù)輸入信號，另外將低位片的進(jìn)位輸出信號作為高位片的計數(shù)使能控制信號。圖8.2所示電路就是兩片集成十進(jìn)制同步計數(shù)器74LS160以并聯(lián)進(jìn)位方式構(gòu)成的100進(jìn)制計數(shù)器。從圖中看出，兩片74LS160的時鐘輸入端均連接到計數(shù)脈沖信號，低位片的進(jìn)位輸出CO接高位片的EP、ET控制端，只有當(dāng)?shù)臀黄嫈?shù)的狀態(tài)是9（1001）時，進(jìn)位輸出CO才為“1”，此時才允許高位片計數(shù)，待下一個計數(shù)脈沖輸入時，高位片計數(shù)器狀態(tài)加1，低位

38、片狀態(tài)變成0（0000），其進(jìn)位輸出CO又變?yōu)椤?”?？梢妰善嫈?shù)器是同步工作的。 圖8.22. 任意進(jìn)制計數(shù)器的構(gòu)成集成計數(shù)器一般都有“清零”輸入端和“置數(shù)”輸入端，對于模數(shù)為M的計數(shù)器，通過反饋清零法或反饋置數(shù)法可以實現(xiàn)模數(shù)小于M的任意進(jìn)制計數(shù)器。（1）反饋清零法 利用集成計數(shù)器的清零功能可以實現(xiàn)任意進(jìn)制計數(shù)器。計數(shù)器的清零方式有同步和異步之分，異步清零是只要清零輸入端信號有效，計數(shù)器的輸出全部被復(fù)位為“0”，與CP脈沖無關(guān)；同步清零是要求清零輸入端信號有效，同時CP脈沖觸發(fā)沿到來時，計數(shù)器的輸出全部被復(fù)位為“0”。實現(xiàn)任意N進(jìn)制計數(shù)器的一般步驟為 寫出N進(jìn)制計數(shù)器Sn（或Sn-1）狀態(tài)的

39、編碼（異步清零的寫Sn，同步清零的寫Sn-1）。 求清零邏輯函數(shù)表達(dá)式。 畫連線圖。圖8.3所示電路是集成4位二進(jìn)制同步加法計數(shù)器74LS161組成的十進(jìn)制計數(shù)器。由于74LS161清零方式是異步清零，且低電平有效，該電路從“0000”開始計數(shù)，當(dāng)輸入第10個脈沖的上升沿后，計數(shù)器輸出狀態(tài)變?yōu)椤?010”，該狀態(tài)經(jīng)與非門輸出一清零信號，立即使計數(shù)器狀態(tài)回到“0000”，故該計數(shù)器的有效狀態(tài)是“0000000110010000”10個狀態(tài)?！?010”狀態(tài)只是在極短的時間內(nèi)出現(xiàn)。圖8.3（2）反饋置數(shù)法 利用集成計數(shù)器的置數(shù)功能同樣可以實現(xiàn)任意進(jìn)制計數(shù)器。置數(shù)方式也有同步置數(shù)和異步置數(shù)之分。異步

40、置數(shù)是指在清零信號無效狀態(tài)下，只要置數(shù)輸入信號有效，接入計數(shù)器的輸入數(shù)據(jù)立即被送到計數(shù)器的輸出端；同步置數(shù)是指在清零信號無效狀態(tài)下，要求置數(shù)輸入信號有效，同時CP脈沖觸發(fā)沿到來時，接入計數(shù)器的輸入數(shù)據(jù)才被送到計數(shù)器的輸出端。所以不難看出，如果將輸入置數(shù)數(shù)據(jù)全接“0”，利用反饋置數(shù)法構(gòu)成任意進(jìn)制計數(shù)器的方法步驟均與反饋清零法完全相同，所不同的是計數(shù)器狀態(tài)譯碼信號要接到計數(shù)器的置數(shù)端上。 需要說明的是利用反饋置數(shù)法構(gòu)成任意進(jìn)制計數(shù)器方案更靈活，它可以使計數(shù)器的初始狀態(tài)不在0態(tài)，圖8.4 就是集成4位二進(jìn)制加法計數(shù)器74LS161構(gòu)成的起始狀態(tài)為“0011”的十進(jìn)制加法計數(shù)器電路。74LS161的置

41、數(shù)方式是同步置數(shù)，該電路的初始狀態(tài)是“0011”，當(dāng)?shù)?個脈沖到來后，計數(shù)器的狀態(tài)變?yōu)椤?100”，將該狀態(tài)經(jīng)與非門產(chǎn)生一置數(shù)信號，在第10個脈沖上升沿來到后，計數(shù)器的狀態(tài)又回到“0011”，該電路的有效狀態(tài)在“0011010011000011”10個狀態(tài)中循環(huán)。圖8.4 實驗9 集成寄存器及其應(yīng)用實驗原理把二進(jìn)制數(shù)據(jù)或代碼暫時存儲起來的操作稱作寄存；具有寄存功能的電路稱為寄存器。寄存器也是數(shù)字系統(tǒng)中用途最廣泛的部件之一，目前已有多種集成寄存器供我們選擇。集成寄存器分為數(shù)碼寄存器和移位寄存器兩大類。1. 集成數(shù)碼寄存器 數(shù)碼寄存器可以存放二進(jìn)制數(shù)碼，可實現(xiàn)數(shù)據(jù)的并行接收、存儲和傳輸，對暫存的數(shù)

42、據(jù)不能移位操作。目前常用的集成數(shù)碼寄存器有4位、 8位等不同型號，74LS175是4位并行輸入/并行輸出的數(shù)碼寄存器。圖9.1 是它的邏輯符號，D3D0是并行數(shù)碼輸入端，是清零端，CP是控制時鐘輸入端，Q3Q0是并行數(shù)碼輸出端。74LS175的功能表如表9.1 所示。圖9.1表9.12. 集成移位寄存器 移位寄存器除了具有寄存數(shù)碼的功能，還具有將數(shù)碼移位的功能，具有接受串行數(shù)據(jù)的能力。在移位操作時，每來一個CP脈沖，存放在寄存器里的數(shù)碼依次向右或向左移動一位。移位寄存器的工作方式主要有：串行輸入/并行輸出；串行輸入/串行輸出；并行輸入/并行輸出；并行輸入/串行輸出。移位寄存器是數(shù)字系統(tǒng)中重要的

43、部件，如在主機與外設(shè)之間的數(shù)據(jù)傳輸，需要將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，或者將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，這都要由移位寄存器完成。 74LS194是集成4位雙向移位寄存器。該寄存器所存的數(shù)碼可以左向移位，又可以右向移位。圖9.2 是其管腳圖。表9.2 是74LS194的功能表。是清零端，低電平有效；DSR是數(shù)據(jù)右移串行數(shù)據(jù)輸入端；DSL是數(shù)據(jù)左移串行數(shù)據(jù)輸入端；D3D0是并行數(shù)據(jù)輸入端；M1、M0是操作方式控制端，從表看出，M1、M0的四種組合，控制了電路的四種操作（左移、右移、保持、并行輸入）。 圖9.2表9.2 實驗10 555集成定時器的應(yīng)用實驗原理集成555定時器是將模擬電路與數(shù)字電路巧妙結(jié)合的

44、一種中規(guī)模集成電路。該器件只要在外部配上適當(dāng)?shù)淖枞菰?，就可以方便的?gòu)成脈沖產(chǎn)生、整形、定時等電路，在工業(yè)控制、家庭電子等方面有著廣泛的應(yīng)用。1. 構(gòu)成施密特觸發(fā)器 由555集成定時器組成的施密特觸發(fā)器電路如圖 所示。該施密特觸發(fā)器的傳輸特性曲線如圖10.1 ，其上限閾值電壓，下限閾值電壓，回差電壓。圖10.1 若在555定時器的5腳外加控制電壓US，則可改變施密特觸發(fā)器的參數(shù)，此時、。2. 構(gòu)成多諧振蕩器 圖10.2 是集成555定時器組成的多諧振蕩器電路，圖10.3是和的電壓波形圖。電壓u0輸出高電平時間： 電壓u0輸出低電平時間： 電路的振蕩頻率： 電路輸出脈沖的占空比： 圖10.2 圖

45、10.33. 構(gòu)成單穩(wěn)態(tài)觸發(fā)器 圖10.4是集成555定時器組成的單穩(wěn)態(tài)電路，假設(shè)輸入uI是一負(fù)的窄脈沖，則該電路的電壓波形如圖10.5所示。 圖10.4 圖10.5輸出電壓脈沖寬度tP0為： 該電路要求輸入信號uI是一負(fù)的窄脈沖方可正常工作。如果輸入負(fù)脈沖的寬度大于tP0，則要求在輸入端加入RC微分電路。實驗11 D/A轉(zhuǎn)換器實驗原理1D/A轉(zhuǎn)換器的基本概念D/A轉(zhuǎn)換器的基本功能就是將輸入數(shù)字量轉(zhuǎn)換成與其成正比的輸出模擬量電流i0或電壓u0。假設(shè)輸入的數(shù)字量是n位二進(jìn)制數(shù)dn-1d0，則D/A轉(zhuǎn)換器的輸出是與輸入該二進(jìn)制數(shù)成正比的電壓u0或電流i0，其表達(dá)式可寫為 式中K是轉(zhuǎn)換比例常數(shù)，與轉(zhuǎn)

46、換電路的結(jié)構(gòu)形式有關(guān)。D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)是分辨率、轉(zhuǎn)換誤差和建立時間，其具體含義如下。（1）分辨率它表示D/A轉(zhuǎn)換器能夠分辨最小輸出電壓的能力。通常定義為最小輸出電壓增量ULSB與最大輸出電壓UFSR之比，即 可見D/A轉(zhuǎn)換器的位數(shù)越多，分辨能力越高（分辨率越?。嶋H中有時也常用位數(shù)表示分辨率。（2）精度精度是實際輸出值與理論值之差。這種誤差是由轉(zhuǎn)換過程產(chǎn)生的各種誤差。主要包括非線性誤差：它是電子開關(guān)導(dǎo)通的電壓降和電阻網(wǎng)絡(luò)電阻值偏差產(chǎn)生的。比例系數(shù)誤差：它是參考電壓UREF偏離引起的誤差。漂移誤差：由集成運算放大器漂移產(chǎn)生的誤差。 誤差可用絕對誤差和相對誤差來表示。所謂絕對誤差就是實

47、際值與理想值之間的最大差值，通常用最低有效位的倍數(shù)表示。例如，若給出轉(zhuǎn)換誤差為，這就表示輸出模擬電壓的絕對誤差等于輸入為0001時輸出模擬電壓的一半。所謂相對誤差是絕對誤差與滿量程的比值，常用輸出電壓量程FSR的百分比數(shù)表示。（3）轉(zhuǎn)換速度描述D/A轉(zhuǎn)換器轉(zhuǎn)換速度的參數(shù)是建立時間ts和轉(zhuǎn)換速率SR。 建立時間ts。指輸入數(shù)字量變化時，輸出電壓達(dá)到某一規(guī)定值所需要的時間，通常規(guī)定輸入全0變?yōu)槿?或由全1變?yōu)槿?。 轉(zhuǎn)換速率SR。指在大信號工作狀態(tài)下輸出模擬電壓的最大變化率。一般在不包含參考電壓源和運算放大器時，集成D/A轉(zhuǎn)換器的轉(zhuǎn)換速率可以做的比較高，如果要求整個D/A轉(zhuǎn)換電路有較高的轉(zhuǎn)換速率，

48、則應(yīng)選配轉(zhuǎn)換速率較高的運算放大器。 所以D/A轉(zhuǎn)換電路完成一次轉(zhuǎn)換所需要的時間，其最大值為 式中是輸出模擬電壓的最大值。2. 常見D/A轉(zhuǎn)換器的電路結(jié)構(gòu)及工作原理目前常見的D/A轉(zhuǎn)換器有二進(jìn)制權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、T型R-2R電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、權(quán)電流型D/A轉(zhuǎn)換器及開關(guān)樹型D/A轉(zhuǎn)換器等。下面僅介紹權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器和T型R-2R電阻網(wǎng)絡(luò)轉(zhuǎn)換器。（1）權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 由4位二進(jìn)制數(shù)控制的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器電路如圖11.1 所示。由于運算放大器的虛短特性，電阻網(wǎng)絡(luò)的所有電阻均相當(dāng)于接地，流過每個電阻支路上的電流分別為： 圖11.1 ， ， ， 每條支路的電流分別受對應(yīng)一位二

49、進(jìn)制數(shù)控制，當(dāng)二進(jìn)制數(shù)為1時，該支路電流流進(jìn)運算放大器反相端，否則流進(jìn)接地端。所可表示為： 取，則輸出電壓u0為可見輸出電壓正比于輸入二進(jìn)制數(shù)，實現(xiàn)了數(shù)字量到模擬量的轉(zhuǎn)換。當(dāng)輸入的數(shù)字量為n位二進(jìn)制數(shù)時，輸出電壓的最大變化范圍是。（2）T型R-2R電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 由4位二進(jìn)制數(shù)控制的T型R-2R電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路結(jié)構(gòu)如圖11.2 所示。該電路的電阻網(wǎng)絡(luò)中只有R和2R兩種阻值的電阻，在該電路中，依靠運算放大器的虛短特性，無論開關(guān)S3S0處于何位置，從虛線A、B、C、D處向右看的二端網(wǎng)絡(luò)等效電阻都是R，且各支流電流不變。圖11.2 從圖 中可求出從參考電壓UREF端輸入的電流為 ，各

50、支流的電流分別為： ， ， ， 根據(jù)運算放大器電路的求和特性，輸出電壓u0的表達(dá)式為： 取RF=R，則：可見輸出模擬電壓正比于輸入二進(jìn)制數(shù)的大小。3集成D/A轉(zhuǎn)換器DAC0808DAC0808是8位并行集成單片D/A轉(zhuǎn)換芯片。該芯片的內(nèi)部結(jié)構(gòu)是T型R-2R電阻網(wǎng)絡(luò)，為電流輸出形式，其性能指標(biāo)為：分辨率為0.39%，最大誤差為±0.19%，最大滿量程誤差為±1LSB，轉(zhuǎn)換時間為150ns。該芯片的基本參數(shù)為：電源電壓VCC=+4.5+18V，VEE=-4.5-18V；輸出電壓范圍-10V+18V；參考電壓VREF（+）max=+18V；輸出電流I05mA。該芯片使用簡單，只要

51、給芯片提供必要的電源VCC（+5V）、VEE（-15V）和參考電壓VREF（+）、VREF（-），在芯片的輸入二進(jìn)制數(shù)端加上8位二進(jìn)制數(shù)，其輸出端即可獲得相應(yīng)的模擬電流量，該電流可通過外接集成運算放大器轉(zhuǎn)換成模擬電壓值。DAC0808集成芯片的管腳排列圖如圖11.3a 所示。圖11.3b 是DAC8080的典型應(yīng)用電路。圖11.3a 圖11.3b 圖11.3b 電路的電流I0及電壓U0表達(dá)式為： 實驗12 A/D轉(zhuǎn)換器實驗原理1A/D轉(zhuǎn)換器的基本概念A(yù)/D轉(zhuǎn)換器就是能把模擬電壓uI轉(zhuǎn)換成與它成比例的二進(jìn)制數(shù)的電路。A/D轉(zhuǎn)換器的類型很多，轉(zhuǎn)換原理也不盡相同。按照轉(zhuǎn)換速度由高到低可分為：并行比較型A/D轉(zhuǎn)換器、逐次逼近型A/D轉(zhuǎn)換器和雙積分型A/D轉(zhuǎn)換器。每種類型的A/D轉(zhuǎn)換器