第8章輸入／輸出接口基礎(chǔ)與總線

1、第第8 8章章 輸入輸出接口基礎(chǔ)與總線輸入輸出接口基礎(chǔ)與總線教學(xué)內(nèi)容教學(xué)內(nèi)容 8.1 概述 8.1.1 外圍設(shè)備及其信號(hào) 8.1.2 輸入/輸出接口的功能 8.2 CPU與端口之間的接口技術(shù) 8.2.1 最常用的簡(jiǎn)單輸入/輸出接口芯片 8.2.2 端口的編址方式 8.2.3 端口與CPU之間的接口 8.3 CPU與端口之間的數(shù)據(jù)傳送方式 8.3.1程序控制方式 8.3.2 中斷技術(shù)傳送方式 8.3.3 DMA傳送方式 8.4 總線技術(shù) 8.4.1 概述 8.4.2 PC總線教學(xué)目標(biāo)教學(xué)目標(biāo) 1 理解輸入/輸出接口的功能。 2 了解端口的編址方法。 3 掌握四種傳送方式的特點(diǎn)。 4 了解總線技術(shù)

2、。重點(diǎn)內(nèi)容重點(diǎn)內(nèi)容 1 輸入/輸出接口的功能。 2 端口的編址方法。 3 端口與CPU之間的接口。 4 CPU與端口之間的數(shù)據(jù)傳送方式（無條件傳送方式、條件或查詢傳送方式、中斷傳送方式、DMA傳送方式）。難點(diǎn)內(nèi)容難點(diǎn)內(nèi)容 1 CPU與端口之間的數(shù)據(jù)傳送方式（無條件傳送方式、條件或查詢傳送方式、中斷傳送方式、DMA傳送方式）。學(xué)時(shí)數(shù)學(xué)時(shí)數(shù) 4學(xué)時(shí)8.1 8.1 概述概述 輸入/輸出接口是主機(jī)與外圍設(shè)備之間的緩沖電路。 8.1.1 8.1.1 外部設(shè)備及其信號(hào)外部設(shè)備及其信號(hào) 1、外部設(shè)備 （1）輸入設(shè)備 鍵盤、鼠標(biāo)、掃描儀等。 （2）輸出設(shè)備 顯示器、打印機(jī)、繪圖儀等。 （3）IO復(fù)合設(shè)備 硬盤

3、、光驅(qū)等。 2、外部設(shè)備的信號(hào) （1）數(shù)據(jù)信號(hào)（主要部分） 按照其物理形態(tài)可分： 1）數(shù)字量：以二進(jìn)制形式表示的數(shù)據(jù)、圖形或文字信息。 2）模擬量：指那些以連續(xù)形態(tài)出現(xiàn)的物理量。 3）開關(guān)量：只有兩種狀態(tài)（0，1）的量。 4）脈沖量 （2）狀態(tài)信號(hào) 作用：指示外部設(shè)備當(dāng)前的工作狀態(tài)，協(xié)調(diào)CPU與外部設(shè)備之間的操作。 （3）控制信號(hào) 作用：CPU向外設(shè)發(fā)出的命令。 8.1.2 8.1.2 輸入輸出接口的功能輸入輸出接口的功能 應(yīng)具有以下基本功能： （l）解決CPU與外設(shè)之間速度不匹配問題 （2）實(shí)現(xiàn)信號(hào)電平的轉(zhuǎn)換 （3）實(shí)現(xiàn)信號(hào)格式的轉(zhuǎn)換 實(shí)現(xiàn)信號(hào)格式轉(zhuǎn)換的情況可分成以下三種： 1）模數(shù)與數(shù)模轉(zhuǎn)

4、換 2）開關(guān)量轉(zhuǎn)換 3）并行串行轉(zhuǎn)換 （4）實(shí)現(xiàn)CPU與外設(shè)之間同步工作 （5）實(shí)現(xiàn)CPU對(duì)端口的選擇8.2 CPU8.2 CPU與端口之間的接口技術(shù)與端口之間的接口技術(shù)8.2.1 8.2.1 最常用的簡(jiǎn)單輸入輸出接口芯片最常用的簡(jiǎn)單輸入輸出接口芯片主要有緩沖器、鎖存器和譯碼器。 （1）單向緩沖器74LS244 （2）雙向緩沖器74LS245 （3）鎖存器74LS373 （4）譯碼器74LS138 8.2.2 8.2.2 端口的編址方式端口的編址方式 1、端口 接口內(nèi)部通常設(shè)置有若干個(gè)寄存器，用來暫存CPU和外設(shè)之間傳輸?shù)臄?shù)據(jù)、狀態(tài)和命令，這些寄存器被稱為端口。 端口根據(jù)寄存器內(nèi)暫存的信息可分

5、為：數(shù)據(jù)端口、命令端口和狀態(tài)端口。 狀態(tài)信息的獲?。篊PU對(duì)狀態(tài)端口進(jìn)行一次讀操作。 數(shù)據(jù)的輸入輸出：CPU對(duì)數(shù)據(jù)端口進(jìn)行一次讀或?qū)懖僮鳌?控制命令的輸出：CPU把若干位代碼寫入命令端口。 2、IO端口的尋址方法 IO端口的編址方式有兩種：統(tǒng)一編址方式和獨(dú)立編址方式。 （1）統(tǒng)一編址方式(存儲(chǔ)器映像尋址) 優(yōu)點(diǎn)： 1）簡(jiǎn)化了指令系統(tǒng)的設(shè)計(jì)，在微處理器指令集中不必包含IO操作指令； 2）訪問IO設(shè)備的指令類型多、功能強(qiáng)，能用訪問存儲(chǔ)器指令，對(duì) IO設(shè)備進(jìn)行方便、靈活的操作； 3）IO地址空間可大可小，能根據(jù)實(shí)際系統(tǒng)上的外設(shè)數(shù)目來調(diào)整。 缺點(diǎn)：IO端口占用了存儲(chǔ)單元的地址空間，且IO譯碼電路變得較

6、復(fù)雜。 其次，訪問存儲(chǔ)器的指令一般要比較長(zhǎng)，這樣延長(zhǎng)了輸入輸出操作時(shí)間。 （2）獨(dú)立編址方式 優(yōu)點(diǎn)： 1）可讀性好，輸入輸出指令和訪問存儲(chǔ)器的指令有明顯的區(qū)別，使程序清晰； 2）IO指令長(zhǎng)度短，執(zhí)行的速度快，占用內(nèi)存空間少； 3）IO地址譯碼電路較簡(jiǎn)單。 缺點(diǎn)：CPU指令系統(tǒng)中必須有專門的IN和OUT指令，而且這些指令的功能沒有訪問存儲(chǔ)器的指令強(qiáng)。8.2.3 8.2.3 端口與端口與CPUCPU之間的接口之間的接口 1、簡(jiǎn)單IO接口的組成 簡(jiǎn)單IO接口的組成：由地址譯碼、數(shù)據(jù)鎖存與緩沖器、狀態(tài)寄存器、命令寄存器等 。 2、地址譯碼電路 地址譯碼電路是接口的重要組成部分。 地址譯碼電路分為兩個(gè)部

7、分：接口的選擇和端口的選擇。 例8-1 某接口有四個(gè)端口分別為數(shù)據(jù)端口A、數(shù)據(jù)端口B、數(shù)據(jù)端口C和控制端口。數(shù)據(jù)端口A和數(shù)據(jù)端口C為輸入口，數(shù)據(jù)端口B和控制端口為輸出口，系統(tǒng)分配給接口的地址是378H、379H、37AH、37BH。設(shè)系統(tǒng)為最小工作模式，試設(shè)計(jì)接口的譯碼電路。 解：該接口共有四個(gè)端口地址，取地址碼最低兩位A1、A0作為接口內(nèi)不同端口的選擇，即：數(shù)據(jù)端口A、數(shù)據(jù)端口B、數(shù)據(jù)端口C和控制端口分別對(duì)應(yīng)四種組合00、01、10、11，高14位地址碼譯出本接口的選擇地址378H（也是數(shù)據(jù)端口A的地址）。 3、8086 CPU與端口之間的硬件接口 硬件接口三種方法： （1） 僅使用8086

8、CPU偶地址的接口技術(shù) 例8-2設(shè)有某8位IO接口電路芯片，其內(nèi)部有 4個(gè)可尋址的端口，并已知該IO接口電路芯片的起始地址為328H，僅使用8086CPU中偶地址的接口技術(shù)，試求出該IO接口電路芯片的其余地址并設(shè)計(jì)出該接口電路。 解： I/O接口電路的8位數(shù)據(jù)線只與CPU數(shù)據(jù)總線的低8位相連，只有A0為0時(shí)接口電路才會(huì)被選中。用CPU的二位地址線A2和A1作為IO接口電路芯片內(nèi)部尋址，其余地址線經(jīng)譯碼后可求得該芯片的片選信號(hào)，譯碼地址應(yīng)為328H。其接口電路芯片內(nèi)部的 4個(gè)可尋址的端口地址應(yīng)為328H、32AH、32CH、32EH。該接口電路如圖8-6所示。 （2）僅使用8086CPU奇地址的

9、接口技術(shù) I/O接口電路的8位數(shù)據(jù)線只與CPU數(shù)據(jù)總線的高8位相連，只有A0為1時(shí)接口電路才會(huì)被選中。 （3）使用8086CPU連續(xù)地址的接口技術(shù) I/O接口電路的同時(shí)連接CPU數(shù)據(jù)總線的高8位和低8位，使用A0和 來決定使用高8位、低8位或同時(shí)使用高、低8位。 如圖8-7所示。BHE8.3 CPU8.3 CPU與端口之間的數(shù)據(jù)傳送方式與端口之間的數(shù)據(jù)傳送方式 CPU與端口之間的數(shù)據(jù)傳送方式有三種： 程序控制傳送方式 中斷技術(shù)傳送方式 DMA傳送方式8.3.1 8.3.1 程序控制方式程序控制方式 程序控制傳送方式在程序控制下進(jìn)行信息傳送分為二種方式：無條件傳送和條件傳送。 1 無條件傳送方式

10、 在需要時(shí)直接進(jìn)行輸入/輸出操作。 軟、硬件最簡(jiǎn)單，但要求外部設(shè)備一直處于準(zhǔn)備好狀態(tài)。 2、條件傳送方式（查詢式傳送 ） 一個(gè)數(shù)據(jù)傳送的過程軟件必須由以下三個(gè)環(huán)節(jié)組成： CPU從狀態(tài)端口中讀取一個(gè)狀態(tài)字。 CPU檢測(cè)狀態(tài)字的某對(duì)應(yīng)位是否滿足“就緒”的條件，如果不滿足，則回到前一步重新讀取狀態(tài)字。 如果狀態(tài)字表明該外設(shè)已處于“就緒”狀態(tài)，則進(jìn)行數(shù)據(jù)的傳送。 硬件須具備兩個(gè)端口：數(shù)據(jù)口和狀態(tài)口。 （1）查詢方式下的輸入接口 1）輸入接口硬件 電路包括狀態(tài)端口和數(shù)據(jù)端口。當(dāng)輸入設(shè)備將數(shù)據(jù)鎖存到數(shù)據(jù)鎖存器時(shí)，同時(shí)使?fàn)顟B(tài)寄存器置位；CPU讀數(shù)據(jù)時(shí)，同時(shí)清除狀態(tài)寄存器。 低電平有效。IO/M 2）輸入接口

11、軟件（如圖8-10） 例8-3設(shè)某接口的狀態(tài)端口地址為STATE，狀態(tài)位從D7位輸入，數(shù)據(jù)端口的地址為INPORT，輸入數(shù)據(jù)的總字節(jié)數(shù)為INCOUNT，試編制查詢式輸入數(shù)據(jù)的程序段。解： 設(shè)輸入數(shù)據(jù)存放在內(nèi)存單元的首地址為BUFF MOV SI，BUFF MOV CX，INCOUNTINPUT： IN AL，STATE TEST AL，80H JZ INPUT IN AL， INPORT MOV SI，AL INC SI LOOP INPUT （2）查詢方式下的輸出接口 1）輸出接口硬件 CPU將數(shù)據(jù)送到數(shù)據(jù)鎖存器時(shí)，同時(shí)置位狀態(tài)寄存器輸出設(shè)備讀取數(shù)據(jù)后用 清除狀態(tài)寄存器。ACK 2）輸出接口

12、軟件（如圖8-12） 例8-4 設(shè)某接口的狀態(tài)端口地址為STATE，狀態(tài)位從D7位輸入，數(shù)據(jù)端口的地址為OUTPORT，輸出數(shù)據(jù)的總字節(jié)數(shù)為OUTCOUNT，試編制查詢式輸出數(shù)據(jù)的程序段。解：設(shè)輸出數(shù)據(jù)段在內(nèi)存單元的首地址為BUFF MOV SI，BUFF MOV CX，OUTCOUNTOUTPUT： IN AL，STATE TEST AL，80H JNZ OUTPUT MOV AL，SI OUT OUTPORT，AL INC SI LOOP OUTPUT 8.3.2 8.3.2 中斷技術(shù)傳送方式中斷技術(shù)傳送方式 查詢方式的主要不足之處： （1）CPU的使用效率低 CPU將大量時(shí)間用在查詢和等

13、待外設(shè)狀態(tài)上。 （2）實(shí)時(shí)性差 查詢間隔時(shí)間中不能及時(shí)處理外部設(shè)備的服務(wù)請(qǐng)求。 中斷技術(shù)的特點(diǎn)在外部設(shè)備沒有傳送數(shù)據(jù)的要求時(shí)，CPU進(jìn)行正常的工作，即執(zhí)行主程序；當(dāng)設(shè)備滿足傳送條件時(shí)，向CPU發(fā)出中斷請(qǐng)求，CPU響應(yīng)中斷請(qǐng)求，暫停執(zhí)行主程序，轉(zhuǎn)而進(jìn)行中斷處理，進(jìn)行數(shù)據(jù)傳送，傳送完畢后，再返回到主程序中。 中斷傳送方式能夠?qū)崿F(xiàn)并行操作，CPU使用效率高，實(shí)時(shí)性好。軟件和硬件結(jié)構(gòu)都較復(fù)雜。8.3.3 DMA8.3.3 DMA傳送方式傳送方式 DMA即直接存儲(chǔ)器傳送。將外設(shè)的數(shù)據(jù)不經(jīng)過CPU直接送入內(nèi)存儲(chǔ)器，或者從內(nèi)存儲(chǔ)器不經(jīng)過CPU直接送往外部設(shè)備。 DMACDMA控制器。 對(duì)于大量的數(shù)據(jù)，CPU

14、內(nèi)是無法保存的，只能保存在存儲(chǔ)器中。這樣，存儲(chǔ)器CPU外設(shè)會(huì)降低傳送的速度。 1、DMA控制器的功能 （1）能向CPU發(fā)出總線請(qǐng)求信號(hào)。 （2）能實(shí)現(xiàn)對(duì)總線的控制。 （3）能發(fā)送地址信號(hào)并對(duì)內(nèi)存儲(chǔ)器尋址。 （4）能修改地址指針。 （5）能向存儲(chǔ)器和外設(shè)發(fā)出讀寫控制信號(hào)。 （6）能判斷DMA傳送是否結(jié)束。 （7）能發(fā)出DMA過程結(jié)束信號(hào)，使CPU能正常工作 。 2、DMA傳送操作過程 DMA傳送操作的步驟： （1）初始化DMAC。 （2）外設(shè)通過DMAC向CPU發(fā)出DMA請(qǐng)求。 （3）CPU響應(yīng)DMA請(qǐng)求。 （4）DMAC接管總線的控制權(quán)。 （5）實(shí)現(xiàn)數(shù)據(jù)傳送。 （6）DMA結(jié)束。8.4 8.4

15、 總線技術(shù)總線技術(shù)8.4.1 8.4.1 概述概述 總線在微型計(jì)算機(jī)系統(tǒng)中，采用一組公共的信號(hào)線作為微型計(jì)算機(jī)各部件之間的通信線，這種用于各部件之間傳送信息的公共信號(hào)線稱為總線（BUS）。 1、總線的分類 按信息傳送的類型可分為三種：地址總線、數(shù)據(jù)總線和控制總線，按總線的規(guī)模、用途和應(yīng)用場(chǎng)合可分為四類： （l）芯片內(nèi)部總線 （2）元件級(jí)總線也叫片級(jí)總線或局部總線， （3）系統(tǒng)總線系統(tǒng)總線也叫板級(jí)總線 （4）外部總線 2、總線的特性 （1）物理特性 這里的物理特性是指總線的物理連接方式(總線的根數(shù)、插頭插座形狀、引腳排列等)。 （2）功能特性 功能特性描寫的是總線中的每一根線所起的作用。三種功能

16、： 1）地址總線 它們是微型計(jì)算機(jī)用來傳送地址的單向、三態(tài)總線。 2）數(shù)據(jù)總線 它們是傳送數(shù)據(jù)或代碼的雙向、三態(tài)總線。 3）控制總線 用來實(shí)現(xiàn)控制信號(hào)傳送的總線。 （3）電氣特性 電氣特性定義總線中的每一根線上信號(hào)的傳送方向、有效電平范圍。一般規(guī)定送入CPU的信號(hào)叫輸入信號(hào)，從CPU送出的信號(hào)叫輸出信號(hào)。 （4）時(shí)序特性 時(shí)序特性定義總線中的每一根線在哪個(gè)時(shí)鐘周期有效，即每根線的時(shí)序。 3、總線的操作過程 總線完成一次數(shù)據(jù)傳輸?shù)牟僮鬟^程可分為四個(gè)階段。 （1）總線請(qǐng)求階段 總線上同一時(shí)刻只能有一個(gè)主器件使用總線，當(dāng)系統(tǒng)中有多個(gè)主器件時(shí)，需要使用總線的主器件必須提出申請(qǐng)。 （2）尋址階段 主器件

17、取得總線使用權(quán)后，通過地址總線發(fā)出本次訪問的從器件的地址。 （3）傳輸階段：傳送數(shù)據(jù)。 （4）結(jié)束階段：當(dāng)前主器件讓出總線使用權(quán)。 4、總線標(biāo)準(zhǔn) 總線標(biāo)準(zhǔn)指在計(jì)算機(jī)界承認(rèn)或推薦的系統(tǒng)中互連各個(gè)模塊的標(biāo)準(zhǔn)。 常用的總線標(biāo)準(zhǔn)可分為兩大類：系統(tǒng)總線和外部總線。 （1）常用的標(biāo)準(zhǔn)系統(tǒng)總線 PC總線 ISA總線 PCI總線 S100總線 STD總線 （2）常用的標(biāo)準(zhǔn)外部總線 IEEE488總線。 EIA RS232總線8.4.2 PC8.4.2 PC總線總線 共共6262線線 1、地址總線（輸出） A0A19 2、數(shù)據(jù)總線（雙向） D0D7 3、控制總線 控制總線共有下列11條： （1）地址鎖存允許信號(hào)

18、（輸出）ALE。 （2）地址允許信號(hào)（輸出）ANE：由DMA控制器產(chǎn)生，用來表示CPU將總線的控制權(quán)交給DMA控制器。 （3）存儲(chǔ)器讀命令（輸出） 。 （4）存儲(chǔ)器寫命令（輸出） 。 （5）IO讀命令（輸出） 。 （6）IO寫命令（輸出） 。 （7）中斷請(qǐng)求信號(hào)（輸入）IRQ3IRQ7和IRQ9，共6條。MEMRMEMWIORIOW （8）DMA請(qǐng)求信號(hào)（輸入）DRQ1IRQ3，共3條。DRQ0已被系統(tǒng)用于動(dòng)態(tài)存儲(chǔ)器刷新。 （9）DMA響應(yīng)信號(hào)（輸出）DACK0DACK3，共4條。表示相應(yīng)的DRQ已被接受。其中DACK0表示系統(tǒng)對(duì)存儲(chǔ)器刷新請(qǐng)求的響應(yīng)。 （10）計(jì)數(shù)結(jié)束信號(hào)（輸出）T/C，當(dāng)D

19、MA控制器的通道計(jì)數(shù)達(dá)到終點(diǎn)時(shí)， T/C產(chǎn)生高電平脈沖，向外設(shè)表明DMA傳送已經(jīng)結(jié)束。 （11）系統(tǒng)總清信號(hào)（輸出）RESET DRV，用來使系統(tǒng)各部件復(fù)位。 4、狀態(tài)線 （1）IO通道奇偶校驗(yàn)信號(hào)（輸入） ，表示I/O通道上的擴(kuò)展存儲(chǔ)器的奇偶校驗(yàn)出錯(cuò)，使CPU進(jìn)入不可屏蔽中斷服務(wù)程序。 （2）IO通道準(zhǔn)備好信號(hào)（輸入）IOCHRDY，平時(shí)為高電平，慢速的存儲(chǔ)器或I/O設(shè)備需要延長(zhǎng)讀、寫周期時(shí)，使其變?yōu)榈碗娖健?5、電源線及其它輔助線 （1）晶體振蕩信號(hào)（輸出）OSC。 （2）系統(tǒng)時(shí)鐘信號(hào)（輸出）CLK。 （3）電源線：+5V、 -5V、 +12V、-12V、GND。IOCHK8.4.3 IS

20、A8.4.3 ISA總線總線 ISA總線是工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(Industry Standard Architecture)，它是以80286為CPU的IBM AT機(jī)的總線，也稱AT總線。它在PC總線的基礎(chǔ)上，增加了了一個(gè)36線的插座。 ISA總線的62線插槽中有2個(gè)引線與PC總線不同：B8和B19。 B8：在PC總線中為保留引腳，在ISA總線中B8引腳是“零等待狀態(tài)”信號(hào)OWS，表示在微處理器當(dāng)前總線周期能完成，無需插入等待周期。 B19：在PC總線中作為內(nèi)存動(dòng)態(tài)RAM刷新DRQ的響應(yīng)信號(hào)DACK0，在ISA總線中作為系統(tǒng)板上RAM刷新電路的信號(hào)REFRESH，這是因?yàn)锳T機(jī)的動(dòng)態(tài)RAM刷新不

21、再通過DMA傳輸來實(shí)現(xiàn)，而是直接由系統(tǒng)板上RAM刷新電路產(chǎn)生的信號(hào)REFRESH來實(shí)現(xiàn)。這樣，在ISA總線中把DRQ0和DACK0作為外接DMA請(qǐng)求和響應(yīng)，將這兩個(gè)信號(hào)線安排在36線插槽中。 ISA總線新增的36線插槽引腳功能如下： 1、地址總線（輸出、鎖存） LA17LA23 。 2、數(shù)據(jù)總線 （1）數(shù)據(jù)總線高8位（雙向）SD8SD15 （2）高8位數(shù)據(jù)允許（輸出） ：表示數(shù)據(jù)總線SD8SD15傳送的是高位字節(jié)數(shù)據(jù)。 （3）存儲(chǔ)器16位片選（輸入） ：表示當(dāng)前是16位存儲(chǔ)器傳送。信號(hào)由擴(kuò)展插件板發(fā)送給系統(tǒng)板。 （4）I/O16位片選（輸入） ：表示當(dāng)前是16位I/O數(shù)據(jù)傳送。信號(hào)由擴(kuò)展插件板發(fā)送給系統(tǒng)板。 3、控制總線 （1）存儲(chǔ)器讀寫 ：作用同62線PC插槽上的對(duì)應(yīng)信號(hào)，但這兩個(gè)選通線對(duì)全部存儲(chǔ)空間都有效。 （2）主控信號(hào) ：I/O通道上的微處理器發(fā)出的主控信號(hào)，該信號(hào)和DRQ信號(hào)一起使用，使CPU處于高阻態(tài)，從而實(shí)現(xiàn)對(duì)系統(tǒng)的控制，直至 無效為止SBHEM16IO16MEMRMEMWMASTERMASTER （3）中斷請(qǐng)求（輸入）IRQ10IRQ14：是邊沿觸發(fā)且是三態(tài)門驅(qū)動(dòng)。與PC總線插槽上的6根中斷請(qǐng)求輸入線合在一起，ISA總線一共可管理11級(jí)中斷。 （4）DMA請(qǐng)求（輸入）DRQ0、DRQ5DRQ