第四章存儲(chǔ)器

1、第章第章 存存 儲(chǔ)儲(chǔ) 器器4.1 4.1 概述概述4.2 4.2 主存儲(chǔ)器主存儲(chǔ)器4.3 4.3 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器4.4 4.4 輔助存儲(chǔ)器輔助存儲(chǔ)器 4.1 概述（1 1）按存儲(chǔ)介質(zhì)分類）按存儲(chǔ)介質(zhì)分類半導(dǎo)體器件：半導(dǎo)體器件：半導(dǎo)體存儲(chǔ)器（半導(dǎo)體存儲(chǔ)器（RAMRAM、ROMROM，用作主存），用作主存）磁性材料：磁性材料：磁表面存儲(chǔ)器（磁盤、磁帶，用作輔存）磁表面存儲(chǔ)器（磁盤、磁帶，用作輔存）光介質(zhì)：光介質(zhì)：光盤存儲(chǔ)器（用作輔存）光盤存儲(chǔ)器（用作輔存）（2 2）按存取方式分類）按存取方式分類隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAM：存儲(chǔ)器中任何存儲(chǔ)單元的內(nèi)容都存儲(chǔ)器中任何存儲(chǔ)單元

2、的內(nèi)容都能被隨機(jī)存取，且能被隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元的物理位置無存取時(shí)間和存儲(chǔ)單元的物理位置無關(guān)關(guān)（主存）（主存） 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROMROM）：）：只能讀出，不能寫入。只能讀出，不能寫入。順序存取存儲(chǔ)器：順序存取存儲(chǔ)器：存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān) （磁盤、磁帶）（磁盤、磁帶）相聯(lián)存儲(chǔ)器：相聯(lián)存儲(chǔ)器：按內(nèi)容訪問。按內(nèi)容訪問。一、存儲(chǔ)器的分類一、存儲(chǔ)器的分類3 3、按在計(jì)算機(jī)系統(tǒng)中的作用分類、按在計(jì)算機(jī)系統(tǒng)中的作用分類主存儲(chǔ)器：主存儲(chǔ)器：又稱內(nèi)存，為主機(jī)又稱內(nèi)存，為主機(jī)的一部分，用于的一部分，用于存放系統(tǒng)當(dāng)前存放系統(tǒng)當(dāng)前正在執(zhí)行的數(shù)據(jù)和程序正

3、在執(zhí)行的數(shù)據(jù)和程序，屬于，屬于臨時(shí)存儲(chǔ)器。臨時(shí)存儲(chǔ)器。輔助存儲(chǔ)器：輔助存儲(chǔ)器：又稱外存，為外又稱外存，為外部設(shè)備，用于部設(shè)備，用于存放暫不用的數(shù)存放暫不用的數(shù)據(jù)和程序據(jù)和程序，屬于永久存儲(chǔ)器。，屬于永久存儲(chǔ)器。 CPUCACHE主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）磁盤、磁帶、光盤磁盤、磁帶、光盤 高速緩沖存儲(chǔ)器（高速緩沖存儲(chǔ)器（CacheCache）Flash Memory存存儲(chǔ)儲(chǔ)器器主存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROMRAMROM靜態(tài)靜態(tài) RAMRAM動(dòng)態(tài)動(dòng)態(tài) RAMRAM1. 1. 存儲(chǔ)器三個(gè)主要特性的關(guān)系存儲(chǔ)器三個(gè)主要特性的關(guān)系 二、存儲(chǔ)

4、器的層次結(jié)構(gòu)二、存儲(chǔ)器的層次結(jié)構(gòu)訪問速度越來越快訪問速度越來越快存儲(chǔ)容量越來越大，每位的價(jià)格存儲(chǔ)容量越來越大，每位的價(jià)格越來越便宜越來越便宜 緩存緩存主存主存輔存輔存CPUCache內(nèi)存內(nèi)存輔存輔存第一層次第一層次第二層次第二層次第三層次第三層次現(xiàn)代計(jì)算機(jī)中通常采用現(xiàn)代計(jì)算機(jī)中通常采用 “cache-cache-主存主存- -輔存輔存”三級(jí)存儲(chǔ)系統(tǒng)三級(jí)存儲(chǔ)系統(tǒng)。 為了彌補(bǔ)主存為了彌補(bǔ)主存速度的不足速度的不足，在，在CPUCPU和主存儲(chǔ)器之間和主存儲(chǔ)器之間增設(shè)速度快、容量小、每位價(jià)格較高的增設(shè)速度快、容量小、每位價(jià)格較高的CacheCache，用輔，用輔助硬件將助硬件將CacheCache和主存

5、構(gòu)成整體，如圖所示，稱為和主存構(gòu)成整體，如圖所示，稱為“Cache-Cache-主存主存”層次。層次。 CPUCache主存主存M輔助硬件輔助硬件 “Cache-主主存存”層次層次 為了彌補(bǔ)主存為了彌補(bǔ)主存容量的不足容量的不足，人們提出了，人們提出了“主存主存- -輔輔存存”層次，即在主存和輔存之間，增設(shè)輔助的軟硬件層次，即在主存和輔存之間，增設(shè)輔助的軟硬件設(shè)備，讓它們構(gòu)成一個(gè)整體。設(shè)備，讓它們構(gòu)成一個(gè)整體。 CPU主存主存輔存輔存輔助軟、硬件輔助軟、硬件“主存主存-輔輔存存”層次層次 4.2 4.2 主存儲(chǔ)器主存儲(chǔ)器一、概述一、概述1. 1. 主存的基本組成主存的基本組成存儲(chǔ)體存儲(chǔ)體驅(qū)動(dòng)器驅(qū)

6、動(dòng)器譯碼器譯碼器MAR控制電路控制電路讀讀寫寫電電路路MDR地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫寫2. 2. 主存和主存和 CPU CPU 的聯(lián)系的聯(lián)系MDRMARCPU主主 存存讀讀數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線寫寫 高位字節(jié)高位字節(jié) 地址為字地址地址為字地址 低位字節(jié)低位字節(jié) 地址為字地址地址為字地址設(shè)地址線設(shè)地址線 24 根根按按 字節(jié)字節(jié) 尋址尋址按按 字字 尋址尋址若字長(zhǎng)為若字長(zhǎng)為 16 位位按按 字字 尋址尋址若字長(zhǎng)為若字長(zhǎng)為 32 位位字地址字地址字節(jié)地址字節(jié)地址11109876543210840字節(jié)地址字節(jié)地址字地址字地址4523014203. 3. 主存中存儲(chǔ)單元地址的分

7、配主存中存儲(chǔ)單元地址的分配224 = 16 M8 M4 M4 4、主存儲(chǔ)器的性能指標(biāo)、主存儲(chǔ)器的性能指標(biāo)1 1、存儲(chǔ)容量：、存儲(chǔ)容量：指存儲(chǔ)器可容納的二進(jìn)制信息量，描指存儲(chǔ)器可容納的二進(jìn)制信息量，描述存儲(chǔ)容量的單位是述存儲(chǔ)容量的單位是字節(jié)或位字節(jié)或位。量化單位：量化單位：1K1K2 21010 1M 1M2 22020 1G 1G2 23030 1T 1T2 24040存儲(chǔ)容量存儲(chǔ)單元個(gè)數(shù)存儲(chǔ)容量存儲(chǔ)單元個(gè)數(shù)存儲(chǔ)字長(zhǎng)存儲(chǔ)字長(zhǎng)存儲(chǔ)容量存儲(chǔ)單元個(gè)數(shù)存儲(chǔ)容量存儲(chǔ)單元個(gè)數(shù)存儲(chǔ)字長(zhǎng)存儲(chǔ)字長(zhǎng)/8/8兆兆千兆千兆太太2 2、存儲(chǔ)速度：、存儲(chǔ)速度：由以下由以下3 3個(gè)方法來衡量。個(gè)方法來衡量。存取時(shí)間存取時(shí)間

8、：指啟動(dòng)一次存儲(chǔ)器操作到完成該操作：指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的全部時(shí)間。存取時(shí)間愈短，其性能愈好。所需的全部時(shí)間。存取時(shí)間愈短，其性能愈好。通常存取時(shí)間用納秒（通常存取時(shí)間用納秒（1ns1ns10109 9s s）為單位。）為單位。存取周期存取周期：指存儲(chǔ)器進(jìn)行連續(xù)兩次啟動(dòng)存儲(chǔ)器操：指存儲(chǔ)器進(jìn)行連續(xù)兩次啟動(dòng)存儲(chǔ)器操作所需的最小間隔時(shí)間。作所需的最小間隔時(shí)間。通常存取周期通常存取周期T TC C大于存取時(shí)間大于存取時(shí)間t tA A ，即，即T TC CttA A。存儲(chǔ)器帶寬存儲(chǔ)器帶寬：是單位時(shí)間里存儲(chǔ)器所能存取的最是單位時(shí)間里存儲(chǔ)器所能存取的最大信息量，存儲(chǔ)器帶寬的計(jì)量單位通常是位大

9、信息量，存儲(chǔ)器帶寬的計(jì)量單位通常是位/ /秒秒（bpsbps）或字節(jié)）或字節(jié)/ /秒，它是衡量數(shù)據(jù)傳輸速率的秒，它是衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標(biāo)。重要技術(shù)指標(biāo)。 3 3、存儲(chǔ)器的價(jià)格：、存儲(chǔ)器的價(jià)格：用每位的價(jià)格來衡量。用每位的價(jià)格來衡量。設(shè)存儲(chǔ)器容量為設(shè)存儲(chǔ)器容量為S S，總價(jià)格為，總價(jià)格為C C，則位價(jià)為，則位價(jià)為C/S(C/S(分分/ /位位) )。它不僅包含了存儲(chǔ)元件的價(jià)格，還包括為該存它不僅包含了存儲(chǔ)元件的價(jià)格，還包括為該存儲(chǔ)器操作服務(wù)的外圍電路的價(jià)格。儲(chǔ)器操作服務(wù)的外圍電路的價(jià)格。4 4、可靠性：、可靠性：指存儲(chǔ)器正常工作（正確存?。┑男灾复鎯?chǔ)器正常工作（正確存?。┑男阅?。能。5

10、 5、功耗：、功耗：存儲(chǔ)器工作的耗電量。存儲(chǔ)器工作的耗電量。存儲(chǔ)容量、速度和價(jià)格的關(guān)系：存儲(chǔ)容量、速度和價(jià)格的關(guān)系：速度快的存儲(chǔ)器往往價(jià)格較高，容量也較小。速度快的存儲(chǔ)器往往價(jià)格較高，容量也較小。容量、速度和價(jià)格三個(gè)指標(biāo)是相互制約的。容量、速度和價(jià)格三個(gè)指標(biāo)是相互制約的。 二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1. 1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)地地址址譯譯碼碼器器存儲(chǔ)陣列存儲(chǔ)陣列雙雙向向緩緩沖沖器器控制邏輯控制邏輯D0D1DN-1RD/WROECE A0 A1AM-1存儲(chǔ)芯片片選線的作用存儲(chǔ)芯片片選線的作用用用 16K 16K 1 1位位 的存儲(chǔ)芯片組成的存儲(chǔ)芯

11、片組成 64K 64K 8 8位位 的存儲(chǔ)器的存儲(chǔ)器 32片片 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位0,015,015,70,7 讀讀/寫控制電路寫控制電路 地地址址譯譯碼碼器器 字線字線015168矩陣矩陣07D07D 位線位線 讀讀 / 寫選通寫選通A3A2A1A02. 2. 半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1) (1) 線選法線選法00000,00,7007D07D 讀讀 / 寫寫選通選通 讀讀/ /寫控制電路寫控制電路 A3A2A1A0A40,310,031,031,31 Y Y 地址譯碼器地址譯碼器 X X地

12、地址址譯譯碼碼器器 3232 矩陣矩陣A9I/OA8A7A56AY0Y31X0X31D讀讀/寫寫(2) (2) 重合法重合法00000000000,031,00,31I/OD0,0讀讀（1 1）SRAMSRAM存儲(chǔ)位元存儲(chǔ)位元n“1 1” 狀態(tài)：狀態(tài)：A=1,B=0T1截止T2導(dǎo)通n“0 0”狀態(tài)：狀態(tài)：A=0，B=1T2截止T1導(dǎo)通六管六管MOS靜態(tài)存儲(chǔ)器結(jié)構(gòu)靜態(tài)存儲(chǔ)器結(jié)構(gòu) 三、隨機(jī)存取存儲(chǔ)器三、隨機(jī)存取存儲(chǔ)器 ( RAM )( RAM ) 1. 1. 靜態(tài)靜態(tài) RAM (SRAM)RAM (SRAM) 單元電路由六個(gè)單元電路由六個(gè)MOSMOS管組成，編號(hào)為管組成，編號(hào)為T1-T8T1-T8

13、。T1T1、T2T2兩兩個(gè)組成雙穩(wěn)態(tài)觸發(fā)器，這是單元電路的基本存儲(chǔ)單元。個(gè)組成雙穩(wěn)態(tài)觸發(fā)器，這是單元電路的基本存儲(chǔ)單元。T3T3、T4T4為負(fù)載管；為負(fù)載管；T3T3和和T1T1構(gòu)成一個(gè)反向器，負(fù)載構(gòu)成一個(gè)反向器，負(fù)載T4T4和和T1T1構(gòu)成另外一個(gè)反向器，這兩個(gè)反向器構(gòu)成一個(gè)雙穩(wěn)構(gòu)成另外一個(gè)反向器，這兩個(gè)反向器構(gòu)成一個(gè)雙穩(wěn)態(tài)觸發(fā)器。態(tài)觸發(fā)器。pT5T5、T6T6為控制管，接為控制管，接X X地址選擇線（又稱字線），當(dāng)?shù)刂愤x擇線（又稱字線），當(dāng)X X地址選擇線為高電平時(shí)，地址選擇線為高電平時(shí)，T5T5、T6T6導(dǎo)通，使雙穩(wěn)態(tài)電導(dǎo)通，使雙穩(wěn)態(tài)電路與讀路與讀/ /寫電路連接，可對(duì)其進(jìn)行寫入或讀出。

14、當(dāng)寫電路連接，可對(duì)其進(jìn)行寫入或讀出。當(dāng)X X地址選擇線為低電平時(shí)，地址選擇線為低電平時(shí)，T5T5、T6T6斷開，雙穩(wěn)態(tài)電路斷開，雙穩(wěn)態(tài)電路與讀與讀/ /寫電路斷開，寫電路斷開，T1T1、T2T2存儲(chǔ)信息保持原狀態(tài)不變。存儲(chǔ)信息保持原狀態(tài)不變。 （1 1）寫操作）寫操作 如果要寫入如果要寫入1 1，則在，則在I/OI/O線上輸入高電平，在線上輸入高電平，在I/OI/O線上輸入低電線上輸入低電平，它們通過平，它們通過T5T5、T7T7和和T6T6、T8T8分別與分別與A A、B B端相連，使端相連，使A A1 1，B B0 0。則。則T1T1截止，截止，T2T2導(dǎo)通。當(dāng)輸入信號(hào)和地址選擇信號(hào)消失后

15、，導(dǎo)通。當(dāng)輸入信號(hào)和地址選擇信號(hào)消失后，T5T5、T6 T6 、T7T7、T8T8截止，截止，T1T1、T2T2保持被寫入的狀態(tài)。只要不斷電，寫保持被寫入的狀態(tài)。只要不斷電，寫入的信息就保持不變。入的信息就保持不變。（2 2）讀操作）讀操作 只要某個(gè)存儲(chǔ)單元被選中，則只要某個(gè)存儲(chǔ)單元被選中，則T T5 5、T T6 6 、T T7 7、T T8 8導(dǎo)導(dǎo)通，存儲(chǔ)信號(hào)被送到通，存儲(chǔ)信號(hào)被送到 I/OI/O和和I/OI/O線上。讀出時(shí)線上。讀出時(shí)I/OI/O和和I/OI/O線接到一個(gè)差動(dòng)放大器上，由電流的方向可以判線接到一個(gè)差動(dòng)放大器上，由電流的方向可以判定存儲(chǔ)單元的信號(hào)是定存儲(chǔ)單元的信號(hào)是“1 1

16、”還是還是“0 0”。 (2) (2) 靜態(tài)靜態(tài) RAM RAM 芯片舉例芯片舉例 Intel 2114 Intel 2114 外特性外特性存儲(chǔ)容量存儲(chǔ)容量1K1K4 4 位位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel 2114行行地地址址譯譯碼碼 存儲(chǔ)矩陣存儲(chǔ)矩陣64646464A3A4A5A6A7A8 A0 A1 A2 A9I/O1I/O2I/O3I/O4輸入輸入數(shù)據(jù)數(shù)據(jù)控制控制CS&1&2WE列列I/O電路電路列選擇列選擇 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀A3A4A5A6A7A8A0

17、A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM In

18、tel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 R

19、AM 矩陣矩陣 (64 (64 64) 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS000000000015031164732634

20、80164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀0163248CSWE150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀150311647

21、32634801632480000000000150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀15031164732634801632480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀

22、寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1

23、I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/

24、O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫第一組第一組第二組第二組第三組

25、第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫1503116473263481503116473

26、26348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348WECS0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地

27、地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O40164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀

28、寫電路讀寫電路讀寫電路讀寫電路0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832第一組第一組第二組第二

29、組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣

30、(64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路01632480164832ACSDOUT地址有效地址有效地址失效地址失效片選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定高阻高阻 (3) (3) 靜態(tài)靜態(tài) RAM RAM 讀讀 時(shí)序時(shí)序 tAtCOtOHAtOTDtRC片選有效片

31、選有效讀周期讀周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時(shí)間讀時(shí)間 t tA A 地址有效地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 t tCOCO 片選有效片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定t tOTDOTD 片選失效片選失效輸出高阻輸出高阻t tOHAOHA 地址失效后的地址失效后的數(shù)據(jù)維持時(shí)間數(shù)據(jù)維持時(shí)間ACSWEDOUTDIN (4) (4) 靜態(tài)靜態(tài) RAM (2114) RAM (2114) 寫寫 時(shí)序時(shí)序 tWCtWtAWtDWtDHtWR寫周期寫周期 t tWCWC 地址有效地址有效下一次地址有下一次地址有效效寫時(shí)間寫時(shí)間 t tW W 寫命令寫命令 WEWE 的有效時(shí)間的有效

32、時(shí)間t tAWAW 地址有效地址有效片選有效的滯后時(shí)間片選有效的滯后時(shí)間t tWRWR 片選失效片選失效下一次地址有效下一次地址有效t tDW DW 數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 WE WE 失效失效t tDHDH WE WE 失效后的數(shù)據(jù)維持時(shí)間失效后的數(shù)據(jù)維持時(shí)間n“1 1”狀態(tài)：狀態(tài)：電容電容C C上有電上有電荷荷n“0 0”狀態(tài)：狀態(tài)：電容電容C C上無上無電荷電荷n再生：再生：讀出后信息可能讀出后信息可能被破壞，需要重寫。被破壞，需要重寫。n刷新：刷新：經(jīng)過一段時(shí)間后，經(jīng)過一段時(shí)間后，信息可能丟失，需要重信息可能丟失，需要重寫。寫。單管單管MOS動(dòng)態(tài)存儲(chǔ)器結(jié)構(gòu)動(dòng)態(tài)存儲(chǔ)器結(jié)構(gòu) 2. 2. 動(dòng)態(tài)動(dòng)態(tài)

33、 RAM ( DRAM )RAM ( DRAM ) (1) (1) 動(dòng)態(tài)動(dòng)態(tài) RAM RAM 基本單元電路基本單元電路 單元讀寫：?jiǎn)卧x寫：只有只有行選擇信號(hào)行選擇信號(hào)和和列選擇信號(hào)列選擇信號(hào)同時(shí)有效時(shí)才同時(shí)有效時(shí)才選中該存儲(chǔ)單元，再根據(jù)數(shù)據(jù)線狀態(tài)和控制電路完成對(duì)選中該存儲(chǔ)單元，再根據(jù)數(shù)據(jù)線狀態(tài)和控制電路完成對(duì)電容電壓的讀取電容電壓的讀取( (讀讀) )或或?qū)﹄娙莸某浞烹妼?duì)電容的充放電( (寫寫) )。 T T數(shù)據(jù)輸入輸出線數(shù)據(jù)輸入輸出線行選擇信號(hào)行選擇信號(hào)列列選選擇擇信信號(hào)號(hào)C C刷新放大器刷新放大器 刷新：刷新：由于電容器存在漏電，因此需要定期對(duì)電容由于電容器存在漏電，因此需要定期對(duì)電容器

34、充放電，每隔一定時(shí)間器充放電，每隔一定時(shí)間(一般一般2ms左右的刷新周期左右的刷新周期)就要刷新一次。就要刷新一次。DRAM芯片結(jié)構(gòu)：芯片結(jié)構(gòu)：存儲(chǔ)陣列為多頁面結(jié)構(gòu)，地址線為行地址存儲(chǔ)陣列為多頁面結(jié)構(gòu)，地址線為行地址和列地址分別傳送，由行選通和列地址分別傳送，由行選通(RAS)信號(hào)和列選通信號(hào)信號(hào)和列選通信號(hào)(CAS)控制。數(shù)據(jù)線分為輸入和輸出，控制。數(shù)據(jù)線分為輸入和輸出，WE有效為寫，無效為讀。有效為寫，無效為讀。 RAS（行選通）（行選通）CAS（列選通）（列選通）行行選選擇擇信信號(hào)號(hào)列列選選擇擇信信號(hào)號(hào)行地址譯碼器地地址址WE數(shù)數(shù)據(jù)據(jù)輸輸出出數(shù)數(shù)據(jù)據(jù)輸輸入入位存儲(chǔ)單元地址鎖存器列地址譯碼

35、器RAS CAS單元單元電路電路讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D行行地地址址譯譯碼碼器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 (2) (2) 動(dòng)態(tài)動(dòng)態(tài) RAM RAM 芯片舉例芯片舉例 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 讀讀00000000000D0 0單元單元電路電路讀讀 寫寫 控控 制制 電電 路路1KX1位位A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址

36、譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫11111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1

37、A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113

38、131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線00100011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0111111010001 1 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫A9

39、A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放

40、大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫讀讀 寫寫 控控

41、制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路時(shí)序與控制時(shí)序與控制 行時(shí)鐘行時(shí)鐘列時(shí)鐘列時(shí)鐘寫時(shí)鐘寫時(shí)鐘 WERASCAS A6A0存儲(chǔ)單元陣列存儲(chǔ)單元陣列基準(zhǔn)單元基準(zhǔn)單元行行譯譯碼碼列譯碼器列譯碼器再生放大器再

42、生放大器列譯碼器列譯碼器讀讀出出放放大大基準(zhǔn)單元基準(zhǔn)單元存儲(chǔ)單元陣列存儲(chǔ)單元陣列行行譯譯碼碼 I/O緩存器緩存器數(shù)據(jù)輸出數(shù)據(jù)輸出驅(qū)動(dòng)驅(qū)動(dòng)數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器 DINDOUT行地址行地址緩存器緩存器列地址列地址緩存器緩存器 單管動(dòng)態(tài)單管動(dòng)態(tài) RAM 4116 (16K RAM 4116 (16K 1 1位位) )外特性外特性DINDOUTA6A064X12864X128 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCs 4116 (16K

43、4116 (16K 1 1位位) ) 芯片芯片 讀讀 原理原理 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器630 0 0I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)OUTD左左右右 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCs 4116 (16K 4116 (16K1 1位位) ) 芯片芯片 寫寫 原理原理數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器 讀放大器讀放大器630 (3) (3) 動(dòng)態(tài)動(dòng)態(tài) RAM RAM 時(shí)序

44、時(shí)序 行、列地址分開傳送行、列地址分開傳送寫時(shí)序?qū)憰r(shí)序行地址行地址 RAS RAS 有效有效寫允許寫允許 WE WE 有效有效( (高高) )數(shù)據(jù)數(shù)據(jù) D DOUT OUT 有效有效數(shù)據(jù)數(shù)據(jù) D DIN IN 有效有效讀時(shí)序讀時(shí)序行地址行地址 RAS RAS 有效有效寫允許寫允許 WE WE 有效有效( (低低) )列地址列地址 CAS CAS 有效有效列地址列地址 CAS CAS 有效有效tA-RAStA-CASth-CASth-RD-CAStsu-RD-CAStC-RDRASCASWEDout1)1)讀時(shí)序讀時(shí)序/RAS/RAS/CAS/WEDINDout2)2)寫時(shí)序?qū)憰r(shí)序tW-WRts

45、u-DIN-CAStsu-RD-CAStsu-WR-CASth-DIN-CAS (4) (4) 動(dòng)態(tài)動(dòng)態(tài) RAM RAM 刷新刷新 刷新與行地址有關(guān)刷新與行地址有關(guān) 集中刷新集中刷新 （存取周期為（存取周期為0.5 0.5 s s ）“死時(shí)間率死時(shí)間率” 為為 128/4 000 100% = 3.2%“死區(qū)死區(qū)” 為為 0.5 s s 128 = 64 s s 周期序號(hào)周期序號(hào)地址序號(hào)地址序號(hào)tc0123871 387201tctctctc3999V W01127讀讀/寫或維持寫或維持刷新刷新讀讀/寫或維持寫或維持3872 個(gè)周期個(gè)周期 （1936 s s） 128個(gè)周期個(gè)周期 （64 s

46、s） 刷新時(shí)間間隔刷新時(shí)間間隔 （2 ms）刷新序號(hào)刷新序號(hào)tcXtcY 以以128128128 128 矩陣為例矩陣為例tC = = tM + + tR讀寫讀寫 刷新刷新無無 “死區(qū)死區(qū)” 分散刷新（存取周期為分散刷新（存取周期為1 1 s s ）(存取周期為存取周期為 0.5 s + 0.5 s )以以 128128 128 128 矩陣為例矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個(gè)存取周期個(gè)存取周期 分散刷新與集中刷新相結(jié)合（異步刷新）分散刷新與集中刷新相結(jié)合（異步刷新）對(duì)于對(duì)于 128 128 128 12

47、8 的存儲(chǔ)芯片（存取周期為的存儲(chǔ)芯片（存取周期為 0.5 0.5 s s ）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)將刷新安排在指令譯碼階段，不會(huì)出現(xiàn) “死區(qū)死區(qū)”“死區(qū)死區(qū)” 為為 0.5 0.5 s s 若每隔若每隔 15.6 15.6 s s 刷新一行刷新一行每行每隔每行每隔 2 ms2 ms 刷新一次刷新一次W/R W/R W/R W/RW/R W/R W/R W/RREFREFtCs0.5s0.5s0.5tC15.6 s15.6 s 3. 3. 動(dòng)態(tài)動(dòng)態(tài) RAM RAM 和靜態(tài)和靜態(tài) RAM RAM 的比較的比較DRAMSRAM存儲(chǔ)原理存儲(chǔ)原理集成度集成度芯片引腳芯片引腳功耗功耗價(jià)格價(jià)格速

48、度速度刷新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多多小小大大低低高高慢慢快快有有無無主存主存緩存緩存單元3單元2單元1單元0VCC地址譯碼器A1A0D3D2D1D0(1) (1) 掩模式掩模式ROMROM 采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時(shí)寫入，采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時(shí)寫入，用戶只能讀出使用而不能改寫用戶只能讀出使用而不能改寫。 四、只讀存儲(chǔ)器（四、只讀存儲(chǔ)器（ROMROM） 若地址線若地址線A A1 1A A0 0=00=00，則選中，則選中0 0號(hào)單元，即字線號(hào)單元，即字線0 0為高電平，若有管為高電平，若有管子與其相連子與其相連( (如位線如位線2 2和和0)0)，其相應(yīng)的，

49、其相應(yīng)的MOSMOS管導(dǎo)通，位線輸出為管導(dǎo)通，位線輸出為0 0，而位線而位線1 1和和3 3沒有管子與字線相連，則輸出為沒有管子與字線相連，則輸出為1 1。故存儲(chǔ)器的內(nèi)容。故存儲(chǔ)器的內(nèi)容取決于制造工藝，存儲(chǔ)矩陣的內(nèi)容如表所示。取決于制造工藝，存儲(chǔ)矩陣的內(nèi)容如表所示。單元3單元2單元1單元0VCC地址譯碼器A1A0D3D2D1D0掩膜掩膜ROMROM存儲(chǔ)矩陣的內(nèi)容存儲(chǔ)矩陣的內(nèi)容 位單元單元D3D2D1D001010111012010130110n優(yōu)點(diǎn)：可靠性高，集成度高，形成批量之后價(jià)格便宜；優(yōu)點(diǎn)：可靠性高，集成度高，形成批量之后價(jià)格便宜；n缺點(diǎn)：用戶對(duì)制造廠商的依賴性過大，靈活性差。缺點(diǎn)：用戶

50、對(duì)制造廠商的依賴性過大，靈活性差。 (2) (2) 可寫入（可編程）只讀存儲(chǔ)器可寫入（可編程）只讀存儲(chǔ)器PROMPROM例：熔絲燒斷型例：熔絲燒斷型寫寫“0 0”時(shí)：時(shí)： 燒斷熔絲燒斷熔絲寫寫“1 1”時(shí)：時(shí)： 保留熔絲保留熔絲行線行線X X位位線線Y YVccVccT TXYXY熔絲熔絲在制作時(shí)不寫入任何信在制作時(shí)不寫入任何信息，但允許用戶利用專息，但允許用戶利用專門的設(shè)備（編程器）寫門的設(shè)備（編程器）寫入自己的程序，寫入是入自己的程序，寫入是一次性的。寫入后，其一次性的。寫入后，其內(nèi)容將無法改變。內(nèi)容將無法改變。 雙極型雙極型PROM PROM 有兩種結(jié)有兩種結(jié)構(gòu)構(gòu): : 一種是熔絲燒斷型

51、一種是熔絲燒斷型; ; 一種是一種是PNPN結(jié)擊穿型結(jié)擊穿型; ;(3)(3)光擦可編程只讀存儲(chǔ)器光擦可編程只讀存儲(chǔ)器EPROMEPROMEPROMEPROM不僅可以由用戶利用編程器寫入信息，而且可不僅可以由用戶利用編程器寫入信息，而且可以對(duì)其內(nèi)容進(jìn)行多次改寫。以對(duì)其內(nèi)容進(jìn)行多次改寫。 EPROMEPROM又可分為兩種：又可分為兩種： 一種紫外線擦除（一種紫外線擦除（EPROMEPROM）; ; 一種是電擦除（一種是電擦除（EEPROMEEPROM）; ;通常通常EPROMEPROM存儲(chǔ)電路是利用浮柵存儲(chǔ)電路是利用浮柵MOSMOS管構(gòu)成管構(gòu)成的，又稱的，又稱FAMOSFAMOS管，即浮柵雪崩注

52、入管，即浮柵雪崩注入MOSMOS管管) )行線行線位位線線輸輸出出位線位線DS浮柵管浮柵管(b)VCCSSiO2浮柵浮柵+P+P+N襯底(a)D 浮柵管的柵極沒有引出端，而被浮柵管的柵極沒有引出端，而被SiO2SiO2絕緣層所包圍，稱為絕緣層所包圍，稱為“浮柵浮柵”。在原始狀態(tài)，該管柵極上沒有電荷，沒有導(dǎo)通溝道，。在原始狀態(tài)，該管柵極上沒有電荷，沒有導(dǎo)通溝道，D D和和S S是不導(dǎo)通的。如果將源極是不導(dǎo)通的。如果將源極S S和襯底接地，在襯底和漏極形成和襯底接地，在襯底和漏極形成的的PNPN結(jié)上加一個(gè)約結(jié)上加一個(gè)約24 V24 V的反向電壓，可導(dǎo)致雪崩擊穿，產(chǎn)生許的反向電壓，可導(dǎo)致雪崩擊穿，產(chǎn)

53、生許多高能量的電子，這些電子比較容易越過絕緣薄層進(jìn)入浮柵。多高能量的電子，這些電子比較容易越過絕緣薄層進(jìn)入浮柵。注入浮柵的電子數(shù)量由所加電壓脈沖的幅度和寬度來控制，如注入浮柵的電子數(shù)量由所加電壓脈沖的幅度和寬度來控制，如果注入的電子足夠多，這些負(fù)電子在硅表面上感應(yīng)出一個(gè)連接果注入的電子足夠多，這些負(fù)電子在硅表面上感應(yīng)出一個(gè)連接源源漏極的反型層，使源漏極的反型層，使源漏極呈低阻態(tài)。當(dāng)外加電壓取消后，漏極呈低阻態(tài)。當(dāng)外加電壓取消后，積累在浮柵上的電子沒有放電回路，因而在室溫和無光照的條積累在浮柵上的電子沒有放電回路，因而在室溫和無光照的條件下可長(zhǎng)期地保存在浮柵中。件下可長(zhǎng)期地保存在浮柵中。SSiO

54、2浮柵+P+P+N襯底D 將一個(gè)浮柵管和將一個(gè)浮柵管和MOSMOS管串管串起來組成如圖所示的存儲(chǔ)單起來組成如圖所示的存儲(chǔ)單元電路。于是浮柵中注入了元電路。于是浮柵中注入了電子的電子的MOSMOS管源管源漏極導(dǎo)通，漏極導(dǎo)通，當(dāng)行選線選中該存儲(chǔ)單元時(shí)，當(dāng)行選線選中該存儲(chǔ)單元時(shí)，相應(yīng)的位線為低電平，即讀相應(yīng)的位線為低電平，即讀取值為取值為“0 0”，而未注入電子，而未注入電子的浮柵管的源的浮柵管的源漏極是不導(dǎo)漏極是不導(dǎo)通的，故讀取值為通的，故讀取值為“1 1”。在。在原始狀態(tài)原始狀態(tài)( (即廠家出廠即廠家出廠) )，沒，沒有經(jīng)過編程，浮柵中沒注入有經(jīng)過編程，浮柵中沒注入電子，位線上總是電子，位線上總

55、是“l(fā) l”。行線行線位位線線輸輸出出位線位線DS浮柵管浮柵管(b)VCC 消除浮柵電荷的辦法是利用紫外線光照射，由于消除浮柵電荷的辦法是利用紫外線光照射，由于紫外線光子能量較高，從而可使浮柵中的電子獲得能紫外線光子能量較高，從而可使浮柵中的電子獲得能量，形成光電流從浮柵流入基片，使浮柵恢復(fù)初態(tài)。量，形成光電流從浮柵流入基片，使浮柵恢復(fù)初態(tài)。EPROMEPROM芯片上方有一個(gè)石英玻璃窗口，只要將此芯片芯片上方有一個(gè)石英玻璃窗口，只要將此芯片放入一個(gè)靠近紫外線燈管的小盒中，一般照射放入一個(gè)靠近紫外線燈管的小盒中，一般照射1010分鐘分鐘左右，讀出各單元的內(nèi)容均為左右，讀出各單元的內(nèi)容均為FFHF

56、FH，則說明該，則說明該EPROMEPROM已已擦除。擦除。(4) (4) 電擦可編程只讀存儲(chǔ)器電擦可編程只讀存儲(chǔ)器EEPROMEEPROMu若若V VG G為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使電子注入第一浮空柵極，即編程寫入。電子注入第一浮空柵極，即編程寫入。u若使若使V VG G為負(fù)電壓，強(qiáng)使第一級(jí)浮空柵極的電子散失，即擦除。為負(fù)電壓，強(qiáng)使第一級(jí)浮空柵極的電子散失，即擦除。uEEPROMEEPROM的編程與擦除電流很小的編程與擦除電流很小, ,可用普通電源供電可用普通電源供電, ,而且擦而且擦除可按字節(jié)進(jìn)行。除可按字節(jié)進(jìn)行。 第一

57、級(jí)浮空柵第一級(jí)浮空柵第二級(jí)浮空柵第二級(jí)浮空柵幾種非易失性存儲(chǔ)器的比較 存儲(chǔ)器存儲(chǔ)器類別類別擦除方式擦除方式能否單字能否單字節(jié)修改節(jié)修改寫機(jī)制寫機(jī)制MROM只讀只讀不允許不允許否否掩膜位寫掩膜位寫PROM寫一次讀多次寫一次讀多次不允許不允許否否電信號(hào)電信號(hào)EPROM寫多次讀多次寫多次讀多次紫外線擦除，紫外線擦除，脫機(jī)改寫脫機(jī)改寫否否電信號(hào)電信號(hào)E2PROM寫多次讀多次寫多次讀多次電擦除，在線電擦除，在線改寫改寫能能電信號(hào)電信號(hào)Flash Memory寫多次讀多次寫多次讀多次電擦除，在線電擦除，在線改寫改寫否否電信號(hào)電信號(hào) 半半導(dǎo)導(dǎo)體體存存儲(chǔ)儲(chǔ)器器 只讀只讀 存儲(chǔ)器存儲(chǔ)器 ROMROM 隨機(jī)讀隨機(jī)

58、讀寫寫 存儲(chǔ)器存儲(chǔ)器RAMRAM 掩膜掩膜ROMROM 可編程可編程ROM ROM （PROMPROM ） 可擦除可擦除ROM ROM （EPPROMEPPROM ） 電擦除電擦除ROM ROM （E E2 2 PROMPROM ） 靜態(tài)靜態(tài)RAM RAM （SRAMSRAM ） 動(dòng)態(tài)動(dòng)態(tài)RAM RAM （DRAMDRAM ） 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲(chǔ)矩陣存儲(chǔ)矩陣PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/

59、ProgrDO3DO7(2) 2716 EPROM (2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/ProgrPD/Progr功率下降功率下降 / / 編程輸入端編程輸入端 讀出時(shí)讀出時(shí) 為為 低電平低電平(1)(1)位擴(kuò)展位擴(kuò)展用用1K1K4 4位的位的SRAMSRAM芯片芯片 1K1K8 8位的位的SRAMSRAM存儲(chǔ)器存儲(chǔ)器 只加大字長(zhǎng)，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片只加大字長(zhǎng)，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一致字?jǐn)?shù)一致, , 對(duì)片子沒有選片要求。對(duì)片子沒有選片要求。 五、存儲(chǔ)器與五、存儲(chǔ)器與 CPU CPU 的連接的連接 1. 1. 存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展A15A

60、016K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CE64K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CED7D6D5D4D3D2D1D0讀讀/寫寫片選片選位數(shù)的擴(kuò)展：位數(shù)的擴(kuò)展：地址線、片選線和地址線、片選線和讀寫信號(hào)線并聯(lián)，數(shù)讀寫信號(hào)線并聯(lián)，數(shù)據(jù)線單獨(dú)引出據(jù)線單獨(dú)引出(2)(2)字?jǐn)U展字?jǐn)U展 用用1K1K位的位的SRAMSRAM芯片芯片 2K2K8 8位的位的SRAMSRAM存儲(chǔ)存儲(chǔ)器器 分析地址：分析地址：nA A1010用于選擇芯用于選擇芯片片nA A9 9AA0 0