計(jì)算機(jī)組成原理第三章

1、第第3 3章章 系統(tǒng)總線系統(tǒng)總線3.1 總線的基本概念總線的基本概念3.2 總線的分類總線的分類3.3 總線特性及性能指標(biāo)總線特性及性能指標(biāo)3.4 總線結(jié)構(gòu)總線結(jié)構(gòu)3.5 總線控制總線控制3.1 總線的基本概念總線的基本概念一、系統(tǒng)互連一、系統(tǒng)互連分散連接分散連接 內(nèi)部連線十分復(fù)內(nèi)部連線十分復(fù)雜，布線困難雜，布線困難 擴(kuò)展性差擴(kuò)展性差 效率高效率高processormemoryI/O Interface（adapter）I/O Interface（adapter）I/O deviceI/O device主機(jī) 存儲(chǔ)器 運(yùn)算器運(yùn)算器 控制器 輸入設(shè)備輸出設(shè)備各部件之間通各部件之間通過單獨(dú)的連線過單

2、獨(dú)的連線進(jìn)行連接進(jìn)行連接各部件連到一各部件連到一組公共信息傳組公共信息傳輸線上輸線上總線連接總線連接 簡(jiǎn)潔簡(jiǎn)潔 擴(kuò)展性好擴(kuò)展性好 共享競(jìng)爭(zhēng)共享競(jìng)爭(zhēng)1970年年DEC公司公司PDP-11小型小型計(jì)算機(jī)首次采用總線技術(shù)計(jì)算機(jī)首次采用總線技術(shù)二、總線二、總線總線上信息的傳送總線上信息的傳送串行串行并行并行l(wèi)定義：定義：是連接多個(gè)部件的傳輸線，是各個(gè)部件共享的傳輸介質(zhì)。是連接多個(gè)部件的傳輸線，是各個(gè)部件共享的傳輸介質(zhì)。 總線的關(guān)鍵特征是共享傳輸線?？偩€的關(guān)鍵特征是共享傳輸線。processormemoryI/O Interface（adapter）I/O Interface（adapter）I/O d

3、eviceI/O device主機(jī)l 總線的兩個(gè)特點(diǎn)：總線的兩個(gè)特點(diǎn)： 任意時(shí)刻只能有一個(gè)設(shè)備向總線發(fā)送任意時(shí)刻只能有一個(gè)設(shè)備向總線發(fā)送信息信息 多個(gè)部件可以同時(shí)從總線接受相同的信多個(gè)部件可以同時(shí)從總線接受相同的信息息 三、總線結(jié)構(gòu)計(jì)算機(jī)舉例三、總線結(jié)構(gòu)計(jì)算機(jī)舉例1. 面向面向 CPU 的雙總線結(jié)構(gòu)框圖的雙總線結(jié)構(gòu)框圖中央處理中央處理 器器 CPUI/O總線總線M總總線線主存儲(chǔ)器主存儲(chǔ)器 M.MI/O接口接口 外部外部 設(shè)備設(shè)備1 外部外部 設(shè)備設(shè)備2I/O接口接口I/O接口接口 外部外部 設(shè)備設(shè)備n單總線（系統(tǒng)總線）單總線（系統(tǒng)總線）2. 單總線結(jié)構(gòu)框圖單總線結(jié)構(gòu)框圖 CPU M.M I/O

4、接口接口 外部外部 設(shè)備設(shè)備1 外部外部 設(shè)備設(shè)備2 I/O接口接口 外部外部 設(shè)備設(shè)備n I/O接口接口3. 以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線系統(tǒng)總線 M.M CPU I/O接口接口 外部外部 設(shè)備設(shè)備1 外部外部 設(shè)備設(shè)備n I/O接口接口存儲(chǔ)總線存儲(chǔ)總線 片內(nèi)總線片內(nèi)總線 是指芯片內(nèi)部的總線。是指芯片內(nèi)部的總線。 如在如在CPUCPU芯片內(nèi)部，寄存器和芯片內(nèi)部，寄存器和寄存器之間、寄存器和算邏單寄存器之間、寄存器和算邏單元元ALUALU之間都有總線連接。之間都有總線連接。 系統(tǒng)總線系統(tǒng)總線 是指是指CPUCPU、主存、主存、I/OI/O（通過（通過I/

5、OI/O接口）各大部件之間的信接口）各大部件之間的信息傳輸線。息傳輸線。 又叫板級(jí)總線和板間總線又叫板級(jí)總線和板間總線 如如ISAISA、PCIPCI等。等。 通信總線通信總線 是指計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)是指計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表系統(tǒng)與其他系統(tǒng)（如控制儀表等）之間的通信傳輸線。等）之間的通信傳輸線。 IDEIDE、SCSISCSI、USBUSB、RSRS232232processormemoryI/O Interface（adapter）I/O Interface（adapter）I/O deviceI/O device主機(jī)片內(nèi)總線系統(tǒng)總線通信總線3.2 總線的分類總

6、線的分類 數(shù)據(jù)總線數(shù)據(jù)總線（DBDB）：用來傳輸各功能部件之間的數(shù)據(jù)，數(shù)用來傳輸各功能部件之間的數(shù)據(jù)，數(shù)據(jù)總線是雙向的據(jù)總線是雙向的數(shù)據(jù)總線的條數(shù)稱為數(shù)據(jù)總線的條數(shù)稱為數(shù)據(jù)總線寬度數(shù)據(jù)總線寬度。比如，。比如，16位總線，指其位總線，指其數(shù)據(jù)總線為數(shù)據(jù)總線為16根。根。 地址總線地址總線（ABAB）：用來指明用來指明CPUCPU欲訪問的存儲(chǔ)單元或欲訪問的存儲(chǔ)單元或I/OI/O端口的地址，它是單向傳輸?shù)?。端口的地址，它是單向傳輸?shù)摹?地址線的位數(shù)與存儲(chǔ)單元的個(gè)數(shù)有關(guān)，如地址線為地址線的位數(shù)與存儲(chǔ)單元的個(gè)數(shù)有關(guān)，如地址線為20根，則根，則對(duì)應(yīng)的存儲(chǔ)單元個(gè)數(shù)為對(duì)應(yīng)的存儲(chǔ)單元個(gè)數(shù)為220。 控制總線控制

7、總線（CBCB）：用來發(fā)出各種控制信號(hào)的傳輸線?？傆脕戆l(fā)出各種控制信號(hào)的傳輸線?？傮w而言，控制信號(hào)既有出，又有入。體而言，控制信號(hào)既有出，又有入。 3.3 總線特性及性能指標(biāo)總線特性及性能指標(biāo)CPU 插件板插件板M.M 插件板插件板I/O插件板插件板一、總線物理實(shí)現(xiàn)一、總線物理實(shí)現(xiàn)BUS二、總線特性二、總線特性是指總線在機(jī)械連接方式上的一些性能。是指總線在機(jī)械連接方式上的一些性能。 如插頭和插座使用的標(biāo)準(zhǔn)，它們的幾何尺寸、形狀、引如插頭和插座使用的標(biāo)準(zhǔn)，它們的幾何尺寸、形狀、引腳的個(gè)數(shù)以及排列的順序，接頭處的可靠接觸等等。腳的個(gè)數(shù)以及排列的順序，接頭處的可靠接觸等等。是指總線的每一根傳輸線上信

8、號(hào)的傳輸方向和是指總線的每一根傳輸線上信號(hào)的傳輸方向和有效的電平范圍。有效的電平范圍。 如低電平表示邏輯如低電平表示邏輯“1”1”，并要求電平低于，并要求電平低于3V3V；高電；高電平表示邏輯平表示邏輯“0”0”，并要求高電平高于，并要求高電平高于3V3V。是指總線中每根信號(hào)傳輸線的功能。是指總線中每根信號(hào)傳輸線的功能。是指總線中的任一根信號(hào)傳輸線在什么時(shí)間內(nèi)是指總線中的任一根信號(hào)傳輸線在什么時(shí)間內(nèi)有效。有效。 為了正確傳輸數(shù)據(jù)信息，每條總線上的各種信號(hào)，互相為了正確傳輸數(shù)據(jù)信息，每條總線上的各種信號(hào)，互相存在著一種有效時(shí)序的關(guān)系，因此，時(shí)間特性一般可用存在著一種有效時(shí)序的關(guān)系，因此，時(shí)間特性

9、一般可用信號(hào)時(shí)序圖來描述。信號(hào)時(shí)序圖來描述。三、總線性能指標(biāo)三、總線性能指標(biāo)是指數(shù)據(jù)總線的根數(shù)是指數(shù)據(jù)總線的根數(shù)，用用bitbit（位）表示，如（位）表示，如8 8位、位、1616位、位、3232位、位、6464位（也即位（也即8 8根、根、1616根、根、3232根、根、6464根數(shù)據(jù)根數(shù)據(jù)線）。線）。即單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的即單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)位數(shù)，用用MB/sMB/s（每秒多少兆字節(jié)）表示。（每秒多少兆字節(jié)）表示。例：總線工作頻率33MHz，總線寬度32位，則標(biāo)準(zhǔn)傳輸率 3332/8132MB/s。通常地址總線與數(shù)據(jù)總線在物理上是分開的兩種通常地址總線與數(shù)據(jù)總線在物理上是

10、分開的兩種總線。為提高總線的利用率，將地址總線和數(shù)據(jù)總線共用一組總線。為提高總線的利用率，將地址總線和數(shù)據(jù)總線共用一組物理線，在某一時(shí)刻該總線傳輸?shù)刂沸盘?hào)，另一時(shí)刻傳輸數(shù)據(jù)物理線，在某一時(shí)刻該總線傳輸?shù)刂沸盘?hào)，另一時(shí)刻傳輸數(shù)據(jù)信號(hào)或命令信號(hào)。信號(hào)或命令信號(hào)。即地址總線、數(shù)據(jù)總線和控制總線三種總線的即地址總線、數(shù)據(jù)總線和控制總線三種總線的根數(shù)總和。根數(shù)總和。包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。輯方式、計(jì)數(shù)方式等。通常用可連接擴(kuò)增電路板數(shù)來反映總線的負(fù)載通常用可連接擴(kuò)增電路板數(shù)來反映總線的負(fù)載能力。能力。如電源電壓是如電源電壓是5V5V還是還

11、是3.3V3.3V、總線能否擴(kuò)展至、總線能否擴(kuò)展至6464位寬位寬度等。度等。總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱為總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱為同步總線，與時(shí)鐘不同步工作的總線稱為異步總線。同步總線，與時(shí)鐘不同步工作的總線稱為異步總線。 四、總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn) 為了使系統(tǒng)設(shè)計(jì)簡(jiǎn)化，模塊生產(chǎn)批量化，確保其性能穩(wěn)定，質(zhì)量為了使系統(tǒng)設(shè)計(jì)簡(jiǎn)化，模塊生產(chǎn)批量化，確保其性能穩(wěn)定，質(zhì)量可靠，便于維護(hù)，人們開始研究如何建立總線標(biāo)準(zhǔn)，完成系統(tǒng)設(shè)計(jì)和可靠，便于維護(hù)，人們開始研究如何建立總線標(biāo)準(zhǔn)，完成系統(tǒng)設(shè)計(jì)和模塊制作。模塊制作。概念概念：所謂：所謂，可視為系統(tǒng)與各模塊、模塊與模塊之間的，可視為系統(tǒng)與各模塊

12、、模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面。一個(gè)互連的標(biāo)準(zhǔn)界面。 這個(gè)界面兩端的任一方只需根據(jù)總線標(biāo)準(zhǔn)的要求完成自身這個(gè)界面兩端的任一方只需根據(jù)總線標(biāo)準(zhǔn)的要求完成自身一面接口的功能要求，而無需了解對(duì)方接口與總線的連接要一面接口的功能要求，而無需了解對(duì)方接口與總線的連接要求。求。 因此，按總線標(biāo)準(zhǔn)設(shè)計(jì)的接口可視為通用接口。因此，按總線標(biāo)準(zhǔn)設(shè)計(jì)的接口可視為通用接口。3.4 總線結(jié)構(gòu)總線結(jié)構(gòu)一、單總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）單總線（系統(tǒng)總線） CPU M.M I/O接口接口 外部外部 設(shè)備設(shè)備1 外部外部 設(shè)備設(shè)備2 I/O接口接口 外部外部 設(shè)備設(shè)備n I/O接口接口1. 雙總線結(jié)構(gòu)雙總線結(jié)

13、構(gòu)具有特殊功能的處理器具有特殊功能的處理器由通道對(duì)由通道對(duì)I/O統(tǒng)一管理統(tǒng)一管理通道通道 I/O接口接口 設(shè)備設(shè)備n I/O接口接口 設(shè)備設(shè)備0 CPU主存主存主存總線主存總線I/O總線總線二、多總線結(jié)構(gòu)二、多總線結(jié)構(gòu)2. 三總線結(jié)構(gòu)三總線結(jié)構(gòu)主存總線主存總線DMADMA總線總線I/O總線總線 CPU 主存主存設(shè)備設(shè)備1設(shè)備設(shè)備n高速外設(shè)高速外設(shè)I/O接口接口I/O接口接口I/O接口接口 任一時(shí)刻只能使用一種總線任一時(shí)刻只能使用一種總線 主存總線與主存總線與DMADMA總線不能同時(shí)對(duì)主存進(jìn)行存取總線不能同時(shí)對(duì)主存進(jìn)行存取 I/OI/O總線只有在總線只有在CPUCPU執(zhí)行執(zhí)行I/OI/O指令時(shí)才

14、用到指令時(shí)才用到3. 三總線結(jié)構(gòu)的又一形式三總線結(jié)構(gòu)的又一形式局域網(wǎng)局域網(wǎng)系統(tǒng)總線系統(tǒng)總線CPUCache局部總線局部總線擴(kuò)展總線接口擴(kuò)展總線接口擴(kuò)展總線擴(kuò)展總線Modem串行接口串行接口SCSI局部局部I/O控制器控制器主存主存4. 四總線結(jié)構(gòu)四總線結(jié)構(gòu)主存主存擴(kuò)展總線接口擴(kuò)展總線接口局域網(wǎng)局域網(wǎng)SCSI多媒體多媒體CPU調(diào)制解調(diào)器調(diào)制解調(diào)器串行接口串行接口FAX系統(tǒng)總線系統(tǒng)總線局部總線局部總線高速總線高速總線擴(kuò)展總線擴(kuò)展總線圖形圖形Cache/橋橋1. 傳統(tǒng)微型機(jī)總線結(jié)構(gòu)傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例三、總線結(jié)構(gòu)舉例存儲(chǔ)器存儲(chǔ)器SCSI II控制器控制器主存控制器主存控制器ISA EI

15、SA8 MHz16 6位數(shù)據(jù)通路位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器標(biāo)準(zhǔn)總線控制器33 MHz3232位數(shù)據(jù)通路位數(shù)據(jù)通路系統(tǒng)總線系統(tǒng)總線調(diào)制解調(diào)器調(diào)制解調(diào)器多媒體多媒體高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形 CPU2. VL-BUS局部總線結(jié)構(gòu)局部總線結(jié)構(gòu)33 MHz的的3232位數(shù)據(jù)通路位數(shù)據(jù)通路系統(tǒng)總線系統(tǒng)總線ISA EISA多媒體多媒體高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形調(diào)制解調(diào)器調(diào)制解調(diào)器圖文傳真圖文傳真8 MHz的的1616位數(shù)據(jù)通路位數(shù)據(jù)通路標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)總線 控制器控制器CPU主存控制器主存控制器存儲(chǔ)器存儲(chǔ)器局部總線局部總線 控制器控制器 SCSI控制器控制器VL BUS3. PCI

16、總線結(jié)構(gòu)總線結(jié)構(gòu)CPU多媒體多媒體PCI 橋橋高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形調(diào)制解調(diào)器調(diào)制解調(diào)器圖文傳真圖文傳真PCI 總線總線系統(tǒng)總線系統(tǒng)總線33 MHz的的32位數(shù)據(jù)通路位數(shù)據(jù)通路8 MHz的的16位數(shù)據(jù)通路位數(shù)據(jù)通路ISA EISA標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)總線 控制器控制器 SCSI 控制器控制器存儲(chǔ)器存儲(chǔ)器4. 多層多層 PCI 總線結(jié)構(gòu)總線結(jié)構(gòu)PCI總線總線2存儲(chǔ)器存儲(chǔ)器橋橋0橋橋4 PCI設(shè)備設(shè)備橋橋5總線橋總線橋橋橋3橋橋1設(shè)備設(shè)備橋橋2第一級(jí)橋第一級(jí)橋第二級(jí)橋第二級(jí)橋第三級(jí)橋第三級(jí)橋PCI總線總線4PCI總線總線5PCI總線總線3PCI總線總線1PCI總線總線0存儲(chǔ)器總線存儲(chǔ)器總

17、線 標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)總線CPUPentium計(jì)算機(jī)主板總線結(jié)構(gòu)圖計(jì)算機(jī)主板總線結(jié)構(gòu)圖CPU、RAM、ROM、控制芯片組等芯片控制芯片組等芯片之間的信號(hào)連接線之間的信號(hào)連接線稱為稱為CPU總線?？偩€。CPU總線針對(duì)具體總線針對(duì)具體處理器設(shè)計(jì)，因此處理器設(shè)計(jì)，因此沒有統(tǒng)一的規(guī)范。沒有統(tǒng)一的規(guī)范。這是一個(gè)三總線結(jié)這是一個(gè)三總線結(jié)構(gòu)，即有構(gòu)，即有CPU總線、總線、PCI總線和總線和ISA總線?？偩€。CPU總線的時(shí)總線的時(shí)鐘頻率為鐘頻率為66.6MHz，CPU內(nèi)部時(shí)鐘內(nèi)部時(shí)鐘是此時(shí)鐘頻率是此時(shí)鐘頻率的倍頻。此總的倍頻。此總線可連接線可連接4-128M內(nèi)存。內(nèi)存。主存控制器和主存控制器和Cache控制器控制器

18、芯片用來管理芯片用來管理CPU對(duì)對(duì)主主存和存和Cache的存取的存取操作。操作。PCI總線用來連接高總線用來連接高速的速的I/O設(shè)備模塊，設(shè)備模塊，如顯卡等。如顯卡等。通過通過“橋橋”芯片，芯片，PCI總線上連總線上連CPU總接，下連總接，下連ISA總線?？偩€。ISA總線連總線連接低速接低速IO設(shè)備，支持設(shè)備，支持7個(gè)個(gè)DMA通通道和道和15級(jí)可級(jí)可屏蔽硬件中屏蔽硬件中斷。斷。CPU總線、總線、PCI總線總線和和ISA總線通過兩個(gè)總線通過兩個(gè)“橋橋”芯片連成整芯片連成整體。橋芯片起到了體。橋芯片起到了信號(hào)速度緩沖、電信號(hào)速度緩沖、電平轉(zhuǎn)換和控制協(xié)議平轉(zhuǎn)換和控制協(xié)議轉(zhuǎn)換的作用。轉(zhuǎn)換的作用。典型總

19、線接口典型總線接口3.5 總線控制總線控制 由于總線上連接著許許多多個(gè)部件，由于總線上連接著許許多多個(gè)部件，什么時(shí)候由哪什么時(shí)候由哪個(gè)部件發(fā)送信息個(gè)部件發(fā)送信息；如何給信息傳送定時(shí)如何給信息傳送定時(shí)；如何防止信息如何防止信息丟失丟失；如何避免多個(gè)部件同時(shí)發(fā)送如何避免多個(gè)部件同時(shí)發(fā)送；如何規(guī)定接受信息如何規(guī)定接受信息的部件的部件等等一系列問題，都需要由等等一系列問題，都需要由統(tǒng)一管理。統(tǒng)一管理。它主要包括它主要包括或稱或稱和和。一、總線判優(yōu)控制一、總線判優(yōu)控制 主設(shè)備主設(shè)備(模塊模塊)對(duì)總線有對(duì)總線有 控制權(quán)控制權(quán) 從設(shè)備從設(shè)備(模塊模塊)響應(yīng)響應(yīng) 從主設(shè)備發(fā)來的總線命令從主設(shè)備發(fā)來的總線命令

20、總線判優(yōu)控制總線判優(yōu)控制分布式分布式集中式集中式鏈?zhǔn)讲樵冩準(zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢計(jì)數(shù)器定時(shí)查詢獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式1. 鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞娇偪偩€線控控制制部部件件I/O接口接口1BSBRI/O接口接口1I/O接口接口nBG數(shù)據(jù)線數(shù)據(jù)線地址線地址線BS -總線忙總線忙BR-總線請(qǐng)求總線請(qǐng)求BG-總線同意總線同意I/O接口接口2 鏈?zhǔn)讲樵兎绞降闹饕攸c(diǎn)：鏈?zhǔn)讲樵兎绞降闹饕攸c(diǎn)： 越靠近控制器的模塊，優(yōu)先級(jí)越高；越靠近控制器的模塊，優(yōu)先級(jí)越高； 鏈形優(yōu)先級(jí)存在傳播延遲，這種延遲與模塊數(shù)鏈形優(yōu)先級(jí)存在傳播延遲，這種延遲與模塊數(shù)成正比，所以判優(yōu)速度較慢，一般只接少量成正比，所以判優(yōu)速度較慢，一般

21、只接少量（幾個(gè)）模塊；（幾個(gè)）模塊； 鏈形結(jié)構(gòu)，一個(gè)故障，鏈?zhǔn)?，?duì)電路故障敏鏈形結(jié)構(gòu)，一個(gè)故障，鏈?zhǔn)В瑢?duì)電路故障敏感；感； 結(jié)構(gòu)校簡(jiǎn)單，造價(jià)較低。結(jié)構(gòu)校簡(jiǎn)單，造價(jià)較低。 0BS -總線忙總線忙BR-總線請(qǐng)求總線請(qǐng)求總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口1BSBRI/O接口接口1I/O接口接口n設(shè)備地址設(shè)備地址2. 計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式I/O接口接口2 計(jì)數(shù)器計(jì)數(shù)器設(shè)備地址設(shè)備地址 1 計(jì)數(shù)器定時(shí)查詢方式的主要特點(diǎn)：計(jì)數(shù)器定時(shí)查詢方式的主要特點(diǎn)： 計(jì)數(shù)方式與優(yōu)先次序直接相關(guān)。計(jì)數(shù)方式與優(yōu)先次序直接相關(guān)。 計(jì)數(shù)可以從計(jì)數(shù)可以從“0”0”開始，此時(shí)設(shè)備的優(yōu)

22、先次序是固定開始，此時(shí)設(shè)備的優(yōu)先次序是固定的；的； 計(jì)數(shù)也可以從終止點(diǎn)開始，即是一種循環(huán)方法，此計(jì)數(shù)也可以從終止點(diǎn)開始，即是一種循環(huán)方法，此時(shí)設(shè)備使用總線的優(yōu)先級(jí)相等；時(shí)設(shè)備使用總線的優(yōu)先級(jí)相等； 計(jì)數(shù)的初始值還可由程序設(shè)置，故優(yōu)先次序可以改計(jì)數(shù)的初始值還可由程序設(shè)置，故優(yōu)先次序可以改變。變。 對(duì)電路故障不如鏈?zhǔn)讲樵兎绞矫舾校黾恿酥骺刂茖?duì)電路故障不如鏈?zhǔn)讲樵兎绞矫舾校黾恿酥骺刂凭€（設(shè)備地址）線（設(shè)備地址） ，控制也較復(fù)雜。，控制也較復(fù)雜。排隊(duì)器排隊(duì)器排隊(duì)器排隊(duì)器3. 獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口1I/O接口接口2I/O接口接口n

23、BR0BG0BR1BG1BRnBGnBG-總線同意總線同意BR-總線請(qǐng)求總線請(qǐng)求判優(yōu)速度快，且與模塊數(shù)無關(guān)；判優(yōu)速度快，且與模塊數(shù)無關(guān)；所需所需“請(qǐng)求線請(qǐng)求線”和和“允許線允許線”較多，較多，n n個(gè)模塊需要個(gè)模塊需要2n2n條。條。二、總線通信控制二、總線通信控制1. 目目 的的解決通信雙方如何獲知傳輸開始和傳解決通信雙方如何獲知傳輸開始和傳輸結(jié)束，以及通信雙方如何協(xié)調(diào)如何輸結(jié)束，以及通信雙方如何協(xié)調(diào)如何配合。配合。 2. 總線傳輸周期總線傳輸周期主模塊申請(qǐng)主模塊申請(qǐng)，總線仲裁決定，總線仲裁決定主模塊向從模塊主模塊向從模塊 給出地址給出地址 和和 命令命令主模塊和從模塊主模塊和從模塊 交換數(shù)

24、據(jù)交換數(shù)據(jù)主模塊主模塊 撤銷有關(guān)信息撤銷有關(guān)信息，讓出總線使用權(quán)，讓出總線使用權(quán) 申請(qǐng)分配階段申請(qǐng)分配階段尋址階段尋址階段傳數(shù)階段傳數(shù)階段結(jié)束階段結(jié)束階段完成一次總線操作的時(shí)間完成一次總線操作的時(shí)間 通信雙方由通信雙方由統(tǒng)一時(shí)標(biāo)統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送稱為控制數(shù)據(jù)傳送稱為同同步通信步通信。 時(shí)標(biāo)通常由時(shí)標(biāo)通常由CPU的總線控制部件發(fā)出，送的總線控制部件發(fā)出，送到總線上的所有部件；也可以由每個(gè)部件各自到總線上的所有部件；也可以由每個(gè)部件各自的時(shí)序發(fā)生器發(fā)出，但是必須有總線控制部件的時(shí)序發(fā)生器發(fā)出，但是必須有總線控制部件發(fā)出的時(shí)鐘信號(hào)對(duì)它們進(jìn)行同步。發(fā)出的時(shí)鐘信號(hào)對(duì)它們進(jìn)行同步。（1）同步通信）同步通

25、信 3. 總線通信的四種方式總線通信的四種方式n 同步式數(shù)據(jù)輸入傳輸同步式數(shù)據(jù)輸入傳輸T1總線傳輸周期總線傳輸周期T2T3T4 時(shí)鐘時(shí)鐘 地址地址 讀讀命令命令 數(shù)據(jù)數(shù)據(jù)總線上兩個(gè)部件完總線上兩個(gè)部件完成一次完整而可靠成一次完整而可靠的傳輸時(shí)間的傳輸時(shí)間 主模塊在主模塊在T1時(shí)刻時(shí)刻發(fā)出地址信息發(fā)出地址信息T2時(shí)刻發(fā)出讀命令；從時(shí)刻發(fā)出讀命令；從模塊按照所指定的地址模塊按照所指定的地址和命令進(jìn)行一系列內(nèi)部和命令進(jìn)行一系列內(nèi)部動(dòng)作，必須在動(dòng)作，必須在T3時(shí)刻前時(shí)刻前找到找到CPU所需的數(shù)據(jù)，所需的數(shù)據(jù)，并送到數(shù)據(jù)總線上并送到數(shù)據(jù)總線上 CPU在在T3時(shí)刻開始，時(shí)刻開始，一直維持到一直維持到T4時(shí)

26、刻，時(shí)刻，可以從數(shù)據(jù)線上獲取可以從數(shù)據(jù)線上獲取信息并送到其內(nèi)部寄信息并送到其內(nèi)部寄存器中存器中 T4時(shí)刻開始輸入設(shè)備不再時(shí)刻開始輸入設(shè)備不再向數(shù)據(jù)總線上傳送數(shù)據(jù)，向數(shù)據(jù)總線上傳送數(shù)據(jù)，撤消它對(duì)數(shù)據(jù)總線的驅(qū)動(dòng)，撤消它對(duì)數(shù)據(jù)總線的驅(qū)動(dòng)，從從T4起，數(shù)據(jù)總線呈浮空起，數(shù)據(jù)總線呈浮空狀態(tài)狀態(tài) n 同步式數(shù)據(jù)輸出傳輸同步式數(shù)據(jù)輸出傳輸T1總線傳輸周期總線傳輸周期T2T3T4 時(shí)鐘時(shí)鐘 地址地址 寫寫命令命令 數(shù)據(jù)數(shù)據(jù)主模塊發(fā)地址主模塊發(fā)地址 主模塊提供數(shù)據(jù)主模塊提供數(shù)據(jù) 主模塊發(fā)出寫命令，主模塊發(fā)出寫命令，從模塊接收到命令后，從模塊接收到命令后，必須在規(guī)定時(shí)間內(nèi)將必須在規(guī)定時(shí)間內(nèi)將數(shù)據(jù)總線上的數(shù)據(jù)寫數(shù)據(jù)

27、總線上的數(shù)據(jù)寫到地址總線所指明的到地址總線所指明的單元中單元中 主模塊撤消寫命主模塊撤消寫命令和數(shù)據(jù)等信號(hào)令和數(shù)據(jù)等信號(hào) 同步通信方式的優(yōu)點(diǎn)與缺點(diǎn)同步通信方式的優(yōu)點(diǎn)與缺點(diǎn):優(yōu)點(diǎn)優(yōu)點(diǎn)模塊間的配合簡(jiǎn)單一致；模塊間的配合簡(jiǎn)單一致；缺點(diǎn)缺點(diǎn)主從模塊時(shí)間配合屬?gòu)?qiáng)制性同步，必主從模塊時(shí)間配合屬?gòu)?qiáng)制性同步，必 須按速度最慢的部件來設(shè)計(jì)公共時(shí)須按速度最慢的部件來設(shè)計(jì)公共時(shí) 鐘，嚴(yán)重影響總線的工作效率鐘，嚴(yán)重影響總線的工作效率 。適用場(chǎng)合適用場(chǎng)合同步通信一般用于總線長(zhǎng)度較同步通信一般用于總線長(zhǎng)度較 短，各部件存取時(shí)間比較一致的場(chǎng)合。短，各部件存取時(shí)間比較一致的場(chǎng)合。 例例3.13.1 假設(shè)總線的時(shí)鐘頻率為假設(shè)總

28、線的時(shí)鐘頻率為100MHz，總線的傳輸周期為，總線的傳輸周期為4個(gè)時(shí)個(gè)時(shí)鐘周期，總線寬度為鐘周期，總線寬度為32位，試求總線的數(shù)據(jù)傳輸率。若想提高一位，試求總線的數(shù)據(jù)傳輸率。若想提高一倍數(shù)據(jù)傳輸率，可采取什么措施？倍數(shù)據(jù)傳輸率，可采取什么措施？異步通信方式克服了同步通信的缺點(diǎn)，允許異步通信方式克服了同步通信的缺點(diǎn)，允許，給設(shè)計(jì)者充分的靈活性和選擇余地。，給設(shè)計(jì)者充分的靈活性和選擇余地。（2 2）異步通信異步通信CPUI/O接口讀/寫地址數(shù)據(jù)ReqACK異步通信方式異步通信方式，而是采用，而是采用應(yīng)答方式應(yīng)答方式（又稱（又稱握手方式）：即當(dāng)主模塊發(fā)出請(qǐng)求握手方式）：即當(dāng)主模塊發(fā)出請(qǐng)求(Reque

29、st)信號(hào)時(shí)，一直等信號(hào)時(shí)，一直等待從模塊反饋回來待從模塊反饋回來“響應(yīng)響應(yīng)”(Acknowledge)信號(hào)后，才開始通信號(hào)后，才開始通信。當(dāng)然，這就要求主從模塊之間要增加兩條應(yīng)答線。信。當(dāng)然，這就要求主從模塊之間要增加兩條應(yīng)答線。異步通信方式分為三種類型：異步通信方式分為三種類型： 不互鎖方式不互鎖方式 半互鎖方式半互鎖方式 全互鎖方式全互鎖方式不互鎖不互鎖半互鎖半互鎖全互鎖全互鎖主設(shè)備主設(shè)備從設(shè)備從設(shè)備請(qǐng)請(qǐng)求求回回答答異步通信可用于并行傳送或異步通信可用于并行傳送或串行傳送串行傳送。異步串行通信時(shí)，沒有同步時(shí)鐘。為了確認(rèn)被傳送的異步串行通信時(shí)，沒有同步時(shí)鐘。為了確認(rèn)被傳送的字符字符，約定，

30、約定字符格式如下：字符格式如下：波特率波特率指單位時(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，單位指單位時(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，單位bps（位（位/秒），記作波特。秒），記作波特。比特率比特率指單位時(shí)間內(nèi)傳送二進(jìn)制有效數(shù)據(jù)的位數(shù)，單位指單位時(shí)間內(nèi)傳送二進(jìn)制有效數(shù)據(jù)的位數(shù)，單位bps（位（位/秒）。秒）。例例3.23.2 在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸120個(gè)數(shù)據(jù)幀，其字個(gè)數(shù)據(jù)幀，其字符格式規(guī)定包括符格式規(guī)定包括1個(gè)起始位、個(gè)起始位、7個(gè)數(shù)據(jù)位、個(gè)數(shù)據(jù)位、1個(gè)奇校驗(yàn)位、個(gè)奇校驗(yàn)位、1個(gè)終止個(gè)終止位，試計(jì)算波特率。位，試計(jì)算波特率。例例3.33.3 畫圖說明用異步串行傳輸

31、方式發(fā)送畫圖說明用異步串行傳輸方式發(fā)送8位十六進(jìn)制數(shù)據(jù)位十六進(jìn)制數(shù)據(jù)95H。要求字符格式為：要求字符格式為：1位起始位、位起始位、8位數(shù)據(jù)位、位數(shù)據(jù)位、1位偶校驗(yàn)位、位偶校驗(yàn)位、1位終位終止位。止位。例例3.43.4 在異步串行傳輸系統(tǒng)中，若字符格式為在異步串行傳輸系統(tǒng)中，若字符格式為：1位起始位、位起始位、8位數(shù)位數(shù)據(jù)位、據(jù)位、1位奇校驗(yàn)位、位奇校驗(yàn)位、1位終止位。假設(shè)波特率為位終止位。假設(shè)波特率為1200bps，求這時(shí)的比，求這時(shí)的比特率。特率。 按同步方式定時(shí)，又能像異步通信那樣，允許不按同步方式定時(shí)，又能像異步通信那樣，允許不同速度的模塊和諧地工作同速度的模塊和諧地工作 增設(shè)了一條增設(shè)

32、了一條“等待等待”(WAIT)(WAIT)響應(yīng)信號(hào)線響應(yīng)信號(hào)線 在在T T2 2/T/T3 3之間插入之間插入T Tw w（3 3）半同步）半同步通信通信 以讀命令為例，半同步通信時(shí)序?yàn)椋阂宰x命令為例，半同步通信時(shí)序?yàn)椋?T T1 1：主模塊發(fā)地址：主模塊發(fā)地址 T T2 2：主模塊發(fā)讀命令：主模塊發(fā)讀命令 T Tw w：當(dāng)：當(dāng)WAITWAIT信號(hào)為低電平有效時(shí)，進(jìn)入等待，其時(shí)間間隔與信號(hào)為低電平有效時(shí)，進(jìn)入等待，其時(shí)間間隔與T T統(tǒng)一統(tǒng)一 T Tw w：當(dāng)：當(dāng)WAITWAIT信號(hào)為低電平有效時(shí)，進(jìn)入等待，其時(shí)間間隔與信號(hào)為低電平有效時(shí)，進(jìn)入等待，其時(shí)間間隔與T T統(tǒng)一統(tǒng)一 T T3 3：從模

33、塊提供數(shù)據(jù)：從模塊提供數(shù)據(jù) T T4 4：主模塊撤銷讀命令：主模塊撤銷讀命令 讀讀 命令命令WAIT 地址地址 數(shù)據(jù)數(shù)據(jù) 時(shí)鐘時(shí)鐘總線傳輸周期總線傳輸周期T1T2TWTWT3T4(4) 半同步通信半同步通信 （同步同步、異步異步 結(jié)合）結(jié)合）半同步通信方式的特點(diǎn)半同步通信方式的特點(diǎn) 半同步通信方式集同步與異步通信之優(yōu)點(diǎn)，適用半同步通信方式集同步與異步通信之優(yōu)點(diǎn)，適用于系統(tǒng)工作速度不高，但又包含了許多工作速度于系統(tǒng)工作速度不高，但又包含了許多工作速度差異較大的各類設(shè)備的簡(jiǎn)單系統(tǒng)。差異較大的各類設(shè)備的簡(jiǎn)單系統(tǒng)。 半同步通信控制方式比異步通信簡(jiǎn)單，可靠性較半同步通信控制方式比異步通信簡(jiǎn)單，可靠性較高。高。 半同步通信方式的缺點(diǎn)是對(duì)系統(tǒng)時(shí)鐘頻率不能要半同步通信方式的缺