可編程邏輯器件的開發(fā)

1、8.5可編程邏輯器件的開發(fā)8.5.1低密度低密度PLD的開發(fā)的開發(fā)8.5.2高密度高密度PLD的開發(fā)的開發(fā)8.5.3FPGA器件編程數(shù)據(jù)的裝載器件編程數(shù)據(jù)的裝載8.5.4ISP- -PLD的編程的編程概述概述概述概述用用PLD實現(xiàn)設計要求的邏輯功能，必須借助于適當?shù)膶崿F(xiàn)設計要求的邏輯功能，必須借助于適當?shù)腜LD開發(fā)工具，即開發(fā)工具，即PLD開發(fā)軟件和開發(fā)硬件。開發(fā)軟件和開發(fā)硬件。開發(fā)系統(tǒng)軟件開發(fā)系統(tǒng)軟件是指是指PLD專用的編程語言和相應的匯編程序。專用的編程語言和相應的匯編程序。常用的有常用的有Data I/O公司的公司的ABEL、Synario和和Logical Device公司公司的的CU

2、PL等，等， Synario系統(tǒng)軟件不僅可以用硬件描述語言系統(tǒng)軟件不僅可以用硬件描述語言HDL輸輸入，而且可以用電路原理圖輸入。隨著集成化的發(fā)展，一些公入，而且可以用電路原理圖輸入。隨著集成化的發(fā)展，一些公司推出了集成化開發(fā)系統(tǒng)軟件（軟件包），如司推出了集成化開發(fā)系統(tǒng)軟件（軟件包），如Xilinx公司的公司的XACT5.0、Foundation M1 Series，Lattice公司的公司的ISP Synario System等。等。開發(fā)系統(tǒng)的硬件開發(fā)系統(tǒng)的硬件部分包括部分包括計算機計算機和和編程器編程器。開發(fā)系統(tǒng)軟件。開發(fā)系統(tǒng)軟件運行于運行于PC機，編程器主要通過并行接口從計算機接收編程數(shù)據(jù)

3、，機，編程器主要通過并行接口從計算機接收編程數(shù)據(jù)，最終寫入最終寫入PLD中。中。GAL器件主要由器件主要由與與陣列和陣列和OLMC構成，設計時應按照設計構成，設計時應按照設計邏輯要求，將具體的邏輯要求，將具體的GAL器件中的器件中的與與陣列以及陣列以及OLMC中的每個中的每個編程單元的狀態(tài)設置成編程單元的狀態(tài)設置成“連接連接”或或“斷開斷開”，這個過程稱為，這個過程稱為GAL器件的設計與開發(fā)。器件的設計與開發(fā)。8.5.1低密度低密度PLD的開發(fā)的開發(fā)低密度低密度PLD的開發(fā)過程分為兩個階段，的開發(fā)過程分為兩個階段，第一個階段第一個階段是從設是從設計輸入到器件編程數(shù)據(jù)文件（計輸入到器件編程數(shù)據(jù)文

4、件（JEDEC）的生成；）的生成；第二個階段第二個階段是是從裝入從裝入JEDEC文件到成功地寫入低密度文件到成功地寫入低密度PLD。每個階段都由開。每個階段都由開發(fā)工具支持。發(fā)工具支持。低密度低密度PLD主要是主要是PAL和和GAL器件，其中器件，其中PAL器件結構單器件結構單一，一般只能一次性編程；而一，一般只能一次性編程；而GAL器件具有可擦除、多次編程器件具有可擦除、多次編程和結構重組功能，因此和結構重組功能，因此GAL器件可取代絕大部分的器件可取代絕大部分的PAL器件。器件。PAL和和GAL器件設計和開發(fā)方法大致相同。器件設計和開發(fā)方法大致相同。邏輯設計邏輯設計器件選擇器件選擇設計輸入

5、設計輸入設計編譯與優(yōu)化設計編譯與優(yōu)化設計仿真設計仿真通過通過?生成生成JEDEC文件文件寫入器件寫入器件器件校驗器件校驗設計實現(xiàn)設計實現(xiàn)器件器件編程編程否否是是圖8- -5- -1 GAL器件開發(fā)流程圖采用開發(fā)工具設計采用開發(fā)工具設計GAL器件的流程：器件的流程：確定輸入與輸出的數(shù)目及邏輯關系，并確定輸入與輸出的數(shù)目及邏輯關系，并以邏輯方程、真值表、狀態(tài)圖或邏輯電路圖以邏輯方程、真值表、狀態(tài)圖或邏輯電路圖等方式進行描述。等方式進行描述。確定確定PLD的基本型號。主要考慮輸入和的基本型號。主要考慮輸入和輸出端子數(shù)、輸出端子數(shù)、I/O引出端數(shù)目、乘積項數(shù)、宏引出端數(shù)目、乘積項數(shù)、宏單元結構和器件速

6、度、功耗及封裝形式等。單元結構和器件速度、功耗及封裝形式等。編制設計源文件，調用開發(fā)軟件進行語編制設計源文件，調用開發(fā)軟件進行語法檢查，并進行邏輯方程化簡和功能仿真。法檢查，并進行邏輯方程化簡和功能仿真。下載下載JEDEC文件，通過編程器寫入到文件，通過編程器寫入到GAL器件，最終實現(xiàn)要求的邏輯功能。器件，最終實現(xiàn)要求的邏輯功能。8.5.2高密度高密度PLD的開發(fā)的開發(fā)邏輯設計邏輯設計器件選擇器件選擇設計輸入設計輸入設計編譯與適配設計編譯與適配設計仿真設計仿真通過通過?生成設計文件生成設計文件器件編程器件編程設計校驗設計校驗設計實現(xiàn)設計實現(xiàn)器件器件編程編程否否是是圖8- -5- -3 CPLD

7、開發(fā)流程高密度高密度PLD的開發(fā)過程與低密度的開發(fā)過程與低密度PLD一樣，也分為兩個階段，每個階一樣，也分為兩個階段，每個階段都有一定的開發(fā)工具支持。段都有一定的開發(fā)工具支持。CPLD和和FPGA均屬于高密度可編程邏輯器均屬于高密度可編程邏輯器件，件，CPLD的開發(fā)過程如圖的開發(fā)過程如圖8-5-3所示。所示。高密度高密度PLD開發(fā)系統(tǒng)一般包括軟開發(fā)系統(tǒng)一般包括軟件和硬件兩部分。開發(fā)軟件完成設計件和硬件兩部分。開發(fā)軟件完成設計輸入、設計仿真，并最終形成編程器輸入、設計仿真，并最終形成編程器能接受的數(shù)據(jù)格式文件及有關的設計能接受的數(shù)據(jù)格式文件及有關的設計文件。開發(fā)硬件是各種高密度文件。開發(fā)硬件是各

8、種高密度PLD編編程器，將編程數(shù)據(jù)寫入高密度程器，將編程數(shù)據(jù)寫入高密度PLD。軟件開發(fā)系統(tǒng)主要包括元器件庫、設計輸入、設計處理、軟件開發(fā)系統(tǒng)主要包括元器件庫、設計輸入、設計處理、設計仿真、器件編程和設計管理軟件等。設計仿真、器件編程和設計管理軟件等。高密度高密度PLD軟件開發(fā)系統(tǒng)軟件開發(fā)系統(tǒng)設計輸入設計輸入一般支持邏輯方程（布一般支持邏輯方程（布爾方程）、真值表、狀態(tài)機、邏輯電路圖、硬件描述語言、宏爾方程）、真值表、狀態(tài)機、邏輯電路圖、硬件描述語言、宏單元庫等設計輸入方法，有的還支持狀態(tài)轉移圖和時域波形等單元庫等設計輸入方法，有的還支持狀態(tài)轉移圖和時域波形等邏輯輸入方法。邏輯輸入方法。設計處理

9、軟件設計處理軟件主要完成對設計者的設計輸入進行錯誤檢查主要完成對設計者的設計輸入進行錯誤檢查和定位、設計電路的綜合、優(yōu)化、分區(qū)劃分、布局布線和適配，和定位、設計電路的綜合、優(yōu)化、分區(qū)劃分、布局布線和適配，最后形成編程數(shù)據(jù)文件和一些有關的設計文件。最后形成編程數(shù)據(jù)文件和一些有關的設計文件。設計仿真軟件設計仿真軟件實現(xiàn)對設計者設計的邏輯進行邏輯功能仿真、實現(xiàn)對設計者設計的邏輯進行邏輯功能仿真、布局布線后的系統(tǒng)時間特性的仿真和多器件功能仿真。布局布線后的系統(tǒng)時間特性的仿真和多器件功能仿真。器件編程軟件器件編程軟件是使用設計處理后生成的器件編程數(shù)據(jù)，利是使用設計處理后生成的器件編程數(shù)據(jù)，利用編程器和編

10、程電纜，對具體選定的器件進行編程和校驗。用編程器和編程電纜，對具體選定的器件進行編程和校驗。設計管理軟件設計管理軟件將上述功能軟件集成在一起，提供一個從輸將上述功能軟件集成在一起，提供一個從輸入到設計完成的集成設計環(huán)境。入到設計完成的集成設計環(huán)境。高密度高密度PLD開發(fā)硬件一般由開發(fā)硬件一般由PC機邏輯編程卡機邏輯編程卡、適配器適配器和和編編程電纜程電纜組成。作用是接收組成。作用是接收PLD開發(fā)軟件生成的編程數(shù)據(jù)文件，開發(fā)軟件生成的編程數(shù)據(jù)文件，并產生編程所需要的控制信號，通過連接到計算機并行接口的并產生編程所需要的控制信號，通過連接到計算機并行接口的編程電纜，完成高密度編程電纜，完成高密度P

11、LD的編程。的編程。101110M2110100M1輸入輸入1從動模式（串行）從動模式（串行）輸出輸出1周邊異步模式周邊異步模式數(shù)據(jù)地址從數(shù)據(jù)地址從FFFF開始開始輸出輸出1周邊同步模式周邊同步模式數(shù)據(jù)地址從數(shù)據(jù)地址從0000開始開始輸出輸出0主動并行模式（低）主動并行模式（低）輸出輸出0主動并行模式（高）主動并行模式（高）輸出輸出0主動串行模式主動串行模式M0備注備注時鐘時鐘CCLK配置選擇配置選擇工作模式工作模式名稱名稱表8- -5- -1 XC4000系列工作模式8.5.3FPGA器件編程數(shù)據(jù)的裝載器件編程數(shù)據(jù)的裝載將編程數(shù)據(jù)寫入到將編程數(shù)據(jù)寫入到FPGA內部編程數(shù)據(jù)存儲器（內部編程數(shù)據(jù)

12、存儲器（SRAM）的過程，稱為的過程，稱為裝載裝載（又稱為配置），相當于（又稱為配置），相當于PLD器件編程。器件編程。FPGA裝載過程是在裝載過程是在FPGA內部控制電路操作下自動進行的。內部控制電路操作下自動進行的。裝載的操作有不同的模式，由裝載的操作有不同的模式，由模式控制線模式控制線決定。決定。圖8- -5- -5 XC4000系列主動并行模式裝載M0M1PWRDWNCCLKDOUTM2LDCHDCRCLK其余其余I/O引出端引出端D7D6D5D4D3D2D1D0RESETINITD/PA7A6A5A4A3A2A1A0A15A14A13A12A11A10A9A8A7A6A5A4A3A2

13、A1A0A15A14A13A12A11A10A9A8OECSD7D6D5D4D3D2D1D0EPROM8數(shù)據(jù)總線數(shù)據(jù)總線通用通用用戶用戶I/O引出端引出端高電平或低電平高電平或低電平+5V至其他的至其他的FPGA模式控制線，主動并行模式模式控制線，主動并行模式數(shù)據(jù)輸入端，接收來自數(shù)據(jù)輸入端，接收來自EPROM的編程數(shù)據(jù)。的編程數(shù)據(jù)。數(shù)據(jù)輸出端，寫入的同數(shù)據(jù)輸出端，寫入的同時可串行輸出數(shù)據(jù)。可用于時可串行輸出數(shù)據(jù)?？捎糜诙嗥嗥現(xiàn)PGA的編程。的編程。裝載完成信號端。完成裝載完成信號端。完成后，該信號端變?yōu)楦唠娖剑?，該信號端變?yōu)楦唠娖剑袅钤撔盘栔匦聻榈碗娖?，若令該信號重新為低電平，電路將重?/p>

14、初始化。電路將重新初始化。存放編程數(shù)據(jù)存放編程數(shù)據(jù)掉電輸入信號端，若為掉電輸入信號端，若為低電平，電路停止工作。低電平，電路停止工作。由于由于FPGA的編程數(shù)據(jù)存儲器是一個靜態(tài)隨機存儲器的編程數(shù)據(jù)存儲器是一個靜態(tài)隨機存儲器(SRAM)結構，所以斷電后數(shù)據(jù)即隨之丟失。因此，每次開始工結構，所以斷電后數(shù)據(jù)即隨之丟失。因此，每次開始工作時都要重新裝載編程數(shù)據(jù)，并需要配備保存編程數(shù)據(jù)的作時都要重新裝載編程數(shù)據(jù)，并需要配備保存編程數(shù)據(jù)的EPROM，給使用帶來一些不便。此外，給使用帶來一些不便。此外，F(xiàn)PGA的編程數(shù)據(jù)一般的編程數(shù)據(jù)一般存放在存放在EPROM中，且要讀出并送到中，且要讀出并送到FPGA的的

15、SRAM中，因而不中，因而不便于保密。便于保密。圖8- -5- -6 FPGA裝載過程RESET有效？有效？上電初始化上電初始化時間延遲時間延遲清除編程清除編程數(shù)據(jù)存儲器數(shù)據(jù)存儲器是是否否檢測工檢測工作模式作模式設定編設定編程模式程模式啟動啟動操作操作模式模式掉電掉電(無無HDC、LDC或上拉或上拉)RESET有效有效PWRDWN無效無效PWRDWN有效有效RESET無效無效按用戶邏輯操作按用戶邏輯操作8.5.4ISP- -PLD的編程的編程在系統(tǒng)可編程邏輯器件在系統(tǒng)可編程邏輯器件ISP- -PLD(In-System Programmable PLD)的最大特點是，編程時既不需要使用編程器，

16、也不需要將的最大特點是，編程時既不需要使用編程器，也不需要將它從所在系統(tǒng)的電路板上取下，可以在系統(tǒng)內進行編程。它從所在系統(tǒng)的電路板上取下，可以在系統(tǒng)內進行編程。ISP- -PLD芯片上集成了屬于編程器的寫入芯片上集成了屬于編程器的寫入/擦除控制電路和高壓脈沖擦除控制電路和高壓脈沖發(fā)生電路，因此利用發(fā)生電路，因此利用PC機的并行接口和簡單的編程電纜即可進機的并行接口和簡單的編程電纜即可進行編程。行編程。目前目前ISP- -PLD有低密度和高密度兩種類型。低密度有低密度和高密度兩種類型。低密度ISP- -PLD是在是在GAL電路基礎上增加了寫入電路基礎上增加了寫入/擦除電路。高密度擦除電路。高密度

17、ISP- -PLD又稱為又稱為ispPLD，具有，具有CPLD典型的結構和特性，在典型典型的結構和特性，在典型CPLD結構基礎上增加了編程控制電路。結構基礎上增加了編程控制電路。低密度低密度ISP- -PLD圖8- -5- -7 ispGAL電路結構框圖E2CMOS可編程可編程與與邏輯陣列邏輯陣列程序控制邏輯程序控制邏輯輸出宏單元輸出宏單元控制信號控制信號移位寄存器鎖存器移位寄存器鎖存器編程數(shù)據(jù)編程數(shù)據(jù)ISDIDCLKDCLKSDIMODEI/OSDOispGAL16Z8屬于低密度屬于低密度ISP- -PLD，其電路結構框圖如圖，其電路結構框圖如圖8- -5- -7所示。該器件具有所示。該器件

18、具有正常正常、診斷診斷和和編程編程三種不同工作方式，由三種不同工作方式，由輸入控制信號輸入控制信號MODE和和SDI指定。指定。若若MODE=1、SDI=0，電，電路 處 于 正 常 工 作 狀 態(tài) ， 與路 處 于 正 常 工 作 狀 態(tài) ， 與GAL16V8相同；若相同；若MODE=1、SDI=1，電路進入診斷方式，電路進入診斷方式，可以對電路進行診斷和預置；可以對電路進行診斷和預置；在編程方式中，先將編程數(shù)據(jù)在編程方式中，先將編程數(shù)據(jù)經(jīng)移位寄存器從經(jīng)移位寄存器從SDI逐位移入，逐位移入，再從再從SDO讀出以供校驗，校驗讀出以供校驗，校驗無誤后，再寫入無誤后，再寫入E2CMOS存儲存儲單元

19、。單元。ispLSI器件編程元件的物理布局器件編程元件的物理布局 ispLSI1032由由32個通用邏輯模塊個通用邏輯模塊GLB、64個輸入個輸入/輸出單元輸出單元IOC、4個可編程輸出布線區(qū)個可編程輸出布線區(qū)ORP和編程控制電路組成（圖中未和編程控制電路組成（圖中未畫出），在全局布線區(qū)畫出），在全局布線區(qū)GRP的四周，形成了的四周，形成了4個結構相同的大模個結構相同的大模塊。這種結構與大塊結構塊。這種結構與大塊結構CPLD完全相同，各部分的邏輯功能完全相同，各部分的邏輯功能也完全一樣。也完全一樣。高密度高密度ISP- -PLD結構框圖結構框圖示意圖示意圖代表器件邏輯組態(tài)和其他編程信息的數(shù)據(jù)用

20、代表器件邏輯組態(tài)和其他編程信息的數(shù)據(jù)用E2CMOS元件元件存儲，該元件按行和列排列成陣列。編程時，通過存儲，該元件按行和列排列成陣列。編程時，通過行地址行地址和和數(shù)數(shù)據(jù)位據(jù)位對對E2CMOS元件尋址。編程的尋址和移位操作由地址移位元件尋址。編程的尋址和移位操作由地址移位寄存器和數(shù)據(jù)移位寄存器完成，均按照寄存器和數(shù)據(jù)移位寄存器完成，均按照FIFO的方式工作。對于的方式工作。對于數(shù)據(jù)移位寄存器，低字節(jié)和高字節(jié)是分開進行移位的。數(shù)據(jù)移位寄存器，低字節(jié)和高字節(jié)是分開進行移位的。圖8- -5- -10 ispLSI器件編程接口SDOispLSISDIMODESCLKispENispLSI的編程是在計算機控制下進行的，通過的編程是在計算機控制下進行的，通過ISP編程電纜編程電纜從計算機并行接口連接到電路板的從計算機并行接口連接到電路板的ISP接口上。接口上。PC機根據(jù)用戶機根據(jù)用戶編寫的源程序運行開發(fā)系統(tǒng)軟件，產生相應的編程數(shù)據(jù)和編程編寫的源程序運行開發(fā)系統(tǒng)軟件，產生相應的編程數(shù)據(jù)和編程命令，通過如圖命令，通過如圖8- -5- -10所示所示5線編程接口連接到線編程接口連接到ispLSI。編程使能信號，低電平有效。編程使能信號，低電平有效。數(shù)據(jù)輸入線，也是編程狀態(tài)機的控制線。數(shù)據(jù)輸入線，也是編程狀態(tài)機的控制線。數(shù)據(jù)輸出線。數(shù)據(jù)輸出線。編程狀態(tài)機的控制線。編程狀態(tài)機的控制線。串行時鐘線