第6章時(shí)序邏輯電路

1、第6章時(shí)序邏輯電路6.16.26.36.4雙穩(wěn)態(tài)觸發(fā)器寄存器計(jì)數(shù)器單穩(wěn)態(tài)觸發(fā)器多諧振蕩器 施密特觸發(fā)器應(yīng)用舉例ÐÐ 6.5Ð 6.66.7第6章 時(shí)序邏輯電路6. 1數(shù)字電路的功能、分類和特點(diǎn)1. 數(shù)字電路按照功能可分為兩類：組合邏輯電路；時(shí)序邏輯電路2. 組合邏輯電路的特點(diǎn)：只由邏輯門電路組成，它在某一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻的輸入信號(hào)狀態(tài)決定。3. 時(shí)序邏輯電路的特點(diǎn)：由邏輯門、觸發(fā)器，它在某一時(shí)刻的輸出狀態(tài)不僅與該時(shí)刻的輸入信號(hào)有關(guān),還與電路原來的輸出狀態(tài)有關(guān)。第6章 時(shí)序邏輯電路6.數(shù)字系統(tǒng)中, 為實(shí)現(xiàn)各種邏輯功能的電路, 除需要邏輯運(yùn)算的邏輯門外, 還需

2、要能保存信息的邏輯器件.1位二進(jìn)制信息, 是一種具有記憶功觸發(fā)器可能的邏輯器件; 集成觸發(fā)器種類多, 分類方法各不相同, 就其結(jié)構(gòu)而言, 都是由邏輯門加上適當(dāng)反饋線耦合而成.按“態(tài)”分為:雙穩(wěn)態(tài)/單穩(wěn)態(tài)/無穩(wěn)態(tài)觸發(fā)器(多諧振蕩器)第6章 時(shí)序邏輯電路6. 16.1雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器有兩個(gè)重要的特點(diǎn)：（1）觸發(fā)器有兩個(gè)可能的穩(wěn)定工作狀態(tài)；=1(1), 稱為復(fù)位狀態(tài)(0態(tài));= 0, 稱為置位狀態(tài)(1態(tài));(2)（2）觸發(fā)器具有記憶功能。6.1.1基本RS 觸發(fā)器1SD1. 電路組成及工作原理Q(1) 設(shè)SD = 1，RD = 0Qn =1，Q¯n = 0 Qn+1 = 0，Q&#

3、175;n+1 =1 RD則Q¯0101&0&第6章時(shí)序邏輯電路6. 10SD1SD& 01 &QQ10&&Q¯Q¯11RDRD(2)SD = 0,Qn = 0,RD = 1Q¯n =1設(shè)(3) 設(shè)則SD = RD = 1Qn+1 = QnQn+1 = 1，Q¯n+1 = 0則0110第6章時(shí)序邏輯電路6. 1(4) SD = RD = 00SD禁用&Q1SD和RD負(fù)脈沖同時(shí)，觸發(fā)器的輸出狀態(tài)不確定。不狀態(tài)轉(zhuǎn)換真值表&1Q¯0RD邏輯功能表nSDRDQn+11001110

4、001Qn不定, 禁用SDRD QnQn+11011000100111101110000010001110Q 1禁用禁用第6章 時(shí)序邏輯電路6. 12. 電路邏輯符號(hào)3. 邏輯功能表SQQ¯DRD第一種畫法RD 稱為直接置0端，或復(fù)位端(Reset)SD 稱為直接置1端， 或置位端(Set)第二種畫法SDQRDQ¯SDRDQn+11001110001Qn不定, 禁用第6章 時(shí)序邏輯電路6.時(shí)序圖(設(shè)初態(tài)為0)虛線或陰影表示觸發(fā)器處于不定狀態(tài).001011置0置1置1基本RS觸發(fā)器時(shí)序圖不定111011 第6章 時(shí)序邏輯電路6.4.2.2 同步RS觸發(fā)器1): R基S本觸R發(fā)

5、S器觸-發(fā)觸器發(fā)+方輸式入:電信路號(hào);(邏CP輯到電達(dá)平時(shí)),直R接-S觸起作 用發(fā).; 實(shí)際系統(tǒng)中, 有時(shí)要求觸發(fā)器按統(tǒng)一節(jié)拍進(jìn)行狀態(tài)更新電路結(jié)構(gòu)和邏輯符號(hào)基本RS觸發(fā)器同步(時(shí)鐘)觸發(fā)器:受時(shí)鐘脈沖CP的觸發(fā)器; 觸發(fā)器狀時(shí)鐘態(tài)脈改沖變與CP同步. S&&CP (Clock Pulse):時(shí)序電路工作節(jié)奏的脈沖信號(hào);特點(diǎn): 觸發(fā)器狀態(tài)&更R新受C&P輸入; 觸發(fā)器更新為何種狀態(tài)與觸發(fā)信號(hào)及現(xiàn)態(tài)有關(guān).第6章時(shí)序邏輯電路6. 11. 電路組成CP：時(shí)鐘脈沖未到，即CP=0時(shí)，C、D門被，無論S、R&A&B端加什么信號(hào)它們 輸出全是1, 觸發(fā)器保持

6、原來狀態(tài)不變。觸發(fā)方式: 電位觸發(fā)SDRDCD在CP=1時(shí),R、S的變化才能SRCP引起觸發(fā)器翻轉(zhuǎn)。正電位觸發(fā)。時(shí)鐘脈沖&&第6章時(shí)序邏輯電路6. 12. 觸發(fā)器的工作原理符號(hào)ACS 01 QCPB 10 QRRD(1) S = R = 0,Qn+1 = QnQn+1 = 0(2) S = 1, R = 0,(4) S = R = 1Qn+1 = 1禁用(3)S = 0, R = 1,& 10 1S RD QCP R SQD1 01 SD&&D& 01 第6章時(shí)序邏輯電路6. 1（當(dāng)CP = 1時(shí)）狀態(tài)轉(zhuǎn)換真值表&A&BSDRDC

7、&D&SRCPSD、RD不受CP, 直接將觸發(fā)器異步置1 或置 0。SD置1、RD 置0，低電平有效。SRQnQn+100000110010101001111011101Qn111000禁用禁用第6章時(shí)序邏輯電路6. 1同步RS觸發(fā)器符號(hào)簡化功能表國際通用邏輯符號(hào)Qn+1 = S+ RQnSR = 0 約束條件特征方程SDSQCP RQRDSRQn+100011011Qn 01第6章 時(shí)序邏輯電路6. 1例：初態(tài)Q = 0，畫出在CP作用下Q端的波形。12345邏輯功能表CPSRQQ¯觸發(fā)器狀態(tài)最終地仍由輸入信號(hào)決定,但是觸發(fā)器狀態(tài)的翻轉(zhuǎn)時(shí)間則由時(shí)鐘脈沖CP決定禁用禁

8、用不定SRQn+100011011Qn 01禁用第6章 時(shí)序邏輯電路6.基本RS與同步RS觸發(fā)器區(qū)別*同步RS觸發(fā)器波形基本RS觸發(fā)器波形第6章 時(shí)序邏輯電路6.同步觸發(fā)器的空翻CP過寬時(shí), 同步觸發(fā)器在一個(gè)CP脈沖作用中, 出現(xiàn)兩次或兩次以上翻轉(zhuǎn)的現(xiàn)象稱為空翻. 降低電路能力, 有時(shí)會(huì)引起電路的誤動(dòng)作.同步RS觸發(fā)器的空翻現(xiàn)象第6章 時(shí)序邏輯電路6.CP電位觸發(fā)存在的問題:能力差0S0R0Q0tt在同一CP作用下,觸發(fā)器多次翻轉(zhuǎn),產(chǎn)生邏輯錯(cuò)誤t維持阻塞觸發(fā)器t主從結(jié)構(gòu)觸發(fā)器干擾第6章 時(shí)序邏輯電路6. 16.1.3JK觸發(fā)器(邊沿型)基本RS 觸發(fā)器QQQQG1G3G2 G411G5G6&a

9、mp;&G7G8&&CPSD JCP KRDKJ門第6章時(shí)序邏輯電路6.19JKQnQn+100000101010101001010011111110110第6章時(shí)序邏輯電路6. 1JK觸發(fā)器功能表JK00011110Qn01特征方程Qn+1 = JQn + KQn00111001JKQn+100011011Qn 01Qn第6章 時(shí)序邏輯電路6. 1例1：已知：J、K的輸入波形，畫出JK觸發(fā)器的工作波形（設(shè)觸發(fā)器初態(tài)為0）CPJKQ置1置0保持翻轉(zhuǎn)翻轉(zhuǎn)第6章時(shí)序邏輯電路6. 1例2：畫輸出波形設(shè)初始狀態(tài)：Q = 01234J1QCPSD> CCPRDRD KQSD

10、Q觸發(fā)方式: 負(fù)邊沿觸發(fā)當(dāng) J = K = 1 時(shí)，Qn+1 = Qn 而輸入RD和 SD 優(yōu)先于J、K ，RD 和 SD 的作用與 CP 無關(guān)。第6章 時(shí)序邏輯電路6. 16.1.4D 觸發(fā)器結(jié)構(gòu)形式：維持阻塞型D觸發(fā)器功能表RDQD>C Q置 0SDQn+1跟隨D符號(hào)置 1觸發(fā)方式：邊沿觸發(fā)型，且上升沿有效。DQnQn+100011011000111第6章 時(shí)序邏輯電路6. 16.1.4D 觸發(fā)器結(jié)構(gòu)形式：維持阻塞型D觸發(fā)器功能表簡化功能表置 0Qn+1跟隨Dn置 1Qn+1 = Dn特征方程DQn+10101DQnQn+100011011000111第6章 時(shí)序邏輯電路6. 1例3

11、：已知維持阻塞型D觸發(fā)器CP和D端的波形， 試畫出輸出端Q的波形。設(shè)初始狀態(tài)：Q = 0簡化功能表CPDQDQn+10101第6章 時(shí)序邏輯電路6.能力強(qiáng)上升沿下降沿觸發(fā)器只在時(shí)鐘脈沖CP發(fā)生跳變時(shí)才邊沿觸發(fā)的特點(diǎn)能發(fā)生翻轉(zhuǎn),而且觸發(fā)器的次態(tài)僅僅取決于跳變前瞬間輸入端的信號(hào)。而在此前、此后輸入端的信號(hào)變化對(duì)觸發(fā)器的次態(tài)均產(chǎn)生影響CPt0D0Q0邊沿觸發(fā)方式特點(diǎn)舉例t26t觸發(fā)方式邊沿觸發(fā)時(shí)鐘脈沖第6章時(shí)序邏輯電路6. 16.1.6集成觸發(fā)器及其功能轉(zhuǎn)換1. 集成觸發(fā)器大多數(shù)為JK觸發(fā)器和D 觸發(fā)器。其中一類為TTL集成觸發(fā)器，另一類為CMOS 集成觸發(fā)器。使用中，TTL電路的電源為5V，而CM

12、OS為318V，但功耗極低，帶負(fù)載能力很強(qiáng)。能力和第6章 時(shí)序邏輯電路6. 1集成JK觸發(fā)器和D觸發(fā)器的引腳圖1RD2CP2J 2QUCC2SDUCC2RD 2D 2CP2SD 2Q 2Q2RD2K1CP 1K1J1SD1Q1Q 2Q地負(fù)邊(下降) 沿觸發(fā)1Q 1Q 地1RD 1D1CP 1SD正邊(上升) 沿觸發(fā)87474123456716 1574112123456 78第6章 時(shí)序邏輯電路6. 11. 觸發(fā)器的輸出狀態(tài)Qn+1: 不僅取決于該時(shí)刻輸入端的狀態(tài), 還取決于輸出的原狀態(tài)Qn。2. 在CP的上升 (下降) 沿過后,Qn+1 進(jìn)行改變。觸發(fā)器的輸出狀態(tài)即：CP 決定Qn+1 翻轉(zhuǎn)

13、的時(shí)刻；輸入端和Qn 的狀態(tài)決定Qn+1 翻轉(zhuǎn)的狀態(tài)。功能表或特征方程3. 要求：重點(diǎn)掌握J(rèn)K觸發(fā)器D觸發(fā)器的第6章 時(shí)序邏輯電路6. 1例1 觸發(fā)器的應(yīng)用 節(jié)拍脈沖發(fā)生器123456YY2Y3YCPQ1 Q2 Y0Y1 Y10&&&&2 C1 CDD3Y2CPD1 =Q2D2 =Q1Y3 = Q1Q2Y2 = Q1Q2Y0= Q1Q2Y1= Q1Q2設(shè)初始狀態(tài)：Q1Q2 = 10第6章 時(shí)序邏輯電路6. 1例2：四人搶答器電路CLR端加入清零脈沖后Q1= Q2= Q3= Q4=0， Q1= Q2= Q3= Q4=1，與非門2輸出為1， 時(shí)鐘脈沖加到四個(gè)D觸發(fā)器

14、的CP端，SB未按下，D觸發(fā)器的零狀態(tài)不變。按下 SB1 SB4 中任一個(gè)按鈕, 對(duì)應(yīng)觸發(fā)器的D端為高電平。+5VQ1DCP1DQ1RDQ2 12D CPRDQ20DSB3Q3DCPRDQD 3Q44D CPRDDQ4311&&CP02CLR01101SBSBSB第6章 時(shí)序邏輯電路6.& Z 練Q1Q0D1D0CPC1C0D0 = Q0F1信號(hào)的邏輯函數(shù)式F各位觸發(fā)器D1 = Q1C0=CP ­（上升沿觸發(fā)）C1=Q0 ­ ，Z = QnQn10CP Q0Q1123456Z 第6章 時(shí)序邏輯電路6.練習(xí)2邏輯電路圖及A，B，K和CP脈沖的波形如圖，

15、 試畫出J和Q的波形（設(shè)Q的初始狀態(tài)為“0”）。SD JCKRDAQ1CPBQCABKJQ第6章時(shí)序邏輯電路6. 26.2寄存器6.2.1數(shù)碼寄存器Q3Q2Q1Q0CPCPCPCPRDRDRDRDDDDD清零CPd3d2d1d0第6章 時(shí)序邏輯電路6. 26.2.2移位寄存器1. 單向移位寄存器并行Q1輸出Q0Q2Q3清零RD RDRDRD串行輸入 D串行輸出DCDCDCDC0移位脈沖FFFF0123CPCPD0 Q0 Q1Q2Q3CP0D0111Q0 1Q110Q2Q3第6章 時(shí)序邏輯電路6.移位工作原理的說明輸入數(shù)碼1應(yīng)在第一個(gè)CP上升沿到來之前加入D0端,然后在CP上升沿作用下,觸發(fā)器F

16、0被置1, Q0=1。由于觸發(fā)器的狀態(tài)更新需要一定的傳輸延遲時(shí)間tp，所以觸發(fā)器F0被置1是在CP上升沿之后,因此，觸發(fā)器F1只能按照Q0的原狀態(tài)來決定其次態(tài)，即Q1仍為0 狀態(tài)不變CPDoQoQ1傳輸延遲時(shí)間tp36并行輸出第6章 時(shí)序邏輯電路6.Q0Q1Q2Q3清零RDRDRDRD串行輸出串行輸入C1C1C1C1D01D1D1D1DF0F1F2F35CP1234移位脈沖CP0111輸入 D011Q0Q1Q2 Q301清零時(shí)序波形圖54123第6章時(shí)序邏輯電路6.CP輸入 D0011111Q0Q10Q21 Q3QQQ2Q301清零初態(tài)1101第1個(gè)CP作用后第2個(gè)CP作用后第3個(gè)CP作用后第

17、4個(gè)CP作用后11011010010010000000第6章 時(shí)序邏輯電路6. 22. 中規(guī)模雙向移位寄存器DSR：右移串行輸入端DSL：左移串行輸入端D3 D0：并行輸入端Q3 Q0：數(shù)據(jù)輸出端CP：時(shí)鐘脈沖輸入端上升沿觸發(fā)Cr：清零端，低電平有效端：（1） S1 S0= 00，CP上升沿到后，輸出不變。（2） S1 S0= 01，CP上升沿到后，右移。（3） S1 S0= 10，CP上升沿到后，左移。（4） S1 S0= 11，CP上升沿到后，并行輸入。第6章 時(shí)序邏輯電路6. 3多功能移位寄存器 74194 功能表功能輸入輸出清零信號(hào)串行輸入時(shí)鐘并行輸入Q0 Q1 Q2Q3CrS1S0D

18、SR DSLCPD0 D1 D2 D3清零0fffffffff0000保持1ffff0ffffnn13送數(shù)111ff­d0 d1d2 d3d0 d1d2d3右移101df­ff ffd Qnn02左移110fd­ff ffQnn d13保持100fffff ffnn13第6章 時(shí)序邏輯電路6. 2例: 使八個(gè)燈從左至右依次變亮, 再從左至右依次熄滅, 應(yīng)如何連線?右移 8 個(gè) 1，再右移 8 個(gè) 0移位脈沖.+5V.+5V11UCC Q0Q1Q3Q2S1UCC Q0Q1Q3S0Q2S1CPS0CP7419474194D2D3DSLGNDCrDSR D0D3DSLG

19、NDCrDSR D0D1D1D2+5V1SB 清零第6章 時(shí)序邏輯電路6. 2例2：分析彩燈閃爍的規(guī)律。（2） S1 S0= 01，右移（4） S1 S0= 11，并行輸入設(shè)初態(tài)Q0Q1Q2Q3= 0000+5V&1狀態(tài)表S0ND81CPQ0 Q1 Q2 Q3012345000010001100111011110000第6章 時(shí)序邏輯電路6. 3習(xí)題6.15 (b)：分析74194設(shè)初態(tài) Q0Q1Q2Q3 = 0000的電路的功能。狀態(tài)表解：S1 S0 = 10，左移取反1Q2Q0Q1Q3DSLCCr74194CPS1S01功能：扭環(huán)型左移位寄存器CPQ0 Q1 Q2 Q3012567

20、8000000010011110110010000000第6章 時(shí)序邏輯電路6. 36.3計(jì)數(shù)器計(jì)數(shù)器能對(duì)進(jìn)入計(jì)數(shù)器的脈沖數(shù)進(jìn)行累計(jì)，不僅可作計(jì)數(shù)器，還能作分頻器。按計(jì)數(shù)進(jìn)制模數(shù)不同有二進(jìn)制、十進(jìn)制和N (任意) 進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)器是遞增還是遞減， 可分為加法、減法和可逆計(jì)數(shù)器；按計(jì)數(shù)脈沖引入方式和觸發(fā)器翻轉(zhuǎn)時(shí)刻的不同，由分為同步和異步計(jì)數(shù)器。第6章 時(shí)序邏輯電路6. 36.3.2二進(jìn)制計(jì)數(shù)器1.異步二進(jìn)制加法計(jì)數(shù)器Q3Q2Q1Q0C&計(jì)數(shù)輸入QQQQJCKJ CKJC KRJ C KCP清零QQQQRRRDDDD12345678910111213141516CPQ0 Q1 Q2Q3

21、C 第6章時(shí)序邏輯電路6. 3四位二進(jìn)制加法計(jì)數(shù)器狀態(tài)表一個(gè)觸發(fā)器有兩個(gè)穩(wěn)態(tài)，N個(gè)觸發(fā)器共有2N個(gè)穩(wěn)態(tài)，若計(jì)數(shù)器有N個(gè)觸發(fā)器， 稱該計(jì)數(shù)器為模數(shù)2N計(jì)數(shù)器，計(jì)數(shù)容量是（2N 1）。CPQ3Q2Q1Q001210111600000001001010101110000第6章 時(shí)序邏輯電路6. 2. 同步二進(jìn)制加法計(jì)數(shù)器如果計(jì)數(shù)器由四個(gè)主從型JK 觸發(fā)器組成，由二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表可得出各位觸發(fā)器 J、K 端的邏輯關(guān)系式：計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1 Q0910111201010111100110111101111910111200計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1 Q001234

22、5678000000010010001101000101011001111000012345678 第6章(1)時(shí)第序邏一輯位電觸路發(fā)器F ，每來一個(gè)時(shí)鐘脈沖就翻轉(zhuǎn)一次，6.0故J0=K0=1 ；(2) 第二位觸發(fā)器F1 ，在Q0=1時(shí)再來一個(gè)時(shí)鐘脈沖才翻轉(zhuǎn)，故J1=K1= Q0 ；計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1 Q0910111201010111100110111101111910111200計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1 Q0012345678000000010010001101000101011001111000012345678 第6章(3時(shí))序第邏三輯位電路觸發(fā)器F6

23、.，在Q = Q= 1時(shí)再來一個(gè)時(shí)鐘脈沖才210翻轉(zhuǎn)，故J2=K2= Q1 Q0 ；(4) 第四位觸發(fā)器F3 ，在Q2 = Q1= Q0 = 1時(shí)再來一個(gè)時(shí)鐘脈沖才翻轉(zhuǎn)，故J3=K3= Q2 Q1 Q0 。計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1 Q0910111201010111100110111101111910111200計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1 Q00123456780000000 10010001101000101011001111000012345678第6章時(shí)序邏輯電路6. 32. 同步二進(jìn)制加法計(jì)數(shù)器計(jì)數(shù)脈沖同時(shí)加到觸發(fā)器的時(shí)鐘端C&Q3Q0Q1Q21JCK

24、QJCKQ & J& JQQCQQCQQ& KF0& KFF21F3CPC =J0 = K0= 1J2 = K2 = Q1 Q0J1 = K1 = Q020J 3 = K3 = Q2 Q1 Q0第6章 時(shí)序邏輯電路6.6.3.3十進(jìn)制加法計(jì)數(shù)器十進(jìn)制數(shù)計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)QQQQ(2) 第二位觸發(fā)器F1 ，在Q0=1時(shí)再來一個(gè)時(shí)鐘脈沖才翻轉(zhuǎn)， 但在Q3=1時(shí)不能翻轉(zhuǎn)，故 J1= Q0 Q3 ；K1= Q03210012345678910000000001100000111100000110011000010101010100123456789進(jìn)位(3) 第三位觸發(fā)

25、器F2 ，在Q1= Q0= 1時(shí)再來一個(gè)時(shí)鐘脈沖才翻轉(zhuǎn)， 故J2=K2= Q1 Q0 ；(4) 第四位觸發(fā)器F3 ，在Q2 = Q1= Q0 = 1時(shí)再來一個(gè)時(shí)鐘脈沖才翻轉(zhuǎn)，且第十個(gè)脈沖時(shí)由1翻轉(zhuǎn)到0，故J3= Q2 Q1 Q0 。K3= Q0。第6章時(shí)序邏輯電路6. 36.3.3十進(jìn)制加法計(jì)數(shù)器Q0Q1Q2Q31J&J&QQJQ&&JCK QC& KQQC& KQC& KQF0F1CFCPF32進(jìn)位信號(hào)驅(qū)動(dòng)方程：J0 = K0 = 1J2 = K2 = Q0n Q1nJ1 = Q0n Q3nK1 = Q0nK3 = Q0nJ3 = Q2

26、n Q1n Q0n輸出方程：C = Q0n Q3n第6章 時(shí)序邏輯電路6. 3十進(jìn)制加法計(jì)數(shù)器波形圖CP123456789100101010101Q0 Q1 Q2 Q3C001100110000001111000000000011驅(qū)動(dòng)方程： J0= K0= 1J2 = K2 = Q0n Q1nJ1= Q0nJ3 = Q2n Q3nK1 = Q0n Q1n Q0nK3= Q0n輸出方程：C = Q0n Q3n第6章時(shí)序邏輯電路6. 36.3.4 中規(guī)模集成計(jì)數(shù)器6.3.4.1 十進(jìn)制加法計(jì)數(shù)器741601. 計(jì)數(shù)器74160的引腳和功能UCC QCC QA QBQC QDS2LD引腳圖Cr CP

27、ABCDS1GND16157416012345678第6章 時(shí)序邏輯電路6. 3十進(jìn)制加法計(jì)數(shù)器 74160 功能表功能輸入輸 出CPCrLDS1S2A B C DQA QB QC QD清零f0ffff f f f0000置數(shù)­10ffabcdabcd保持f1101f f f fQA QB QC QD保持f11f0f f f f保持(QCC = 0)計(jì)數(shù)­1111f f f f計(jì) 數(shù)第6章 時(shí)序邏輯電路6.8421碼十進(jìn)制加法計(jì)數(shù)器狀態(tài)表1. 十進(jìn)制加法計(jì)數(shù)器連線圖Cr = LD = 1、S1 = S2 = 1在CP上升沿()作用下,按照8421BCD碼完成十進(jìn)制計(jì)數(shù)。進(jìn)位

28、信號(hào) QCC= S2 ·QDQA = 1（QDQCQBQA=1001）CPQQQQDCBA0123000000000011010進(jìn)位信號(hào)QQCQB1QAQCC670011110DS174LS160S2 CPDCBALDCr計(jì)數(shù)輸入10“1”第6章時(shí)序邏輯電路6.十進(jìn)制計(jì)數(shù)器時(shí)序波形圖CP 110 23456789QA QB QCQDQCC第6章時(shí)序邏輯電路6.十位個(gè)位QDQBQAQD S2QCQCC LDQC QBQAQCC LD1S274LS16074LS160S1S1BCrCrCP D CACP D CB A計(jì)數(shù)輸入11二位十進(jìn)制加法計(jì)數(shù)器100進(jìn)制加法計(jì)數(shù)器第6章時(shí)序邏輯電路6. 32. 用集成計(jì)數(shù)器設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器ö 反饋歸零法利用模數(shù)較大的計(jì)數(shù)器模數(shù)較小的計(jì)數(shù)器，即利用某個(gè)計(jì)數(shù)狀態(tài)對(duì)應(yīng)的輸出進(jìn)行反饋，清零端，強(qiáng)迫計(jì)數(shù)器停止當(dāng)前的計(jì)數(shù)過程，并從000