微機(jī)原理課件第3講

1、第二章 8086微處理器2.1 8086微處理器的結(jié)構(gòu)微處理器的結(jié)構(gòu)2.2 8086引腳和工作模式引腳和工作模式2.3 8086的操作時(shí)序的操作時(shí)序2.4 8086存儲(chǔ)器和存儲(chǔ)器和I/O組織組織幾個(gè)概念機(jī)器周期：時(shí)鐘周期（T狀態(tài)）總線周期：執(zhí)行一個(gè)總線操作所需要的時(shí)間稱為 總線周期。對(duì)內(nèi)存或?qū)/O接口的一次 操作都涉及到總線周期，一個(gè)基本的 讀周期包含4個(gè)機(jī)器周期。指令周期：一條指令執(zhí)行所需要的時(shí)間。2.3 8086的操作與時(shí)序機(jī)器周期8086主頻為5MHZ頻率f：1秒內(nèi)的脈沖個(gè)數(shù) 5MHZ周期T ：1/f 200nsTCLK機(jī)器周期 相鄰兩個(gè)脈沖之間的時(shí)間間隔，稱為一個(gè)時(shí)鐘周期，又稱T狀態(tài)

2、（T周期）。TCLK每個(gè)T狀態(tài)包括：下降沿、低電平、上升沿、高電平按照數(shù)據(jù)的傳送方向來(lái)分:“讀”總線周期 “寫”總線周期總線周期T1CLKT2T3T4總線周期總線周期空閑狀態(tài) (idle state)等待狀態(tài) (wait state)總線周期T1T2T3T4總線周期總線周期TiTiTiTi空閑狀態(tài)空閑狀態(tài)T1T2T3T4總線周期總線周期T1T2T3TwTwT4T1CLKREADY 由于指令功能復(fù)雜程度不同，因此每條指令執(zhí)行由于指令功能復(fù)雜程度不同，因此每條指令執(zhí)行所需要的時(shí)間也不同。所需要的時(shí)間也不同。 執(zhí)行一條指令的時(shí)間執(zhí)行一條指令的時(shí)間: 是取指令、執(zhí)行指令、取是取指令、執(zhí)行指令、取操作數(shù)

3、、存放結(jié)果所需時(shí)間的總和操作數(shù)、存放結(jié)果所需時(shí)間的總和(用所需的時(shí)鐘周用所需的時(shí)鐘周期數(shù)表示期數(shù)表示)。指令周期指令周期舉例(1)格式格式例子例子微處理器微處理器時(shí)鐘周期數(shù)時(shí)鐘周期數(shù)ADD reg，reg兩個(gè)寄存器相加ADD AX,BX80863ADD EAX,EBX802862ADD CX,SI803862804861ADD ESI,EDIPentium-1或或3格式格式例子例子微處理器微處理器時(shí)鐘周期數(shù)時(shí)鐘周期數(shù)CALL調(diào)用子程序CALL FOR_FUN808619CALL ET802867CALL WAITING803863804863CALL SOMEONE Pentium-1指令周期

4、舉例(2)格式格式例子例子微處理器微處理器時(shí)鐘周期數(shù)時(shí)鐘周期數(shù)CMP REG,IMM比較寄存器與立即數(shù)大小CMP CX,380864CMP DL,34H802863CMP EDX,1345H803862804861CMP CX,1834HPentium-1或或2格式格式例子例子微處理器微處理器時(shí)鐘周期數(shù)時(shí)鐘周期數(shù)IDIV REG帶符號(hào)的整數(shù)除法IDIV BL8086184IDIV ECX8028625IDIV DH80386438048643IDIV CXPentium-2246指令周期舉例(3)格式格式例子例子微處理器微處理器時(shí)鐘周期數(shù)時(shí)鐘周期數(shù)IMUL REG有符號(hào)乘法IMUL BL808

5、6154IMUL ECX8028621IMUL DH80386388048642IMUL ALPentium-1011格式格式微處理器微處理器時(shí)鐘周期數(shù)時(shí)鐘周期數(shù)JMP無(wú)條件轉(zhuǎn)移808615802867803867804863Pentium-18086存儲(chǔ)器結(jié)構(gòu) 8086系統(tǒng)中的存儲(chǔ)器是一個(gè)最多1M個(gè)字節(jié)序列，即可尋址的存儲(chǔ)空間為1M字節(jié)，系統(tǒng)為每個(gè)字節(jié)分配一個(gè)20位的物理地址(對(duì)應(yīng)16進(jìn)制的地址范圍從00000HFFFFFH)。 每個(gè)存儲(chǔ)單元的地址是唯一的。 00000H00001H0000FHFFFFFH2.4 8086系統(tǒng)的存儲(chǔ)器組織幾個(gè)術(shù)語(yǔ) 位（bit） 指計(jì)算機(jī)能表示的最基本最小的單

6、位字節(jié)（byte） 相鄰的8位二進(jìn)制數(shù)稱為一個(gè)字節(jié)1 Byte = 8 bit字 字是CPU內(nèi)部進(jìn)行數(shù)據(jù)處理的基本單位。字長(zhǎng) 字長(zhǎng)是每一個(gè)字所包含的二進(jìn)制位數(shù)。常與CPU內(nèi)部的寄存器、運(yùn)算裝置、總線寬度一致。 8086系統(tǒng)中，存儲(chǔ)器是系統(tǒng)中，存儲(chǔ)器是分體結(jié)構(gòu)分體結(jié)構(gòu)，1M字節(jié)的存字節(jié)的存儲(chǔ)空間分成兩個(gè)儲(chǔ)空間分成兩個(gè)512K字節(jié)的存儲(chǔ)體。字節(jié)的存儲(chǔ)體。 奇奇地址存儲(chǔ)體，地址存儲(chǔ)體，偶偶地址存儲(chǔ)體地址存儲(chǔ)體8086存儲(chǔ)器的分體結(jié)構(gòu)00001H00000H00003H00002H00005H00004H512K8位位奇地址存儲(chǔ)體奇地址存儲(chǔ)體（A0=1）512K8位位偶地址存儲(chǔ)體偶地址存儲(chǔ)體（A0=0

7、）FFFFFH=220-1FFFFEH=220-2存儲(chǔ)體與總線的連接D7D0 數(shù)據(jù)總線數(shù)據(jù)總線D15D8 數(shù)據(jù)總線數(shù)據(jù)總線D7D0奇地址存儲(chǔ)體奇地址存儲(chǔ)體SEL A19A0D7D0偶地址存儲(chǔ)體偶地址存儲(chǔ)體SEL A19A0A19A1 地址總線地址總線BHEA0BHE與A0編碼含義BHEA0操作操作總線使用情況總線使用情況00從偶地址開始讀/寫一個(gè)字AD15 AD001從奇地址單元讀/寫一個(gè)字節(jié)AD15 AD810從偶地址單元讀/寫一個(gè)字節(jié)AD7 AD011無(wú)效0 11 0從奇地址開始讀/寫一個(gè)字（在第一個(gè)總線周期，將低8位數(shù)字送AD15AD8，在第二個(gè)總線周期，將高8位數(shù)字送到AD7AD0）A

8、D15 AD8AD7 AD0分體結(jié)構(gòu)的概念 字節(jié)存儲(chǔ)：一個(gè)字節(jié)存放一個(gè)單元。 如單元00100H中中的內(nèi)容為34H，表示為 (00100H)34H。 字存儲(chǔ)：一個(gè)字存于相鄰兩個(gè)單元。低位字節(jié)在低地址，高位字節(jié)在高地址，字單元的地址以低位地址表示。如：如：(00100H)1234H，(00103H)AE03H 一個(gè)字可以從偶地址開始存放，也可以從奇地址開始存放。000FF34001001200101001020300103AE001040010500106分體結(jié)構(gòu)的讀寫操作 8086CPU訪問存儲(chǔ)器時(shí)，以字為單位進(jìn)行，并從偶地址開始。001020300103AE001040010500106從偶

9、地址讀一個(gè)字節(jié)AE001020300103AE001040010500106從奇地址讀一個(gè)字節(jié)03分體結(jié)構(gòu)的讀寫操作字單元地址從奇還是從偶開始，決定了訪問存儲(chǔ)期次數(shù)0100102030010308001042A0010500106字單元地址從偶地址開始，僅需訪問存儲(chǔ)器一次。01030100102030010308001042A0010500106字單元地址從奇地址開始，需訪問存儲(chǔ)器兩次。0308存儲(chǔ)器分段的原因8086存儲(chǔ)器如何分段段基地址與段寄存器的關(guān)系 偏移地址的產(chǎn)生邏輯地址、物理地址含義存儲(chǔ)器的分段管理存儲(chǔ)器的分段管理分段管理的原因分段管理的原因 8086系統(tǒng)的存儲(chǔ)空間系統(tǒng)的存儲(chǔ)空間1M

10、字節(jié)字節(jié)(即即220，要，要20位物理地位物理地址址)，CPU內(nèi)部寄存器只有內(nèi)部寄存器只有16位（只能尋址位（只能尋址64K字節(jié)）。字節(jié)）。整個(gè)存儲(chǔ)中間分成許多邏輯整個(gè)存儲(chǔ)中間分成許多邏輯段段。 0段段64K00000H0FFFFH1段段64K10000H1FFFFH15段段64KF0000HFFFFFH 段基地址和偏移地址組成了邏輯地址 格式為：段基地址:偏移地址 物理地址物理地址=段基地址段基地址16+偏移地址偏移地址物理地址的形成等價(jià)于16進(jìn)制左移一位，后補(bǔ)零【例如】將(2A45)16乘以16，可以表示為。02A45等價(jià)于其后直接添加個(gè)零存儲(chǔ)器的分段管理8086有有4個(gè)段寄存器個(gè)段寄存器

11、CS (Code Segment) 取指令時(shí)，取指令時(shí)，A=CS*16+IPDS (Data Segment) 取數(shù)據(jù)時(shí)，取數(shù)據(jù)時(shí)，A=DS*16+DI (SI)，(BX)SS (Stack Segment) 堆棧操作時(shí)，堆棧操作時(shí)，A=SS*16+SP(BP)ES (Extra Segment) 取數(shù)據(jù)時(shí)，取數(shù)據(jù)時(shí)，A=ES*16+DI 所有段寄存器在指令總都是隱含給出的。物理地址的形成物理地址物理地址=段基地址段基地址16+偏移地址偏移地址形如 CS:IP，物理地址的形成過程如下所示：CSIP0+物理地址【例如】CS:IP=2A45H:9039H代表的物理地址為 2A450H+9039H=

12、33489H。分段的意義8086分段的優(yōu)點(diǎn) 解決了16位地址寄存器對(duì)20位物理地址的尋址問題 實(shí)現(xiàn)了程序代碼的浮動(dòng)裝配堆棧段的使用 堆棧是在存儲(chǔ)器中開辟一個(gè)區(qū)域，用來(lái)存放需要暫時(shí)保存的數(shù)據(jù)，其工作方式是“先進(jìn)后出”或“后進(jìn)先出”的方式。 8086系統(tǒng)中的堆棧段基址由堆棧寄存器SS指定，棧頂由堆棧指針SP指定，堆棧地址由高向低增長(zhǎng)，棧底設(shè)在存儲(chǔ)器的高地址區(qū)。數(shù)據(jù)或指令數(shù)據(jù)或指令數(shù)據(jù)或指令數(shù)據(jù)或指令堆棧簡(jiǎn)介棧底棧底SPpushpop特點(diǎn)：先進(jìn)后出，后進(jìn)先出特點(diǎn)：先進(jìn)后出，后進(jìn)先出SPXX-2X-4設(shè)數(shù)據(jù)進(jìn)棧方向?yàn)閺母叩刂废虻偷刂钒l(fā)展，當(dāng)向堆棧壓入數(shù)據(jù)時(shí)，SP的內(nèi)容先自動(dòng)遞減而指向一個(gè)新的空棧頂單元

13、，再把數(shù)據(jù)寫入此棧頂單元； PUSH ： (SP)-2SP (SI)(SP) 當(dāng)數(shù)據(jù)彈出堆棧時(shí)，立即讀出SP所指向的棧頂單元內(nèi)容，再把SP內(nèi)容自動(dòng)遞增而指向新的棧頂位置。即 POP ： (SP)(DI) (SP)+2SP堆棧簡(jiǎn)介堆棧的意義和注意事項(xiàng)堆棧的主要用途 中斷、子程序調(diào)用，數(shù)據(jù)暫時(shí)保存。【注意】 先進(jìn)入的內(nèi)容要后彈出，PUSH和POP指令要成對(duì)。8086的系統(tǒng)配置.系統(tǒng)配置方式：最小模式（ CPU的引腳MNMX端接高電平+5V）最大模式（ CPU的引腳MNMX端接高電平低電平）.系統(tǒng)配置特點(diǎn)：最小模式為單機(jī)系統(tǒng)，控制信號(hào)由CPU提供；最大模式為多處理器/協(xié)處理器系統(tǒng)，控制信號(hào)由總線控制器8288提供。（常用的處理器有數(shù)值運(yùn)算協(xié)處理器8087，輸入/輸出處理器8089）.CPU的2431引腳意義不同8086系統(tǒng)配置最