集成電路工藝制程1_第1頁
集成電路工藝制程1_第2頁
集成電路工藝制程1_第3頁
集成電路工藝制程1_第4頁
集成電路工藝制程1_第5頁
已閱讀5頁,還剩26頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、WWW.2IC.CN集成電路工藝制程介紹集成電路工藝制程介紹WWW.2IC.CNTable of Content 集成電路生產(chǎn)的集成電路生產(chǎn)的3 3個(gè)階段個(gè)階段 機(jī)械性質(zhì)機(jī)械性質(zhì) 退火(退火(AnnealingAnnealing) 雙極型晶體管(雙極型晶體管(Bipolar Junction Transistor-BJTBipolar Junction Transistor-BJT) 短溝道效應(yīng)短溝道效應(yīng)集成的結(jié)果集成的結(jié)果 熱電子效應(yīng)(熱電子效應(yīng)(Hot Electron EffectHot Electron Effect) LDD(Lightly Doped Drain)LDD(Light

2、ly Doped Drain)輕摻雜漏極輕摻雜漏極 IH時(shí),產(chǎn)生時(shí),產(chǎn)生Latch-up,CMOS電路的功能將暫時(shí)或永久性喪失。電路的功能將暫時(shí)或永久性喪失。* 防止防止Latch-up方法:方法: 1)增大距離;)增大距離; 2)包好襯底;)包好襯底; 或采用或采用Epi substrate, SOL等。等。CMOS的缺點(diǎn)的缺點(diǎn) :Latch-upWWW.2IC.CN沉積理論沉積理論半導(dǎo)體元件的制程半導(dǎo)體元件的制程薄膜的沉積,是一連串涉及吸附原子的吸附、吸附原子在表面的擴(kuò)散及在適當(dāng)?shù)奈恢孟戮劢Y(jié),以漸漸形成薄膜并成長的過程。WWW.2IC.CN物理氣相沉積(物理氣相沉積(Physical Va

3、por Deposition)PVD 蒸蒸 鍍(鍍(Evaporation) 利用被蒸鍍物在高溫(近熔點(diǎn))時(shí),具備飽和蒸汽壓,來沉積薄膜利用被蒸鍍物在高溫(近熔點(diǎn))時(shí),具備飽和蒸汽壓,來沉積薄膜的過程。的過程。 濺濺 鍍(鍍(Sputtering) 利用離子對濺鍍物體電極(利用離子對濺鍍物體電極(Electrode)的轟擊()的轟擊(Bombardment)使)使氣相中具有被鍍物的粒子(如原子),再來沉積薄膜。氣相中具有被鍍物的粒子(如原子),再來沉積薄膜。 化學(xué)氣相沉積(化學(xué)氣相沉積(Chemical Vapor Deposition)CVD 反應(yīng)氣體發(fā)生化學(xué)反應(yīng),并且生成物沉積在晶片表面反

4、應(yīng)氣體發(fā)生化學(xué)反應(yīng),并且生成物沉積在晶片表面薄膜沉積薄膜沉積技術(shù)。技術(shù)。分類及詳述分類及詳述半導(dǎo)體元件的制程半導(dǎo)體元件的制程WWW.2IC.CN鋁合金濺鍍鋁合金濺鍍 鋁合金鋁合金鋁、硅、銅合金。鋁、硅、銅合金。 硅對硅對AL有一定的固態(tài)溶有一定的固態(tài)溶解度(解度(Solid Solubility),),在在400時(shí),硅擴(kuò)散進(jìn)入鋁,時(shí),硅擴(kuò)散進(jìn)入鋁,且鋁也會回填硅因擴(kuò)散所留且鋁也會回填硅因擴(kuò)散所留下的空隙,形成如圖所示的下的空隙,形成如圖所示的尖峰(尖峰(Spike),解決之道),解決之道為主動摻雜為主動摻雜Si,使含量在,使含量在1%。金屬金屬Al與與Si接觸的表面接觸的表面發(fā)生發(fā)生“尖峰尖峰

5、”現(xiàn)象現(xiàn)象物理氣相沉積物理氣相沉積WWW.2IC.CN電致遷移(電致遷移(Electro migration)濺鍍沉積的鋁,經(jīng)適當(dāng)?shù)耐藶R鍍沉積的鋁,經(jīng)適當(dāng)?shù)耐嘶穑ɑ穑ˋnneal)之后,通常以)之后,通常以多晶形式存在,當(dāng)鋁傳導(dǎo)電多晶形式存在,當(dāng)鋁傳導(dǎo)電流時(shí),由于電場的影響,鋁流時(shí),由于電場的影響,鋁原 子 將 沿 著 晶 粒 界 面原 子 將 沿 著 晶 粒 界 面(Grain Boundary)而移動,)而移動,這一現(xiàn)象稱為電致遷移這一現(xiàn)象稱為電致遷移.Al線因電致遷移而產(chǎn)生斷路線因電致遷移而產(chǎn)生斷路物理氣相沉積物理氣相沉積WWW.2IC.CN解決:加入適量解決:加入適量Cu, 0.5%4

6、%為了預(yù)防為了預(yù)防“尖峰尖峰”、“電移電移”,使用含,使用含Si與與Cu的的AL合金做合金做導(dǎo)線。導(dǎo)線。Cu缺點(diǎn):不易形成揮發(fā)物,不易蝕刻。缺點(diǎn):不易形成揮發(fā)物,不易蝕刻。電致遷移(電致遷移(Electro migration)阻障層(阻障層(Barrier Layer)TiN 及及TiW 如圖所示,可避免鋁硅界面的尖峰現(xiàn)象,提升附著能力。 圖:阻障層(打上斜線者)在多重金屬制程及MOS元件上的應(yīng)用 物理氣相沉積物理氣相沉積WWW.2IC.CNSalicide制程制程 金屬鈦(或白金)極易與Si交互擴(kuò)散而形成一種電阻很低的化合物TiSi2,因此,鈦與Si的界面可以形成一個(gè)很好的歐姆接觸。 自行

7、對準(zhǔn)金屬硅化物(自行對準(zhǔn)金屬硅化物(Self-Aligned Silicide)制程)制程如圖:如圖:“自行對自行對準(zhǔn)金屬硅準(zhǔn)金屬硅化物化物”制制程的主要程的主要流程流程 物理氣相沉積物理氣相沉積WWW.2IC.CN化學(xué)氣相沉積化學(xué)氣相沉積主要介電材料:SiO2、Si3N4、PSG及BPSG-熱流。 圖:沉積薄膜在沉積后(a)及(b)經(jīng)過熱流(Flow)后,其外觀上的差異 2. 導(dǎo)體:WSix、TiSi2、Ti、W、Poly(多晶硅) 3. 半導(dǎo)體:Si、epi片 WWW.2IC.CN化學(xué)氣相沉積化學(xué)氣相沉積 Si3N4 最主要的應(yīng)用,是做為SiO2層的蝕刻幕罩(mask),且不易被氧和H2O

8、所滲透的優(yōu)點(diǎn),這層幕罩還可以作為場氧化層(FOX)制作時(shí)防止有源區(qū)(Active Area)受氧化,這就是有名的LOCOS制程。 Poly、WSix 經(jīng)摻雜的多晶硅及硅化鎢所組成的多晶硅化金屬(Polycide)是VLSI中最主要gate導(dǎo)電層。 W鎢插塞(Tungsten Plug),極佳的階梯覆蓋能力。 圖:鎢插塞在多重金屬化制程上的應(yīng)用及其結(jié)構(gòu) WWW.2IC.CN微影(微影(Photolithography)半導(dǎo)體元件的制程半導(dǎo)體元件的制程通常以一個(gè)制程所需要經(jīng)過光罩(mask)數(shù)量來表示這個(gè)制程的難易。 1.曝光(Exposure):把光罩上 的 圖 案 , 完 整 地 傳 遞(Tr

9、ansfer)到晶片表面的光阻上; 2.顯影(Development):像洗相片一樣,光阻所獲得的圖案與光罩上的相同或呈互補(bǔ)(Complementary)。WWW.2IC.CN微影(微影(Photolithography) 微影需備的器材有:光源-光罩-光阻-顯影液(Developer),NaOH、KOH中和。 微影制程:光阻覆蓋(Coating);曝光;顯影。 光阻:主要由樹脂(Resin),感光劑(Sensitizer)及溶劑(Solvent)混合而成負(fù)光阻光阻遇光后產(chǎn)生鏈結(jié)(Cross linking),使結(jié)構(gòu)加強(qiáng)而不溶于顯影液;正光阻光阻遇光后產(chǎn)生解離,形成一種溶于顯影液的結(jié)構(gòu)。 好的

10、光阻應(yīng)具備: 附著性(Adhesion) 抗蝕刻性(Etch Resistance) 解析度(Resolution)WWW.2IC.CN 光罩:6英寸晶片,每片約需4060次左右曝光(依賴chip大?。?微影(微影(Photolithography)WWW.2IC.CN 曝光技術(shù):5倍的mask。顯示兩種微影的曝光技術(shù):(a)接觸式(b)投影式(c)為以10倍的光罩進(jìn)行重復(fù)且步進(jìn)的投影式曝光的概念圖。 微影微影WWW.2IC.CN光源光源解析度、聚焦深度與光源的波長有關(guān)解析度、聚焦深度與光源的波長有關(guān)微影微影因?yàn)楣庾璧暮穸?,曝光機(jī)所提供的解析度應(yīng)該至少能含蓋圖里的a、b兩點(diǎn)。我們常以DOF、來

11、表示曝光機(jī)所能提供的這個(gè)深度。 * 紫外線:4360A* 深紫外線:2480 A ,尋找波長更短的光源* X光(不易聚焦且專用光罩不易制作)* 電子束曝光時(shí)間長,影響量產(chǎn)。解析度 R0.35、0.25、0.18,聚焦深度 DOF 光阻厚度WWW.2IC.CN蝕刻(蝕刻(Etch)半導(dǎo)體元件的制程半導(dǎo)體元件的制程微影只是將光罩圖案轉(zhuǎn)移到光阻上,接下來利用這層光阻為罩幕(mask),以便對光阻下的薄膜或Si片進(jìn)行選擇性蝕刻或離子注入。蝕刻即是利用化學(xué)反應(yīng)或物理作用,把光阻上的圖案轉(zhuǎn)移到薄膜上。 元件制作:薄膜沉積元件制作:薄膜沉積-微影微影-蝕刻蝕刻 薄膜經(jīng):(a)等向性蝕刻及(b)非等向性蝕刻后

12、的簿膜橫截面輪廓 WWW.2IC.CN刻蝕(刻蝕(Etch) 濕蝕刻:等向性蝕刻濕蝕刻:等向性蝕刻 干蝕刻:干蝕刻: 非等向性(垂直方向非等向性(垂直方向橫向蝕刻速率)橫向蝕刻速率) 選擇性(選擇性(Selectivity)蝕刻速率比蝕刻速率比 蝕刻速率蝕刻速率-產(chǎn)量產(chǎn)量 均勻性均勻性- 品質(zhì)完善,品質(zhì)完善,Yield增高增高分類:分類:WWW.2IC.CN刻蝕(刻蝕(Etch)濺擊蝕刻濺擊蝕刻 + 極佳的非等向性,但選擇性較差 ; 等離子蝕刻等離子蝕刻(Plasma Etching) + 選擇性較佳,但非等向性差;反應(yīng)性離子蝕刻反應(yīng)性離子蝕刻(Reactive Ion Etch)RIE + 選擇性、非等向性俱佳(選擇性:2:140:1;非等向性:80以上); + 通過選用不同的氣體或含量等離子體來獲得對不同薄膜的刻蝕速率; + 基本上氟原子及氯原子都可以和各

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論