第五章基本門(mén)電路

1、集成電路導(dǎo)論v 西安工業(yè)大學(xué)電子信息工程學(xué)院 趙趙 黎黎Contents1. 緒論2. 半導(dǎo)體基本特性與晶體管工作原理3. 集成電路中的器件構(gòu)成5. 基本的門(mén)電路6. 存儲(chǔ)器類(lèi)集成電路4. 集成電路芯片制造技術(shù)7. 微處理器9. 設(shè)計(jì)流程和設(shè)計(jì)工具10. 集成電路的測(cè)試和封裝8. 專(zhuān)用集成電路和可編程集成電路本章內(nèi)容本章內(nèi)容v雙極型數(shù)字集成電路雙極型數(shù)字集成電路vNMOS門(mén)電路門(mén)電路 vCMOS門(mén)電路門(mén)電路v雙極型電路與雙極型電路與MOS電路的比較電路的比較數(shù)字信號(hào)的特性數(shù)字信號(hào)的特性v 數(shù)字電路所要處理的信號(hào)是數(shù)字電路所要處理的信號(hào)是邏輯變量邏輯變量，只有，只有0 0和和1 1兩種狀態(tài)。兩種

2、狀態(tài)。上升時(shí)間：上升時(shí)間：電平從穩(wěn)定狀態(tài)高電平的電平從穩(wěn)定狀態(tài)高電平的10%10%轉(zhuǎn)變到高電平轉(zhuǎn)變到高電平90%90%時(shí)所需的時(shí)間；時(shí)所需的時(shí)間；下降時(shí)間：下降時(shí)間：電平從穩(wěn)定狀態(tài)高電平的電平從穩(wěn)定狀態(tài)高電平的90%90%轉(zhuǎn)變到高電平轉(zhuǎn)變到高電平10%10%時(shí)所需的時(shí)間；時(shí)所需的時(shí)間；傳輸延遲：傳輸延遲：輸入電平和輸出電平各達(dá)到總電平的輸入電平和輸出電平各達(dá)到總電平的50%50%時(shí)兩者之間的時(shí)間差時(shí)兩者之間的時(shí)間差扇出門(mén)扇出門(mén)扇出門(mén)數(shù)扇出門(mén)數(shù)F F：一個(gè)門(mén)電路的輸出連接下一級(jí)門(mén)電路的輸入端的數(shù)目；一個(gè)門(mén)電路的輸出連接下一級(jí)門(mén)電路的輸入端的數(shù)目；扇出門(mén)數(shù)越大，門(mén)電路的負(fù)載就越大，會(huì)造成響應(yīng)時(shí)間加

3、長(zhǎng)扇出門(mén)數(shù)越大，門(mén)電路的負(fù)載就越大，會(huì)造成響應(yīng)時(shí)間加長(zhǎng)時(shí)鐘頻率時(shí)鐘頻率 頻率較低頻率較低 接近最大接近最大 時(shí)鐘頻率時(shí)鐘頻率 超過(guò)最大超過(guò)最大 時(shí)鐘頻率時(shí)鐘頻率電路的主要性能電路的主要性能速度速度v 速度：電路能夠可靠工作時(shí)的最大頻率速度：電路能夠可靠工作時(shí)的最大頻率功耗功耗 靜態(tài)功耗靜態(tài)功耗： 動(dòng)態(tài)功耗動(dòng)態(tài)功耗：取決于電路處于穩(wěn)定的邏輯狀態(tài)時(shí)的電流取決于電路處于穩(wěn)定的邏輯狀態(tài)時(shí)的電流取決于電路在邏輯狀態(tài)發(fā)生變化的過(guò)程中額外的電流取決于電路在邏輯狀態(tài)發(fā)生變化的過(guò)程中額外的電流HLLHttf8 . 01max芯片面積芯片面積微芯片硅圓片5.1 雙極型數(shù)字集成電路雙極型數(shù)字集成電路雙極型晶體管的開(kāi)

4、關(guān)特性雙極型晶體管的開(kāi)關(guān)特性 截止截止： 飽和飽和：V VININ=-V=-VB B 集電結(jié)和發(fā)射結(jié)均反偏集電結(jié)和發(fā)射結(jié)均反偏 i iB B0,i0,iC C0,V0,VCECE=V=VCCCCV VININ=V=VB B 調(diào)節(jié)調(diào)節(jié)R Rb b，使，使 i iC C已接近于最大值已接近于最大值V VCCCC/R/RC C，已飽和，已飽和 CCCBRVi/3 . 02 . 0CESCCSCCCEVRIVVv 判斷判斷BJTBJT是否工作在飽和狀態(tài)的標(biāo)志：集電結(jié)和發(fā)射結(jié)均正偏是否工作在飽和狀態(tài)的標(biāo)志：集電結(jié)和發(fā)射結(jié)均正偏 飽和型飽和型： 非飽和型非飽和型：晶體管晶體管- -晶體管邏輯晶體管邏輯(T

5、TL)(TTL)發(fā)射極耦合邏輯發(fā)射極耦合邏輯(ECL)(ECL)TTL邏輯門(mén)電路邏輯門(mén)電路v TTLTTL邏輯門(mén)電路由若干邏輯門(mén)電路由若干BJTBJT和電阻組成和電阻組成TTLTTL與非門(mén)與非門(mén)B=1,A=1B=1,A=1T T1 1反向有源區(qū)反向有源區(qū)T T2 2飽和模式飽和模式B=1,A=0B=1,A=0T T1 1深度飽和模式深度飽和模式T T2 2截止模式截止模式TTLTTL或非門(mén)或非門(mén)輸入輸入=0=0，T T截止；輸入截止；輸入=1=1，T T飽和飽和v 對(duì)于對(duì)于NPNNPN型硅管來(lái)說(shuō)，為使其工作于截止?fàn)顟B(tài)，發(fā)射結(jié)并不一型硅管來(lái)說(shuō)，為使其工作于截止?fàn)顟B(tài)，發(fā)射結(jié)并不一定要求為反向偏置，

6、當(dāng)定要求為反向偏置，當(dāng)V VBEBE0.5V0.5V，即已進(jìn)入截止區(qū)，即已進(jìn)入截止區(qū)TTLTTL與或非門(mén)與或非門(mén)STTLSTTL與非門(mén)與非門(mén)A=B=1,TA=B=1,T1 1反放大模式；反放大模式；T T2 2放大模式；放大模式；T T5 5飽和飽和 只有在集電結(jié)正偏的情只有在集電結(jié)正偏的情 況況下，使用肖特基晶體管才下，使用肖特基晶體管才能起到箝位的作用能起到箝位的作用發(fā)射極耦合邏輯門(mén)發(fā)射極耦合邏輯門(mén)(ECL)雙極型差分放大電路雙極型差分放大電路 線性區(qū)線性區(qū)： 限幅區(qū)限幅區(qū)：即通常小信號(hào)輸入時(shí)的線性放大范圍即通常小信號(hào)輸入時(shí)的線性放大范圍 過(guò)渡區(qū)：過(guò)渡區(qū)：qKTV-VBAqq4KTV-VK

7、TBAq4KTV-VBAECLECL或非門(mén)或非門(mén) 優(yōu)點(diǎn)優(yōu)點(diǎn)： 缺點(diǎn)缺點(diǎn)：開(kāi)關(guān)速度快開(kāi)關(guān)速度快功耗大，制造工藝要求高，抗干擾能力弱功耗大，制造工藝要求高，抗干擾能力弱5.2 NMOS門(mén)電路門(mén)電路NMOS門(mén)電路門(mén)電路NMOSNMOS反相器反相器耗盡型耗盡型V VGSGS=0=0時(shí)管子已經(jīng)導(dǎo)通時(shí)管子已經(jīng)導(dǎo)通增強(qiáng)型增強(qiáng)型N N溝增強(qiáng)型：在柵極上溝增強(qiáng)型：在柵極上必須加以正偏壓才必須加以正偏壓才能形成能形成N N型溝道；型溝道；P P溝增強(qiáng)型：在柵極上溝增強(qiáng)型：在柵極上必須施加負(fù)偏壓才必須施加負(fù)偏壓才能形成能形成P P型溝道；型溝道； 當(dāng)當(dāng)V VININ=0,=0,驅(qū)動(dòng)管截止，驅(qū)動(dòng)管截止，V VOUTO

8、UT= =邏輯邏輯1 1； 當(dāng)當(dāng)V VININ=1,=1,驅(qū)動(dòng)管導(dǎo)通，負(fù)載管導(dǎo)通，驅(qū)動(dòng)管導(dǎo)通，負(fù)載管導(dǎo)通，V VOUTOUT=V=VLOUTLOUT= =邏邏輯輯0 0；22satDS,22ITDDTDGSDVVV2LOUTLOUTNDDnDS2V2V-ITDDTVVV27. 4DnLWCOX27. 4NDDNDnLLWW56. 3DNWW2 . 1Dn耗盡管的飽和電流耗盡管的飽和電流驅(qū)動(dòng)管的電流驅(qū)動(dòng)管的電流= =耗盡管的飽和電流耗盡管的飽和電流VVVVVVVVLOUTTDTNDD5 . 0,4,1,5令 為了保證為了保證V VLOUTLOUT的值，需按比例設(shè)置耗盡管和的值，需按比例設(shè)置耗盡管

9、和增強(qiáng)管的溝道寬度。增強(qiáng)管的溝道寬度。NMOSNMOS與非門(mén)與非門(mén)v 基本思想：在基本思想：在NMOSNMOS反相器中串聯(lián)增加驅(qū)動(dòng)管反相器中串聯(lián)增加驅(qū)動(dòng)管2121effeffeffILWCOXn 輸入數(shù)量增加，與輸入數(shù)量增加，與非門(mén)的面積增加非門(mén)的面積增加 在相同工藝和溝道在相同工藝和溝道長(zhǎng)度條件下，為了長(zhǎng)度條件下，為了保證電流大小，只保證電流大小，只有增加有增加W W值值 當(dāng)當(dāng)A=B=1,A=B=1,驅(qū)動(dòng)管導(dǎo)通，驅(qū)動(dòng)管導(dǎo)通，V VOUTOUT= =邏輯邏輯0 0； 當(dāng)當(dāng)A A或或B B或或A A，B=0,B=0,驅(qū)動(dòng)管至少有一個(gè)截止，驅(qū)動(dòng)管至少有一個(gè)截止，V VOUTOUT= =邏輯邏輯1

10、1；NMOSNMOS或非門(mén)或非門(mén)v 基本思想：在基本思想：在NMOSNMOS反相器中并聯(lián)增加驅(qū)動(dòng)管反相器中并聯(lián)增加驅(qū)動(dòng)管21effeffeffILWCOXn 輸入數(shù)量增加，或輸入數(shù)量增加，或非門(mén)的面積可維持非門(mén)的面積可維持原值甚至可縮小原值甚至可縮小 在相同工藝和溝道在相同工藝和溝道長(zhǎng)度條件下，流經(jīng)長(zhǎng)度條件下，流經(jīng)或非門(mén)的電流增大或非門(mén)的電流增大 當(dāng)當(dāng)A=B=0,A=B=0,驅(qū)動(dòng)管截止，驅(qū)動(dòng)管截止，V VOUTOUT= =邏輯邏輯1 1； 當(dāng)當(dāng)A A或或B B或或A A，B=1,B=1,驅(qū)動(dòng)管至少有一個(gè)導(dǎo)通，驅(qū)動(dòng)管至少有一個(gè)導(dǎo)通，V VOUTOUT= =邏輯邏輯0 0；NMOSNMOS通導(dǎo)管通

11、導(dǎo)管v 基本思想：在基本思想：在N N溝晶體管的一端接溝晶體管的一端接V VININ( (等于等于V VDDDD) )，另一端接負(fù)載電容，另一端接負(fù)載電容C CL L，這時(shí)這時(shí)MOSMOS管就用作通導(dǎo)，稱為通導(dǎo)管。管就用作通導(dǎo)，稱為通導(dǎo)管。NMOSNMOS觸發(fā)器觸發(fā)器v 基本思想：將兩個(gè)反相器的輸入和輸出進(jìn)行交叉耦合基本思想：將兩個(gè)反相器的輸入和輸出進(jìn)行交叉耦合 A A點(diǎn)點(diǎn) 電路處于電路處于0 0狀態(tài)狀態(tài) B B點(diǎn)點(diǎn) 電路處于電路處于1 1狀態(tài)狀態(tài) C C點(diǎn)點(diǎn) 亞穩(wěn)態(tài)點(diǎn)亞穩(wěn)態(tài)點(diǎn) 電路值有兩個(gè)穩(wěn)定狀態(tài)，如電路值有兩個(gè)穩(wěn)定狀態(tài)，如果沒(méi)有外界作用，則電路果沒(méi)有外界作用，則電路原有邏輯狀態(tài)不會(huì)改變?cè)?/p>

12、邏輯狀態(tài)不會(huì)改變v 為了改變雙穩(wěn)態(tài)電路的邏輯狀態(tài)，需要增加置位端為了改變雙穩(wěn)態(tài)電路的邏輯狀態(tài)，需要增加置位端S S和復(fù)位端和復(fù)位端R R0SRQRSQ 當(dāng)當(dāng)S=1S=1，R=0,R=0,得得Q=1Q=1，推出，推出 =0=0Q5.3 CMOS門(mén)電路門(mén)電路CMOS門(mén)電路門(mén)電路CMOSCMOS反相器反相器pnTTPTNVVV，如果pPpOXpnNnOXnLWCLWCpPpnNnLWLW5 . 2pnNPWWpn如果 為了使反相器在電學(xué)上對(duì)稱，為了使反相器在電學(xué)上對(duì)稱，P P溝溝MOSMOS管的溝寬應(yīng)是管的溝寬應(yīng)是N N溝溝MOSMOS管的溝寬的管的溝寬的2.52.5倍，即倍，即P P溝溝MOSMO

13、S管必須相應(yīng)的加寬，以補(bǔ)償較低的空穴遷移率來(lái)獲得管必須相應(yīng)的加寬，以補(bǔ)償較低的空穴遷移率來(lái)獲得與與N N溝溝MOSMOS管相同的導(dǎo)電特性。管相同的導(dǎo)電特性。 當(dāng)當(dāng)V VININ=0=0時(shí)時(shí),N,N溝截止，溝截止，P P溝導(dǎo)通，溝導(dǎo)通，V VOUTOUT=V=VDDDD； 當(dāng)當(dāng)V VININ=V=VDDDD時(shí)，時(shí)，N N溝導(dǎo)通，溝導(dǎo)通，P P溝截止，溝截止，V VOUTOUT=0=0；CMOSCMOS與非門(mén)與非門(mén)v 基本思想：由串聯(lián)的基本思想：由串聯(lián)的N N溝下拉管和并聯(lián)的溝下拉管和并聯(lián)的P P溝上拉管組成溝上拉管組成 當(dāng)當(dāng)A=B=1,NA=B=1,N溝導(dǎo)通，溝導(dǎo)通，P P溝截止，溝截止，V V

14、OUTOUT=0=0； 當(dāng)當(dāng)A A或或B B或或A A，B=0,B=0,至少有一個(gè)至少有一個(gè)P P溝導(dǎo)通，溝導(dǎo)通，V VOUTOUT=1=1；CMOSCMOS或非門(mén)或非門(mén)v 基本思想：由并聯(lián)的基本思想：由并聯(lián)的N N溝下拉管和串聯(lián)的溝下拉管和串聯(lián)的P P溝上拉管組成溝上拉管組成 當(dāng)當(dāng)A=B=0,NA=B=0,N溝截止，溝截止，P P溝導(dǎo)通，溝導(dǎo)通，V VOUTOUT=1=1； 當(dāng)當(dāng)A A或或B B或或A A，B=1,B=1,至少有一個(gè)至少有一個(gè)N N溝導(dǎo)通，溝導(dǎo)通，V VOUTOUT=0=0；CMOSCMOS三態(tài)反相門(mén)三態(tài)反相門(mén)v 指輸出邏輯除了為低電平和高電平外，還可得到第三態(tài)，即高阻抗態(tài)，

15、指輸出邏輯除了為低電平和高電平外，還可得到第三態(tài)，即高阻抗態(tài)，這時(shí)輸出不受輸入這時(shí)輸出不受輸入A A的影響。的影響。 當(dāng)當(dāng)S=S=邏輯邏輯1,1,等同于一般反相器；等同于一般反相器； 當(dāng)當(dāng)S=S=邏輯邏輯0 0，則為高阻狀態(tài)；，則為高阻狀態(tài)；v 基本思想：由一個(gè)晶體管串和控制端基本思想：由一個(gè)晶體管串和控制端S S組成。組成。CMOSCMOS傳輸門(mén)傳輸門(mén) t=0,t=0,兩管同時(shí)導(dǎo)通；兩管同時(shí)導(dǎo)通； 充電：電流同時(shí)流過(guò)并聯(lián)的兩管充電：電流同時(shí)流過(guò)并聯(lián)的兩管 當(dāng)當(dāng)VOUTVOUT=V=VDDDD-V-VTNTN時(shí)，時(shí)，N N溝截止溝截止 電流仍可流過(guò)電流仍可流過(guò)P P溝繼續(xù)充電溝繼續(xù)充電 最終輸

16、出電壓可完全達(dá)到最終輸出電壓可完全達(dá)到V VDDDD； 放電：放電：P P溝首先截止，溝首先截止，N N溝仍能流過(guò)電流，最終輸出電壓可完全降到溝仍能流過(guò)電流，最終輸出電壓可完全降到0 0；5.4 雙極型電路與雙極型電路與MOS電路比較電路比較雙極型電路與雙極型電路與MOS電路的比較電路的比較區(qū)別區(qū)別BJTBJT管輸出電流管輸出電流I IC C為常數(shù)時(shí)的電壓為常數(shù)時(shí)的電壓V VCECE仍很小，仍很小，MOSMOS管輸出電流管輸出電流I IDSDS接近常接近常數(shù)時(shí)的電壓數(shù)時(shí)的電壓V VGSGS-V-VT T要比要比V VCECE大很多；大很多；BJTBJT管輸出電流隨輸入電壓上升的變化比管輸出電流

17、隨輸入電壓上升的變化比MOSMOS管的快很多；管的快很多；BJTBJT管存在基極電流；管存在基極電流；性能比較性能比較 優(yōu)點(diǎn)優(yōu)點(diǎn) 缺點(diǎn)缺點(diǎn)：高速時(shí)對(duì)電容負(fù)載具有較強(qiáng)的電流驅(qū)動(dòng)能力高速時(shí)對(duì)電容負(fù)載具有較強(qiáng)的電流驅(qū)動(dòng)能力 BJTBJT可靠性高可靠性高電路形式復(fù)雜電路形式復(fù)雜功耗大功耗大 優(yōu)點(diǎn)優(yōu)點(diǎn) 缺點(diǎn)缺點(diǎn)：功耗低功耗低 MOSMOS結(jié)構(gòu)簡(jiǎn)單結(jié)構(gòu)簡(jiǎn)單可靠性低可靠性低電流驅(qū)動(dòng)能力低電流驅(qū)動(dòng)能力低各種電路比較總結(jié)各種電路比較總結(jié)TTLTTL電路電路：具有中等速度，門(mén)延遲小于：具有中等速度，門(mén)延遲小于1ns1ns，可靠性高，功耗大；，可靠性高，功耗大；STLSTL電路電路：具有中等速度，較高的集成度和較低的功耗；：具有中等速度，較高的集成度和較低的功耗；ECLECL電路電路：速度最快，內(nèi)部門(mén)延遲小于：速度最快，內(nèi)部門(mén)延遲小于1