數(shù)字電子技術(shù)_期末考試題匯總

1、-期末考試試題 課程名稱 ?數(shù)字電子技術(shù)? 適用專業(yè)自動(dòng)化、測控考試時(shí)間 120 分鐘一、 填空題22分每空2分1、A , 。2、JK觸發(fā)器的特性方程為： 。3、單穩(wěn)態(tài)觸發(fā)器中,兩個(gè)狀態(tài)一個(gè)為穩(wěn)態(tài)態(tài)，另一個(gè)為暫穩(wěn)態(tài)態(tài).多諧振蕩器兩個(gè)狀態(tài)都為暫穩(wěn)態(tài) 態(tài)， 施密特觸發(fā)器兩個(gè)狀態(tài)都為穩(wěn)態(tài) 態(tài).4、組合邏輯電路的輸出僅僅只與該時(shí)刻的輸入有關(guān)， 而與電路原先狀態(tài)無關(guān)。5、*數(shù)/模轉(zhuǎn)換器的輸入為8位二進(jìn)制數(shù)字信號D7D0，輸出為025.5V的模擬電壓。假設(shè)數(shù)字信號的最低位是“1其余各位是“0，則輸出的模擬電壓為0.1V。6、一個(gè)四選一數(shù)據(jù)選擇器，其地址輸入端有兩個(gè)。二、 化簡題15分 每題5分用卡諾圖化簡

2、邏輯函數(shù)，必須在卡諾圖上畫出卡諾圈 1 YA,B,C,D=m0,1,2,3,4,5,6,7,13,15=111111ABCD000001011010111111111×11×××××ABCD000001011010111112利用代數(shù)法化簡邏輯函數(shù)，必須寫出化簡過程3)3)三、 畫圖題(10分 每題5分)據(jù)輸入波形畫輸出波形或狀態(tài)端波形觸發(fā)器的初始狀態(tài)為0.1、1、 2、四、 分析題(17分)1、分析以下列圖，并寫出輸出邏輯關(guān)系表達(dá)式，要有分析過程6分2、電路如下列圖，分析該電路，畫出完全的時(shí)序圖，并說明電路的邏輯功能，要有分析過程1

3、1分五進(jìn)制計(jì)數(shù)器五、 設(shè)計(jì)題(28分)1、 用紅、黃、綠三個(gè)指示燈表示三臺設(shè)備的工作情況：綠燈亮表示全部正常；紅燈亮表示有一臺不正常；黃燈亮表示兩臺不正常；紅、黃燈全亮表示三臺都不正常。列出控制電路真值表，要求用74LS138和適當(dāng)?shù)呐c非門實(shí)現(xiàn)此電路20分1根據(jù)題意，列出真值表由題意可知，令輸入為A、B、C表示三臺設(shè)備的工作情況，“1表示正常，“0表示不正常，令輸出為R，Y，G表示紅、黃、綠三個(gè)批示燈的 狀態(tài)，“1表示亮，“0表示滅。A B C R Y G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 0 0 1 0 0 1 0 1 0 0 0 1 0

4、 1 0 0 1 0 0 0 0 12)由真值表列出邏輯函數(shù)表達(dá)式為：(3)根據(jù)邏輯函數(shù)表達(dá)式,選用譯碼器和與非門實(shí)現(xiàn)，畫出邏輯電路圖。RD QD QC QB QA LDEP ET 161CP D C B A&11CP2、中規(guī)模同步四位二進(jìn)制計(jì)數(shù)器74LS161的功能表見附表所示；請用反響預(yù)置回零法設(shè)計(jì)一個(gè)六進(jìn)制加法計(jì)數(shù)器。8分六、分析畫圖題(8分)畫出以下列圖所示電路在作用下，輸出電壓的波形和電壓傳輸特性74LS138功能表如下： 輸 入輸 出G1 G2A G2BC B AY0Y1Y2Y3Y4Y5Y6Y7× H ×× × HL ×&#

5、215;H L LH L LH L LH L LH L LH L LH L LH L L×××××××××L L LL L HL H LL H HH L LH L HH H LH H HH H H H H H H HH H H H H H H HH H H H H H H HL H H H H H H HH L H H H H H HH H L H H H H HH H H L H H H HH H H H L H H H H H H H H L H HH H H H H H L HH H H H H H

6、 H L 74LS161功能表清零 RD預(yù)置 LD 使能EP ET時(shí)鐘 CP預(yù)置數(shù)據(jù)輸入D C B A 輸出QD QC QB QA L H H H H × L H H H××××L ×× LH H×××××××D C B A××××××××××××L L L LD C B A保 持保 持計(jì) 數(shù)?數(shù)字電子技術(shù)根底?試題第一套一、填空題：每空

7、1分，共15分1邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式分別為、。2將2004個(gè)“1異或起來得到的結(jié)果是0。3半導(dǎo)體存儲器的構(gòu)造主要包含三個(gè)局部，分別是地址譯碼器、存儲矩陣、輸出緩沖器。48位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量10000000為5v。假設(shè)只有最低位為高電平，則輸出電壓為0.039v；當(dāng)輸入為10001000，則輸出電壓為5.31v。5就逐次逼近型和雙積分型兩種A/D轉(zhuǎn)換器而言，雙積分型的抗干擾能力強(qiáng)，逐次逼近型的轉(zhuǎn)換速度快。6由555定時(shí)器構(gòu)成的三種電路中，施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器是脈沖的整形電路。7與PAL相比，GAL器件有可編程的輸出構(gòu)造，它是通過對構(gòu)造控制字進(jìn)展編程設(shè)定其輸出邏輯宏單元的工作模式來

8、實(shí)現(xiàn)的，而且由于采用了E2CMOS的工藝構(gòu)造，可以重復(fù)編程，使它的通用性很好，使用更為方便靈活。二、根據(jù)要求作題：共15分1 將邏輯函數(shù) P=AB+AC寫成“與或非表達(dá)式，并用“集電極開路與非門來實(shí)現(xiàn)。1OC與非門實(shí)現(xiàn)如圖：2 圖1、2中電路均由CMOS門電路構(gòu)成，寫出P、Q 的表達(dá)式，并畫出對應(yīng)A、B、C的P、Q波形。2三、分析圖3所示電路：10分1） 試寫出8選1數(shù)據(jù)選擇器的輸出函數(shù)式；12） 畫出A2、A1、A0從000111連續(xù)變化時(shí)，Y的波形圖；23） 說明電路的邏輯功能。3該電路為序列脈沖發(fā)生器，當(dāng)A2、A1、A0從000111連續(xù)變化時(shí)，Y端輸出連續(xù)脈沖10110011。四、設(shè)計(jì)

9、“一位十進(jìn)制數(shù)的四舍五入電路采用8421BCD碼。要求只設(shè)定一個(gè)輸出，并畫出用最少“與非門實(shí)現(xiàn)的邏輯電路圖。15分設(shè)用A3A2A1A0表示該數(shù)，輸出F。列出真值表6分A3 A2 A1 A0 F0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1 0 0 0 0 0 1 1111 1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 * * 五、電路及CP、A的波形如圖4(a) (b)所示，設(shè)觸發(fā)器的初態(tài)均為“0，試畫出輸出端B和C的波形。8分 BCPABC C六、用T觸發(fā)器和

10、異或門構(gòu)成的*種電路如圖5(a)所示，在示波器上觀察到波形如圖5(b)所示。試問該電路是如何連接的.請?jiān)谠瓐D上畫出正確的連接圖，并標(biāo)明T的取值。6分、T=1，連線如圖：七、圖6所示是16*4位ROM和同步十六進(jìn)制加法計(jì)數(shù)器74LS161組成的脈沖分頻電路。ROM中的數(shù)據(jù)見表1所示。試畫出在CP信號連續(xù)作用下的D3、D2、D1、D0輸出的電壓波形，并說明它們和CP信號頻率之比。16分表1：地址輸入數(shù)據(jù)輸出A3 A2 A1 A0D3 D2 D1 D0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0

11、1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 10 0 0 00 0 1 10 1 0 00 1 0 11 0 1 01 0 0 11 0 0 01 1 1 11 1 0 00 0 0 10 0 1 00 0 0 10 1 0 00 1 1 10 0 0 0 CP波形如下列圖： D3、D2、D1、D0頻率比分別是1/15、3/15、5/15、7/15；D0CPD1D2D3八、綜合分析圖7所示電路，RAM的16個(gè)地址單元中的數(shù)據(jù)在表中列出。要求：1說明555定時(shí)器構(gòu)成什么電路.18分555定時(shí)器構(gòu)成多諧振蕩器，發(fā)出矩形波；2說明74LS160構(gòu)成多少

12、進(jìn)制計(jì)數(shù)器.74LS160構(gòu)成九進(jìn)制計(jì)數(shù)器，狀態(tài)轉(zhuǎn)換圖如下：3說明RAM在此處于什么工作狀態(tài)，起什么作用.RAM處于讀出狀態(tài)，將0000B1000B單元的容循環(huán)讀出4寫出DA轉(zhuǎn)換器CB7520的輸出表達(dá)式UO與d9d0之間的關(guān)系；5畫出輸出電壓Uo的波形圖要求畫一個(gè)完整的循環(huán)。輸出電壓波形圖如下：?數(shù)字電子技術(shù)根底?試題第二套一、填空題：每空1分，共16分1邏輯函數(shù)有四種表示方法，它們分別是真值表、邏輯圖、邏輯表達(dá)式、和卡諾圖。2將2004個(gè)“1異或起來得到的結(jié)果是0。3目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是TTL 、電路和 CMOS電路。4施密特觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài).，

13、多諧振蕩器有0 個(gè)穩(wěn)定狀態(tài)。5Intel2114是1K* 4位的RAM集成電路芯片，它有地址線10 條，數(shù)據(jù)線4條。6被轉(zhuǎn)換的信號的上限截止頻率為10kHz，則A/D轉(zhuǎn)換器的采樣頻率應(yīng)高于20kHz；完成一次轉(zhuǎn)換所用的時(shí)間應(yīng)小于50S。7GAL器件的全稱是通用陣列邏輯，與PAL相比，它的輸出電路是通過編程設(shè)定其輸出邏輯宏單元的工作模式來實(shí)現(xiàn)的，而且由于采用了E2CMOS的工藝構(gòu)造，可以重復(fù)編程，使用更為方便靈活。二、根據(jù)要求作題：共16分3 試畫出用反相器和集電極開路與非門實(shí)現(xiàn)邏輯函數(shù)。12、圖1、2中電路由TTL門電路構(gòu)成，圖3由CMOS門電路構(gòu)成，試分別寫出F1、F2、F3的表達(dá)式。2三、

14、電路及輸入波形如圖4所示，其中FF1是D鎖存器，F(xiàn)F2是維持-阻塞D觸發(fā)器，根據(jù)CP和D的輸入波形畫出Q1和Q2的輸出波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。8分四、分析圖5所示電路，寫出Z1、Z2的邏輯表達(dá)式，列出真值表，說明電路的邏輯功能。10分1表達(dá)式2真值表3邏輯功能為：全減器五、設(shè)計(jì)一位8421BCD碼的判奇電路，當(dāng)輸入碼含奇數(shù)個(gè)“1時(shí)，輸出為1，否則為0。要求使用兩種方法實(shí)現(xiàn)：20分1用最少與非門實(shí)現(xiàn)，畫出邏輯電路圖；首先，根據(jù)電路邏輯描述畫出卡諾圖：1最簡“與或式為：；“與非與非式為：與非門實(shí)現(xiàn)圖略2用一片8選1數(shù)據(jù)選擇器74LS151加假設(shè)干門電路實(shí)現(xiàn)，畫出電路圖。2六、電路如圖6所示

15、，其中RA=RB=10k,C=0.1f，試問：1在Uk為高電平期間，由555定時(shí)器構(gòu)成的是什么電路，其輸出U0的頻率f0=?（1） 多諧振蕩器；2分析由JK觸發(fā)器FF1、FF2、FF3構(gòu)成的計(jì)數(shù)器電路，要求：寫出驅(qū)動(dòng)方程和狀態(tài)方程，畫出完整的狀態(tài)轉(zhuǎn)換圖；（2） 驅(qū)動(dòng)方程：狀態(tài)方程：狀態(tài)轉(zhuǎn)換圖：3設(shè)Q3、Q2、Q1的初態(tài)為000，Uk所加正脈沖的寬度為Tw=5/f0，脈沖過后Q3、Q2、Q1將保持在哪個(gè)狀態(tài).共15分初態(tài)為000，五個(gè)周期后將保持在100狀態(tài)。七、集成4位二進(jìn)制加法計(jì)數(shù)器74161的連接圖如圖7所示，是預(yù)置控制端；D0、D1、D2、D3是預(yù)置數(shù)據(jù)輸入端；Q3、Q2、Q1、Q0是觸

16、發(fā)器的輸出端，Q0是最低位，Q3是最高位；為低電平時(shí)電路開場置數(shù)，為高電平時(shí)電路計(jì)數(shù)。試分析電路的功能。要求：15分1列出狀態(tài)轉(zhuǎn)換表；2檢驗(yàn)自啟動(dòng)能力；3說明計(jì)數(shù)模值。1狀態(tài)轉(zhuǎn)換圖如下：2可以自啟動(dòng)；3模8；?數(shù)字電子技術(shù)根底?試題第三套一、填空每題1分，共10分1. TTL門電路輸出高電平為V，閾值電壓為V；2. 觸發(fā)器按動(dòng)作特點(diǎn)可分為根本型、和邊沿型；3. 組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的因是；4. 三位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為101，四個(gè)CP脈沖后它的狀態(tài)為；5. 如果要把一寬脈沖變換為窄脈沖應(yīng)采用觸發(fā)器；6. RAM的擴(kuò)展可分為、擴(kuò)展兩種；7. PAL是可編程，EPROM是可編程；8.

17、GAL中的OLMC可組態(tài)為專用輸入、存放反響輸出等幾種工作模式；9. 四位DAC的最大輸出電壓為5V，當(dāng)輸入數(shù)據(jù)為0101時(shí)，它的輸出電壓為V；10. 如果一個(gè)3位ADC輸入電壓的最大值為1V，采用“四舍五入量化法，則它的量化階距為 V。二、寫出圖1中，各邏輯電路的輸出邏輯表達(dá)式，并化為最簡與或式；(G1、G2為OC門,TG1、TG2為CMOS傳輸門) (10分)三、由四位并行進(jìn)位全加器74LS283構(gòu)成圖2所示： (15分)1. 當(dāng)A=0,*3*2*1*0=0011,Y3Y2Y1Y0=0100求Z3Z2Z1Z0=?,W=?2. 當(dāng)A=1,*3*2*1*0=1001,Y3Y2Y1Y0=0101

18、求Z3Z2Z1Z0=?,W=?3. 寫出*(*3*2*1*0),Y(Y3Y2Y1Y0),A與Z(Z3Z2Z1Z0)，W之間的算法公式,并指出其功能.四、試畫出圖3在CP脈沖作用下Q1,Q2,Y對應(yīng)的電壓波形。(設(shè)觸發(fā)器的初態(tài)為0,畫6個(gè)完整的CP脈沖的波形) (15分)五、由可擦可編程只讀存儲器EPROM2716構(gòu)成的應(yīng)用電路如下列圖。(15分)1. 計(jì)算EPROM2716的存儲容量；2. 當(dāng)ABCD=0110時(shí),數(shù)碼管顯示什么數(shù)字；3. 寫出Z的最小項(xiàng)表達(dá)式,并化為最簡與或式；六、由同步十進(jìn)制加法計(jì)數(shù)器74LS160構(gòu)成一數(shù)字系統(tǒng)如下列圖，假設(shè)計(jì)數(shù)器的初態(tài)為0,測得組合邏輯電路的真值表如下所

19、示： (20分)1. 畫出74LS160的狀態(tài)轉(zhuǎn)換圖；2. 畫出整個(gè)數(shù)字系統(tǒng)的時(shí)序圖；3. 如果用同步四位二進(jìn)制加法計(jì)數(shù)器74LS161代替74LS160,試畫出其電路圖要求采用置數(shù)法；4. 試用一片二進(jìn)制譯碼器74LS138輔助與非門實(shí)現(xiàn)該組合邏輯電路功能。七、時(shí)序PLA電路如下列圖：16分1. 求該時(shí)序電路的驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程；2. 畫該電路的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖；3. 試對應(yīng)*的波形如下列圖，畫Q1、Q2和Z的波形；4. 說明該電路的功能。中南大學(xué)信息學(xué)院?數(shù)字電子技術(shù)根底?試題第三套參考答案一、 填空題：1. 3.4 V 、1.4 V ；2. 同步型、主從型；3. 邏輯器件

20、的傳輸延時(shí)；4. 001；5. 積分型單穩(wěn)態(tài)；6. 字?jǐn)U展、位擴(kuò)展；7. 與陣列、或陣列；8. 組合輸出；9. 5/3 V ；10. 2/15 V；二、(1) (2) 三、1A0時(shí)： Z*Y0111； WCo0；2A1時(shí)：0100；3電路功能為：四位二進(jìn)制加/減運(yùn)算電路：當(dāng)A0時(shí)，Z*Y；當(dāng)A1時(shí)，Z*Y；四、五、（1） 存儲容量為：2K×8；（2） 數(shù)碼管顯示“6；（3） ；六、1狀態(tài)轉(zhuǎn)換圖CPZ1 2 3 4 5 6 7 8 9 10 11 12 13234七、1驅(qū)動(dòng)方程和狀態(tài)方程一樣：輸出方程：2狀態(tài)轉(zhuǎn)換表：狀態(tài)轉(zhuǎn)換圖：34電路功能描述：2位不同數(shù)碼串行檢測器，當(dāng)串行輸入的兩位

21、數(shù)碼不同時(shí)，輸出為“1，否則，輸出為“0。?數(shù)字電子技術(shù)根底?試題第四套一、填空每題2分，共20分1. 如圖1所示，A=0時(shí)，Y=；A=1，B=0時(shí)，Y=；2. ，Y的最簡與或式為；3. 如圖2所示為TTL的TSL門電路，EN=0時(shí)，Y為，EN=1時(shí)，Y=；4. 觸發(fā)器按邏輯功能可分為RSF、JKF、和DF；5. 四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011，四個(gè)CP脈沖后它的狀態(tài)為；6. EPROM2864的有地址輸入端，有數(shù)據(jù)輸出端；7. 數(shù)字系統(tǒng)按組成方式可分為、兩種；8. GAL是可編程，GAL中的OLMC稱；9. 四位DAC的最大輸出電壓為5V，當(dāng)輸入數(shù)據(jù)為0101時(shí)，它的輸出電壓為V；

22、10. *3位ADC輸入電壓的最大值為1V，采用“取整量化法時(shí)它的量化階距為 V。二、試分析如圖3所示的組合邏輯電路。 (10分) 1. 寫出輸出邏輯表達(dá)式； 2. 化為最簡與或式；3. 列出真值表；4. 說明邏輯功能。三、試用一片74LS138輔以與非門設(shè)計(jì)一個(gè)BCD碼素?cái)?shù)檢測電路，要求：當(dāng)輸入為大于1的素?cái)?shù)時(shí)，電路輸出為1，否則輸出為0要有設(shè)計(jì)過程。10分四、試畫出以下觸發(fā)器的輸出波形 (設(shè)觸發(fā)器的初態(tài)為0)。 (12分)1.2.3.五、如下列圖，由兩片超前進(jìn)位加法器74LS283和一片數(shù)值比較器74LS85組成的數(shù)字系統(tǒng)。試分析：10分1當(dāng)*3*2*1*00011，Y3Y2Y1Y00011時(shí)，Z3Z2Z1Z0.T.2當(dāng)*3*