DSP和FPGA構(gòu)成的33相雙繞組感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng)(精)

1、DSP 和 FPGA 勾成的 3/3 相雙繞組感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng)摘要：介紹了針對 3/3相雙繞組感應(yīng)發(fā)電機(jī)設(shè)計(jì)的勵(lì)磁系統(tǒng)，該系統(tǒng)由 DSP和 FP GA 構(gòu)成。給出了控制系統(tǒng)的接口電路和實(shí)驗(yàn)結(jié)果。關(guān)鍵詞：DSP FPGA 3/3相雙繞組感應(yīng)發(fā)電機(jī)1系統(tǒng)簡介3/3相雙繞組感應(yīng)發(fā)電機(jī)帶有兩個(gè)繞組：勵(lì)磁補(bǔ)償繞組和功率繞組，如圖 1 所 示。勵(lì)磁補(bǔ)償繞組上接一個(gè)電力電子變換裝置，用來提供感應(yīng)發(fā)電機(jī)需要的無功功率， 使功率繞組上輸出一個(gè)穩(wěn)定的直流電壓。圖 1 中各參數(shù)的含義如下：isa , isb , isc 補(bǔ)償繞組中的勵(lì)磁電流；usa , usb , use 補(bǔ)償繞組相電壓；ipa , ipb

2、, ipc 功率繞組電流；upa , upb , upc 功率繞組相電壓；udc 二極管整流橋直流側(cè)輸出電壓；uc變流器直流側(cè)電容電壓。電力電子變換裝置由功率器件及其驅(qū)動(dòng)電路和控制電路兩部分組成。 功率器件選用 三菱公司的智能功率模塊(IPM)PM75CSA120 (75 A/ 1200 V), 驅(qū)動(dòng)電路使用光耦 HCPL 4 5 0 2?？刂齐娐酚?DSP + FPGA構(gòu)成。圖 2 控制電路的接口電路2EPM7128與 TMS 3 2 0 C32 同外設(shè)之間的接口電路圖 2 所示為控制電路的接口電路?？刂齐娐肥褂玫?DSP是 TMS320C32, 它是 TI 公司生產(chǎn)的第三代高性能的 CMO

3、S3 2 位數(shù)字信號(hào)處理器，其憑借強(qiáng)大的指令系統(tǒng)、高速數(shù)據(jù)處理能力及創(chuàng)新的結(jié)構(gòu)，已經(jīng)成為理想的工業(yè)控制用 DSP 器件。其 主要特點(diǎn)是：單周期指令執(zhí)行時(shí)間為 50ns，具有每秒可執(zhí)行 2 2 0 0萬條指令、進(jìn) 行 4 0 0 0 萬次浮點(diǎn)運(yùn)算的能力；提供了一個(gè)增強(qiáng)的外部存儲(chǔ)器配置接口，具備更加靈 活的存儲(chǔ)器管理與數(shù)據(jù)處理方式?？刂齐娐肥褂玫?FPGA器件為 ALTERA 公司的 EPM7128，它屬于高密度、高性能的 CMOSEPLD器件，與 ALTERA 公司的 MAXPLUSII開發(fā)系統(tǒng)軟件配合，可以 100%地模仿高密度的集成有各種邏輯函數(shù)和多種可編程邏輯的 TTL 器件。采用類似器件

4、作為 DSP 的專用外圍集成電路 ASIC 更為經(jīng)濟(jì)靈活，可以進(jìn)一步降低控制系統(tǒng)的成本。電壓檢測使用三相變壓器，電流檢測使用 HL電流傳感器。電平轉(zhuǎn)換電路用來將檢 測到的信號(hào)轉(zhuǎn)換為 05V的電平A/D 轉(zhuǎn)換器選用 ADS 7 8 6 2。保護(hù)電路使用 電壓比較器 311得到過壓/過流故障信號(hào)。DSP完成以下四項(xiàng)工作：數(shù)據(jù)的采集和處理、控制算法的完成、PWM脈沖值的 計(jì)算和保護(hù)中斷的處理。FPGA完成以下三項(xiàng)工作：管理 DSP 和各種外部設(shè)備的接口；脈沖的輸出和死 區(qū)的產(chǎn)生；保護(hù)信號(hào)的處理。圖 3 FPGA 與 A/D 轉(zhuǎn)換器和 DSP 之間的接口3使用 FPGA實(shí)現(xiàn) DSP 和 ADS7862

5、之間的高速接口ADS7862是 TI 公司專為電機(jī)和電力系統(tǒng)控制而設(shè)計(jì)的 A/D轉(zhuǎn)換器。它的 主要特點(diǎn)是：4個(gè)全差分輸入接口，可分成兩組，兩個(gè)通道可同時(shí)轉(zhuǎn)換；12bits 并行輸出；每通道的轉(zhuǎn)換速率為5 0 0 kHz?？刂品椒椋河?A0 線的值決定哪兩個(gè) 通道轉(zhuǎn)換；由 Convst 線上的脈寬大于 2 5 0 ns的低電平脈沖啟動(dòng)轉(zhuǎn)換；由 CS 和 RD 線的低電平控制數(shù)據(jù)的讀出，連續(xù)兩次讀信號(hào)可以得到兩個(gè)通道的數(shù)據(jù)。系統(tǒng)中使用了兩片 ADS 7 8 6 2，它們的控制線使用同樣的接口，數(shù)據(jù)線則分別 和 DSP的高/低 16位數(shù)據(jù)線中的低 12位相連接。這樣 DSP 可以同時(shí)控制兩片 A

6、/D轉(zhuǎn)換器：4 通道同時(shí)轉(zhuǎn)換；每次讀操作可以得到兩路數(shù)據(jù)。如圖 3所示，將 A/D轉(zhuǎn)換器的控制信號(hào)映射為 DSP的三個(gè)外部端口 ： A0、A DCS（和ADRD 使用一個(gè)端口）和 CONVST。在 FPGA中使用邏輯譯碼器對 端口譯碼。利用 AHDL 語言編寫的譯碼程序如下：TABLEH817 , 0 ,1=1,1,1 ,1 ,1,1,1,0 ,1；H817 ,0 ,0=1 ,1 ,1 ,1 ,1 ,1 ,1 ,1 ,0；END TABLE其中，0表示低電平，1 表示高電平RW= 1 表示讀，RW=0 表示寫。DSP對這三個(gè)端口進(jìn)行操作就可以控制 A/D 轉(zhuǎn)換器：寫 CONVST端口可以 啟動(dòng)

7、 A/D轉(zhuǎn)換器；讀 ADCS 端口可以從 A/D轉(zhuǎn)換器中讀到數(shù)據(jù)；寫數(shù)據(jù)到 A0端 口可以設(shè)置不同的通道。使用上述方法可以實(shí)現(xiàn) DSP和 A/D 轉(zhuǎn)換器之間的無縫快速連接。4 使用 FPGA實(shí)現(xiàn) PWM脈沖的產(chǎn)生和死區(qū)的注入FPGA除了管理 DSP和外設(shè)的接口外，還完成 PWM脈沖的產(chǎn)生和死區(qū)的注 入。將 PWM芯片和死區(qū)發(fā)生器集成在 FPGA中，就可以使 DSP專注于復(fù)雜算法的 實(shí)現(xiàn)，而將 PWM處理交給FPGA系統(tǒng)，使系統(tǒng)運(yùn)行于準(zhǔn)并行處理狀態(tài)。5 使用 FPGA實(shí)現(xiàn)系統(tǒng)保護(hù)為了保護(hù)發(fā)電機(jī)和 IGBT 功率器件，勵(lì)磁控制系統(tǒng)提供了多種保護(hù)功能：變流器 直流側(cè)過壓保護(hù)；變流器交流電流過流保護(hù)；

8、變流器過溫保護(hù)；發(fā)電機(jī)輸出過壓保護(hù)； IPM錯(cuò)誤保護(hù)。圖 5 穩(wěn)態(tài)時(shí)勵(lì)磁繞組電壓電流及系統(tǒng)直流電壓波形使用如圖 4 所示的硬件邏輯來實(shí)現(xiàn)保護(hù)功能。當(dāng) FPGA檢測到相應(yīng)的故障信號(hào) 時(shí)，D觸發(fā)器輸出一個(gè)錯(cuò)誤信號(hào)，使與門輸出一個(gè)低電平，此低電平封鎖住所有的 PW M脈沖，并觸發(fā)一個(gè)DSP的外部中斷信號(hào)。當(dāng) DSP響應(yīng)外部中斷時(shí)，可以使用 PR O 端口讀到錯(cuò)誤的狀態(tài)位CLEAR端口用來清除 D觸發(fā)器，系統(tǒng)因此可以重復(fù)啟 動(dòng)。圖 5 給出了本控制系統(tǒng)的實(shí)驗(yàn)波形圖：變流器的輸出電流基本為正弦；變流器側(cè)電 容電壓A 2 3.12,2,PWM3 ,PWM,PH810,0 ,H811,0 ,H812,0 ,H813,0 ,H814,0 ,H815,0 ,H816,0 ,IS , RW=A0 , ADC t O ,CLEAR；0=0 ,1 ,1 ,1 ,1=1 ,0 ,1 ,1 ,0=1 ,1 ,0 ,1 ,1=1 ,1 ,1 ,0 ,0=1 ,1 ,1 ,1 ,0=1 ,1 ,1 ,1 ,0=1 ,1 ,1 ,1 ,S , CONVST