數(shù)電06CMOS邏輯門(mén)

1、3.1 MOS邏輯門(mén)邏輯門(mén)3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門(mén)的一般特性邏輯門(mén)的一般特性3.1.3 MOS開(kāi)關(guān)開(kāi)關(guān)及其等效電路及其等效電路3.1.4 CMOS反相器反相器3.1.5 CMOS邏輯門(mén)電路邏輯門(mén)電路3.1.6 CMOS漏極開(kāi)路門(mén)和三態(tài)輸出漏極開(kāi)路門(mén)和三態(tài)輸出門(mén)電路門(mén)電路3.1.7 CMOS傳輸門(mén)傳輸門(mén)3.1.8 CMOS邏輯門(mén)電路的技術(shù)參數(shù)邏輯門(mén)電路的技術(shù)參數(shù)1 、邏輯門(mén)邏輯門(mén): :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2、邏輯門(mén)電路的分類(lèi)邏輯門(mén)電路的分類(lèi)二極管門(mén)電路二極管門(mén)電路三極管門(mén)電路三極管門(mén)電路TTL門(mén)

2、電路門(mén)電路MOS門(mén)電路門(mén)電路PMOS門(mén)門(mén)CMOS門(mén)門(mén)邏輯門(mén)電路邏輯門(mén)電路分立門(mén)電路分立門(mén)電路集成門(mén)電路集成門(mén)電路NMOS門(mén)門(mén)3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介1.CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 40004000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74AUC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低低低(

3、(超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門(mén)電路的一般特性邏輯門(mén)電路的一般特性1. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電平輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIH(min)輸出低電平的上限值輸出低電平的上

4、限值 VOL(max)輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G門(mén)門(mén)vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD 0 G門(mén)門(mén)vI范圍范圍 輸入輸入低電平低電平 vI vIvO1負(fù)載門(mén)輸入高電平時(shí)的噪聲容限：負(fù)載門(mén)輸入高電平時(shí)的噪聲容限：負(fù)載門(mén)輸入低電平時(shí)的噪聲容限負(fù)載門(mén)輸入低電平時(shí)的噪聲容限：2. 噪聲容限噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)表示門(mén)電路的抗干擾能力。表示門(mén)電路的抗干擾能力。 1 驅(qū)動(dòng)驅(qū)動(dòng) vo 1 負(fù)載負(fù)載 vI 噪聲噪聲 類(lèi)型類(lèi)型

5、參數(shù)參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間表征門(mén)電路開(kāi)關(guān)速度表征門(mén)電路開(kāi)關(guān)速度它說(shuō)明門(mén)電路在輸入脈沖波形的作用它說(shuō)明門(mén)電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入波形延遲下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間了多長(zhǎng)的時(shí)間。CMOS電路傳輸延遲時(shí)間電路傳輸延遲時(shí)間 tPHL 輸出輸出 50% 90% 50% 10% tPLH tf tr 輸入輸入 50% 50% 10% 90% 4. 功耗功耗靜態(tài)功耗：靜態(tài)功耗：指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，是電源總電

6、流指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，是電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。動(dòng)態(tài)功耗動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗。：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗。對(duì)于對(duì)于TTL門(mén)電路來(lái)說(shuō)，靜態(tài)功耗是主要的。門(mén)電路來(lái)說(shuō)，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低。電路的靜態(tài)功耗非常低。CMOS門(mén)電路動(dòng)態(tài)功耗正比于門(mén)電路動(dòng)態(tài)功耗正比于轉(zhuǎn)換頻率，也正比于電源電壓的平方。轉(zhuǎn)換頻率，也正比于電源電壓的平方。5. 5. 延時(shí)延時(shí) 功耗積功耗積是速度功耗綜合性的指標(biāo)是速度功耗綜合性的指標(biāo). .延時(shí)延時(shí) 功耗積功耗積，用符號(hào)，用符號(hào)DP表示表示DP=tPd PD扇入數(shù)：取決于邏輯門(mén)的輸

7、入端的個(gè)數(shù)。扇入數(shù)：取決于邏輯門(mén)的輸入端的個(gè)數(shù)。6. 6. 扇入與扇出數(shù)扇入與扇出數(shù)扇出數(shù)：是指其在正常工作情況下，所能帶同類(lèi)門(mén)電路的最大數(shù)目。扇出數(shù)：是指其在正常工作情況下，所能帶同類(lèi)門(mén)電路的最大數(shù)目。(a)拉電流負(fù)載：負(fù)載電流從驅(qū)動(dòng)門(mén)流向外電路拉電流負(fù)載：負(fù)載電流從驅(qū)動(dòng)門(mén)流向外電路(b)灌電流負(fù)載：負(fù)載電流從外電路流入驅(qū)動(dòng)門(mén)灌電流負(fù)載：負(fù)載電流從外電路流入驅(qū)動(dòng)門(mén)（a)a)帶拉電流負(fù)載帶拉電流負(fù)載當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了高電平輸?shù)慕档?。但不得低于輸出高電平?/p>

8、下限值，這就限制了高電平輸出電流的最大值，從而限制了負(fù)載門(mén)的個(gè)數(shù)。出電流的最大值，從而限制了負(fù)載門(mén)的個(gè)數(shù)。)(I)(IN負(fù)載門(mén)負(fù)載門(mén)驅(qū)動(dòng)門(mén)驅(qū)動(dòng)門(mén)IHOHOH 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅(qū)動(dòng)門(mén)的輸出端為高電平時(shí)，允驅(qū)動(dòng)門(mén)的輸出端為高電平時(shí)，允許輸出的最大電流許輸出的最大電流IIH : :負(fù)載門(mén)的輸入端為高電平時(shí)，允負(fù)載門(mén)的輸入端為高電平時(shí)，允許輸入的最大電流許輸入的最大電流。(b)帶灌電流負(fù)載帶灌電流負(fù)載)(I)(IN負(fù)負(fù)載載門(mén)門(mén)驅(qū)驅(qū)動(dòng)動(dòng)門(mén)門(mén)ILOLOL 當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流將增加，會(huì)引起輸出低電當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流將增加，會(huì)引起輸出低電壓的升高。但不得高于

9、輸出低電平的上限值，這就限制了低電壓的升高。但不得高于輸出低電平的上限值，這就限制了低電平輸出電流的最大值，從而也限制了負(fù)載門(mén)的個(gè)數(shù)。平輸出電流的最大值，從而也限制了負(fù)載門(mén)的個(gè)數(shù)。IOL ：驅(qū)動(dòng)門(mén)的輸出端為低電平時(shí)，允：驅(qū)動(dòng)門(mén)的輸出端為低電平時(shí)，允許輸出的最大電流許輸出的最大電流IIL ：負(fù)載門(mén)的輸入端為低電平時(shí)，允：負(fù)載門(mén)的輸入端為低電平時(shí)，允許輸入的最大電流許輸入的最大電流低電平低電平扇出數(shù)扇出數(shù):復(fù)習(xí)：復(fù)習(xí)：MOS管管ID電流方向電流方向:P襯底襯底DGSID流進(jìn)漏極流進(jìn)漏極開(kāi)啟電壓開(kāi)啟電壓VTN 01） VGS VTN時(shí)導(dǎo)通（開(kāi)關(guān)閉合）時(shí)導(dǎo)通（開(kāi)關(guān)閉合） 2） VGS VTN時(shí)截止（開(kāi)

10、關(guān)斷開(kāi)）時(shí)截止（開(kāi)關(guān)斷開(kāi)） 另：襯底另：襯底B與與S之間零偏或反偏。之間零偏或反偏。BS可連在一起，或可連在一起，或NMOS可將可將B接電路的最接電路的最低低電位電位增強(qiáng)型增強(qiáng)型NMOS管管復(fù)習(xí)：復(fù)習(xí)：MOS管管ID電流方向電流方向:流出漏極流出漏極增強(qiáng)型增強(qiáng)型PMOS管管開(kāi)啟電壓開(kāi)啟電壓VTP 01） VGS VTP時(shí)截止（開(kāi)關(guān)斷開(kāi)）時(shí)截止（開(kāi)關(guān)斷開(kāi)） 另：襯底另：襯底B與與S之間零偏或反偏。之間零偏或反偏。BS可連在一起，或可連在一起，或PMOS可將可將B接電路的最接電路的最高高電位電位N襯底襯底DGSID3.1.3 MOS開(kāi)關(guān)及其等效電路開(kāi)關(guān)及其等效電路：MOS管通過(guò)飽和區(qū)到達(dá)可變電阻區(qū)

11、，輸出管通過(guò)飽和區(qū)到達(dá)可變電阻區(qū)，輸出 低電平低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當(dāng)當(dāng)I VTN3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止導(dǎo)通導(dǎo)通 10 V10 V 10V 0V導(dǎo)通導(dǎo)通截止截止0 VVTN = 2 VVTP = 2 V邏輯圖邏輯圖AL 邏輯表達(dá)式邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表邏輯真值表10)VVVTPTNDD( 采用兩個(gè)極性相反的增強(qiáng)型采用兩個(gè)極性相反的增強(qiáng)型MOS管管2. 電壓電壓傳輸特性和電流傳

12、輸特性傳輸特性和電流傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性+VDDvivOTNTP3.CMOS反相器反相器的工作速度的工作速度在由于電路具有互補(bǔ)對(duì)稱(chēng)的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)在由于電路具有互補(bǔ)對(duì)稱(chēng)的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間：閉時(shí)間是相等的。平均延遲時(shí)間：10 ns。 帶電容負(fù)載帶電容負(fù)載A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與非門(mén)與非門(mén)1.CMOS 與非門(mén)與非門(mén)vA+VDD+10VTP1TN1T

13、P2TN2ABLvBvLAB&(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN輸入的與非門(mén)的電路輸入的與非門(mén)的電路?輸入端增加有什么問(wèn)題輸入端增加有什么問(wèn)題?3.1.5 CMOS 邏輯門(mén)邏輯門(mén)或非門(mén)或非門(mén)BAL 2.2.CMOS 或非門(mén)或非門(mén)+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1000AB10V10VVTN = 2 VVTP = 2 VN

14、輸入的或非門(mén)的電路的結(jié)構(gòu)輸入的或非門(mén)的電路的結(jié)構(gòu)?輸入端增加有什么問(wèn)題輸入端增加有什么問(wèn)題?3. 異或門(mén)電路異或門(mén)電路4.4.輸入保護(hù)電路和緩沖電路輸入保護(hù)電路和緩沖電路 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護(hù)護(hù)緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 vi vo 采用緩沖電路能統(tǒng)一參數(shù)，使內(nèi)部邏輯不同的集成邏輯門(mén)電采用緩沖電路能統(tǒng)一參數(shù)，使內(nèi)部邏輯不同的集成邏輯門(mén)電路具有相同的輸入和輸出特性。路具有相同的輸入和輸出特性。BABAL 例：例：CMOS邏輯門(mén)的緩沖電路邏輯門(mén)的緩沖電路輸入、輸出端加了反相器作為緩沖電路，所以電路輸入、輸出端加了反相器作

15、為緩沖電路，所以電路的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功能為與非功能能為與非功能1 1.CMOS漏極開(kāi)路門(mén)漏極開(kāi)路門(mén)1）CMOS漏極開(kāi)路門(mén)的提出漏極開(kāi)路門(mén)的提出輸出短接，在一定情況下會(huì)產(chǎn)輸出短接，在一定情況下會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無(wú)法確定致器件的損毀，并且無(wú)法確定輸出是高電平還是低電平。輸出是高電平還是低電平。 3.1.6 CMOS漏極開(kāi)路（漏極開(kāi)路（OD）門(mén)和三態(tài)輸出門(mén)電路）門(mén)和三態(tài)輸出門(mén)電路 +VDDTN1TN2AB+VDDAB01C D RP VDD L A B & & 2）漏極開(kāi)

16、路門(mén)的結(jié)構(gòu)與邏輯符號(hào)漏極開(kāi)路門(mén)的結(jié)構(gòu)與邏輯符號(hào)(c) (c) 可以實(shí)現(xiàn)線與功能可以實(shí)現(xiàn)線與功能; ;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 電路電路A B L & 邏輯符號(hào)邏輯符號(hào)(b)(b)與非邏輯不變與非邏輯不變RP VDD L A B 漏極開(kāi)路門(mén)輸出連接漏極開(kāi)路門(mén)輸出連接21LLLRP VDD L A B C D (a)(a)工作時(shí)必須外接電源和電阻工作時(shí)必須外接電源和電阻; ;3) 3) 上拉電阻對(duì)上拉電阻對(duì)OD門(mén)動(dòng)態(tài)性能的影響門(mén)動(dòng)態(tài)性能的影響RP VDD L A B C D Rp的值愈小，負(fù)載電容的充電時(shí)間的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因

17、而開(kāi)關(guān)速度愈快常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快。但功耗大但功耗大, ,且可能使輸出電流超過(guò)允且可能使輸出電流超過(guò)允許的最大值許的最大值IOL(max） 。電路帶電容負(fù)載電路帶電容負(fù)載1 10 0CL LRp的值大，可保證輸出電流不能超的值大，可保證輸出電流不能超過(guò)允許的最大值過(guò)允許的最大值IOL(max）、）、功耗小功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開(kāi)關(guān)速度因而愈慢開(kāi)關(guān)速度因而愈慢。當(dāng)當(dāng)VO=VOL，+V DDIILRP&n&m&kIIL（total)IOL(total) 因?yàn)橐驗(yàn)镺D門(mén)內(nèi)沒(méi)有電源，所以門(mén)內(nèi)沒(méi)有電源，所以無(wú)論輸出電平為高或低，輸出電無(wú)論輸出電平

18、為高或低，輸出電流均從外電路流入流均從外電路流入OD門(mén)門(mén) (max)OLpIL(total)total(OLDDVRIIV IL(total)total(OL(max)OLDDp(min)IIVVR 必須保證必須保證VOLVOL(max)，所以所以RP要足夠大，有一個(gè)最小要足夠大，有一個(gè)最小值值RP(min)。最不利的情況：最不利的情況：只有一個(gè)只有一個(gè) OD門(mén)導(dǎo)通門(mén)導(dǎo)通110IL(total)(max)OL(max)OLDD(min)pIIVVR +V DDIILRP&n&m&kIIL（total)IOL（max)IOL(max) ：OD門(mén)的輸出端為低門(mén)的輸出端為低電平時(shí)，允許的最大負(fù)載電流

19、電平時(shí)，允許的最大負(fù)載電流IIL(total) ：=nIIL。IIL ：負(fù)載門(mén)的輸入端為低電平：負(fù)載門(mén)的輸入端為低電平 時(shí)，允許輸入的電流。時(shí)，允許輸入的電流。n：負(fù)載門(mén)數(shù)目（與非門(mén)負(fù)載）：負(fù)載門(mén)數(shù)目（與非門(mén)負(fù)載） 接入的輸入端數(shù)目（或非門(mén)負(fù)載）接入的輸入端數(shù)目（或非門(mén)負(fù)載）當(dāng)當(dāng)VO=VOH+V DDRP&n&m&111IIH（total)IOZ（total)IH(total)OZ(total)(min)OHDD(max)pIIVVR 必須保證必須保證VOHVOH(min)，所以，所以RP要足夠小，有一個(gè)最大值要足夠小，有一個(gè)最大值RP(max)。 )inm(OHpIH(total)total

20、(OZDDVRIIV IOZ(total) ：全部：全部OD門(mén)的輸出高門(mén)的輸出高電平時(shí)的漏電流總合。電平時(shí)的漏電流總合。IIH(total) ：=nIIH。IIH ：負(fù)載門(mén)的輸入端為高電平：負(fù)載門(mén)的輸入端為高電平 時(shí)，允許輸入的電流。時(shí)，允許輸入的電流。n： 接入的輸入端數(shù)目接入的輸入端數(shù)目2.三態(tài)三態(tài)(TSL)輸出門(mén)電路輸出門(mén)電路1TP TN VDD L A EN & 1 1 EN A L 1 0011截止截止導(dǎo)通導(dǎo)通111高阻高阻 0 輸出輸出L輸入輸入A使能使能EN0011 10 00截止截止導(dǎo)通導(dǎo)通010截止截止截止截止X1邏輯功能：高電平有效的同相邏輯三態(tài)門(mén)邏輯功能：高電平有效的同相

21、邏輯三態(tài)門(mén)0 13.1.7 CMOS傳輸門(mén)傳輸門(mén)( (雙向模擬開(kāi)關(guān)雙向模擬開(kāi)關(guān)) ) 1 1. CMOS傳輸門(mén)電路傳輸門(mén)電路TP vI /vO TN vO /vI C C +5V 5V 電路電路vI /vO vO /vI C C T G 邏輯符號(hào)邏輯符號(hào)I / Oo/ IC等效電路等效電路2、CMOS傳輸門(mén)電路的工作原理傳輸門(mén)電路的工作原理 設(shè)設(shè)TP:|VTP|=2V， TN:VTN=2V I的變化范圍為的變化范圍為5V到到+5V。 5V+5V 5V到到+5V GSN0, TP截止截止1）當(dāng)）當(dāng)c=0， c =1時(shí)時(shí)c=0=-5V， c c =1=+5VTP vI /vO TN vO /vI C C +5V 5V 電路電路+5V5V GSP= 5V (3V