第10章_存儲系統(tǒng)

1、計算機(jī)組成原理第第1010章章 存儲系統(tǒng)存儲系統(tǒng)第第10章章 存儲系統(tǒng)存儲系統(tǒng)10.1 存儲器概述10.2 隨機(jī)讀寫存儲器RAM10.3 只讀存儲器和閃速存儲器10.4 高速存儲器10.5 Cache 存儲器10.6 虛擬存儲器10.1 存儲器概述存儲器概述v存儲器的發(fā)展v評價存儲器性能的主要指標(biāo)v存儲器分類v多層次存儲體系結(jié)構(gòu)10.1 存儲器概述存儲器概述v存儲器的發(fā)展 第一臺電子計算機(jī)用的是電子管觸發(fā)器； 此后經(jīng)歷過： 汞延遲線 磁帶 磁鼓 磁芯（1951年始） 半導(dǎo)體 磁盤光盤納米存儲汞延遲線汞延遲線磁鼓磁鼓磁芯磁芯10.1 存儲器概述存儲器概述v存儲器的發(fā)展 主存的重要作用及主存器件發(fā)

2、展史總結(jié)圖表：輸入的數(shù)據(jù)要輸出的數(shù)據(jù)程序中間數(shù)據(jù)控制器運(yùn)算器指令數(shù)據(jù)外設(shè)外設(shè)主主 存存主存的重要作用圖示主存的重要作用圖示10.1 存儲器概述存儲器概述v存儲器的發(fā)展主存的重要作用及主存器件發(fā)展史總結(jié)圖表：時 代元 件存取周期存儲容量*1磁鼓等12s2K字節(jié)2磁芯2.18s 32K字節(jié)3磁芯750ms1M字節(jié)3.5IC，LSI320ms8M字節(jié)4VLSI312ms128M字節(jié)10.1 存儲器概述存儲器概述v存儲器的發(fā)展存儲器的容量進(jìn)化Bit(b) Byte(B) KiloByte(KB) MegaByte(MB) GigaByte(GB) TeraByte (TB)PetaByte(PB) E

3、xaByte (EB) ZetaByte(ZB)YottaByte(YB) NonaByte(NB) DoggaByte (DB)單位名稱常規(guī)十進(jìn)制表示存儲器容量表示K（Kilo）1K10310001K2101024M（Mega）1M106103K1M220210K1 048 576G（Giga）1G109106M1G230210M1 073 741 824T（Tera）1T1012109G1T240210G1 099 511 627 776 10.1 存儲器概述存儲器概述v存儲器的發(fā)展 存儲體系結(jié)構(gòu)的發(fā)展 由主-輔二級結(jié)構(gòu)發(fā)展到多層次存儲體系結(jié)構(gòu)。 主存由單體發(fā)展到多體交叉（并行）。 采用了

4、虛擬存儲技術(shù)。10.1 存儲器概述存儲器概述v評價存儲器性能的主要指標(biāo) 人們最關(guān)心的存儲器的性能參數(shù)主要有3個： 容量、速度和價格 計算機(jī)的使用者希望存儲器的容量要大，速度要快，價格要便宜。 價格 存儲器的價格通常用每位的價格來表示， P=C/S C存儲芯片價格，S存儲芯片容量（bits）。 容量越大、速度越快，價格就越高。 10.1 存儲器概述存儲器概述v評價存儲器性能的主要指標(biāo) 速度(1)存取時間（Memory Access Time）：孤立地考察某一次R/W 操作所需要的時間，以TA表示。即從向存儲器發(fā)出讀操作命令到數(shù)據(jù)從存儲器中讀出所經(jīng)歷的時間。(2)存儲周期（Memory Circl

5、e Time）：連續(xù)啟動兩次獨(dú)立的訪問存儲器操作所需要的最小時間間隔，以TM表示。又稱為訪問周期、存取周期、讀寫周期等。(3)頻帶寬度Bm：單位時間內(nèi)能夠訪問到的數(shù)據(jù)個數(shù)，也叫做存儲器的數(shù)據(jù)傳輸率：Bm=W/TM（位/秒） W：每次R/W 數(shù)據(jù)的寬度，一般等于Memory字長。 TM存儲周期。v 在以上3個參數(shù)中，存儲周期是最重要的參數(shù)，它能夠全面反映存儲器的工作速度。10.1 存儲器概述存儲器概述v存儲器分類 按存儲介質(zhì)分類：磁表面/半導(dǎo)體存儲器 按存取方式分類：隨機(jī)/順序存?。ù艓В?按讀寫功能分類：ROM，RAM RAM：雙極型/MOS ROM：MROM/PROM/EPROM/EEPRO

6、M 按信息的可保存性分類：永久性和非永久性的 按存儲器系統(tǒng)中的作用分類：主/輔/緩/控10.1 存儲器概述存儲器概述v多層次存儲體系結(jié)構(gòu) 主存的速度總落后于CPU的需要，主存的容量總落后于軟件的需要。 為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常采用多級存儲器體系結(jié)構(gòu)，即使用高速緩沖存儲器、主存儲器和外存儲器。10.1 存儲器概述存儲器概述v多層次存儲體系結(jié)構(gòu)通用寄存器通用寄存器Cache (SRAM)主存主存 (DRAM，SRAM)聯(lián)機(jī)外部存儲器聯(lián)機(jī)外部存儲器 (磁盤等磁盤等)脫機(jī)外部存儲器脫機(jī)外部存儲器 (磁帶、光盤存儲器等）磁帶、光盤存儲器等）CPU芯片內(nèi)芯片內(nèi)存儲

7、容量越來越大，每位價格越來越便存儲容量越來越大，每位價格越來越便宜宜訪問速度越來越快訪問速度越來越快主機(jī)內(nèi)主機(jī)內(nèi)外部設(shè)外部設(shè)備備第第10章章 存儲系統(tǒng)存儲系統(tǒng)10.1 存儲器概述10.2 隨機(jī)讀寫存儲器RAM10.3 只讀存儲器和閃速存儲器10.4 高速存儲器10.5 Cache 存儲器10.6 虛擬存儲器10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMv隨機(jī)讀寫存儲器RAM按存儲元件在運(yùn)行中能否長時間保存信息來分，有靜態(tài)存儲器和動態(tài)存儲器兩種。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲元v 基本存儲元是組成存儲器的基礎(chǔ)和核心，又叫記憶元件，它用來存儲一位二進(jìn)制信息0或1。v

8、 對于SRAM而言，電路為觸發(fā)器結(jié)構(gòu)。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲元該電路工作原理v 它是由兩個MOS反相器交叉耦合而成的觸發(fā)器，一個存儲元存儲一位二進(jìn)制代碼，這種電路有兩個穩(wěn)定的狀態(tài)。v 設(shè)T1截止T2導(dǎo)通，即A點(diǎn)高電平，B點(diǎn)低電平，表示“1”；v T2截止T1導(dǎo)通，即A點(diǎn)低電平，B點(diǎn)高電平表示“0”。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲元該電路工作原理（1）寫入“1” ：首先譯碼選中；然后在I/O線上輸入高電位，在I/O線上輸入低電位，開啟T5,T6,T7,T8四個晶體管把高、低電位分別加在A，B點(diǎn)，使T1管截止，使T2管導(dǎo)通

9、，將“1”寫入存儲元。 寫完成后譯碼線上高電位信號撤消，電路進(jìn)入保持狀態(tài)。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲元該電路工作原理（1）寫入“0” ：首先譯碼選中；然后在I/O線上輸入低電位，在I/O線上輸入高電位，開啟T5,T6,T7,T8四個晶體管把低、高電位分別加在A，B點(diǎn)，使T1管導(dǎo)通，使T2管截止，將“0”寫入存儲元。 寫完成后譯碼線上高電位信號撤消，電路進(jìn)入保持狀態(tài)。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲元該電路工作原理（2）讀出： 若某個存儲元被選中，則該存儲元的T5,T6,T7,T8管均導(dǎo)通，A，B兩點(diǎn)與位線D與D相連存儲元的信

10、息被送到I/O與I/O線上。I/O與I/O線接著一個差動讀出放大器 ，從其電流方向可以判知所存信息是“1”還是“0”。 （3）（存儲）保持狀態(tài)。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器基本組成 一個SRAM存儲器由存儲體、讀寫電路、地址譯碼電路和控制電路等組成。存儲體存儲體陣列陣列I/O電路及電路及R/W控制控制電路電路地址地址譯碼譯碼驅(qū)動驅(qū)動地址線地址線數(shù)據(jù)線數(shù)據(jù)線讀寫控制信號讀寫控制信號10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器基本組成 存儲體存儲體存儲體存儲單元存儲單元 存儲元存儲元單元地址單元地址0000000000000101 . . . . .

11、 . . . . .XXXXXXXX 存儲容量存儲容量MARMARCPUCPU存儲體主要概念之間的關(guān)系圖存儲體主要概念之間的關(guān)系圖10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器基本組成 地址譯碼驅(qū)動系統(tǒng) 把CPU給定的地址碼翻譯成能驅(qū)動指定存儲單元的控制信息。(n-2)A0A0 A0 A1 A1&字線字線w00&字線字線w01&字線字線w10&字線字線w11A110.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器基本組成 地址譯碼驅(qū)動系統(tǒng)：一維和二維地址譯碼方案 一維地址譯碼方案：存儲體陣列的每一個存儲單元由一條字線驅(qū)動，也叫單譯碼結(jié)構(gòu)。 地址譯碼系統(tǒng)的設(shè)計例子：1K 4

12、位 RAM。 例中用此方案共需字線條數(shù)為：1024條。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器基本組成 地址譯碼驅(qū)動系統(tǒng)：一維和二維地址譯碼方案 二維地址譯碼方案：從CPU來的地址線分成兩部分，分別進(jìn)入X（橫向）地址譯碼器和Y（縱向）地址譯碼器，由二者同時有效的字線交叉選中一個存儲單元。(1K210中的一個） 地址譯碼系統(tǒng)的設(shè)計例子：1K 4位 RAM 可以將1K4 RAM 的10條地址線中6條(A0A5)用在橫向，4條(A6A9)用在縱向，則共產(chǎn)生字線條數(shù)為：64+16=80條10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器芯片實例 Intel 2114外部引

13、腳功能:采用18腳封裝,如下圖示: 注意：SRAM芯片中引腳的安排 電源、數(shù)據(jù)總線、地址總線、控制總線。 2114(1K*4)18 17 16 15 14 13 12 11 10123456789VccA7 A8 A9 I/O1I/O2I/O3I/O4WEA6 A5 A4 A3 A0 A1 A2 CS 地地10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲器與CPU的連接 CPU對存儲器進(jìn)行讀/寫操作： 首先由地址總線給出地址信號； 然后要發(fā)出讀操作或?qū)懖僮鞯目刂菩盘枺?最后在數(shù)據(jù)總線上進(jìn)行信息交流。 因此，存儲器同CPU連接時，要完成地址線的連接、數(shù)據(jù)線的連接和控制線的連接。1

14、0.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲器與CPU的連接 存儲器芯片的容量是有限的，為了滿足實際存儲器的容量要求，需要對存儲器進(jìn)行擴(kuò)展。主要方法有： 位擴(kuò)展法：只加大字長，而存儲器的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致，對片子沒有選片要求。 字?jǐn)U展法：僅在字向擴(kuò)充，而位數(shù)不變。需由片選信號來區(qū)分各片地址。 位字?jǐn)U展法：位擴(kuò)展法和字?jǐn)U展法的綜合 10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲器與CPU的連接 位擴(kuò)展 舉例：使用8K X 1的RAM存儲芯片組成8K X 4的存儲器中央處理器地址總線8KX138KX148KX128KX11數(shù)據(jù)總線數(shù)據(jù)總線D3D1D0D2A

15、12A0A12A0A12A0A12A0D0D0D0D010.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲器與CPU的連接 字?jǐn)U展，舉例：用16K8 的芯片組成64K8的存儲器解: 地址分配與片選邏輯地址地址片號片號片片外外 A A1515A A1414片內(nèi)片內(nèi) A A13 13 A A12 12 A A11 11A A1 1 A A0 0 說明說明1 2 340 0 0 0 1 01 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 01 1 1 1 1 0 0 0 0 0 1 1 1 1 1 最低地址最低地址 最高地址最高地址

16、1 01 10 10 1 10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲器與CPU的連接 字?jǐn)U展，舉例：用16K8 的芯片組成64K8的存儲器A15A14A0A13WED7D0CPU2：4譯碼器譯碼器CE16K8WECE16K8WECE16K8WECE16K8WE10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲器與CPU的連接 位字?jǐn)U展法 舉例：現(xiàn)有2114即1K4 RAM芯片，要構(gòu)成8K X 16位主存，應(yīng)該用多少片2114？畫出擴(kuò)展、連接圖。 首先計算用多少片2114：(8K16)/(1K4)=32片； 然后進(jìn)行位擴(kuò)展：把1K4擴(kuò)成1K16，用16/4=4

17、片； 最后進(jìn)行字?jǐn)U展：1K字8K字，用上面位擴(kuò)展得到的1K16位單元共8K/1K=8個，即總共用2114位84=32片10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲器與CPU的連接 位字?jǐn)U展法 舉例：用2114即1K4 RAM芯片，構(gòu)成8K X 16位主存 進(jìn)行位擴(kuò)展：把1K4擴(kuò)成1K16，用16/4=4片；(1#) 2114A0A9 R/W CS D3 D2 D1 D0D15D0A9A0(2#) 2114A0A9 R/W CS D3 D2 D1 D0(3#) 2114A0A9 R/W CS D3 D2 D1 D0(4#) 2114A0A9 R/W CS D3 D2 D1 D

18、0R/WCS10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲器與CPU的連接 位字?jǐn)U展法 舉例：用2114即1K4 RAM芯片，構(gòu)成8K X 16位主存 最后進(jìn)行字?jǐn)U展：1K字8K字 (1#) 211441K16bit A0 A9 R/W CS D15 D0D015A9A0R/W(8#) 211441K16bit A0 A9 R/W CS D15 D0(2#) 211441K16bit A0 A9 R/W CS D15 D03/8譯碼器A12A10A110710.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvSRAM存儲器存儲器與CPU的連接 芯片級存儲器邏輯圖應(yīng)表示出: 所用存儲芯

19、片 各芯片的地址線、數(shù)據(jù)線 片選邏輯（CS） 讀/寫控制R/W和存儲器訪問線 注意: 地址線、數(shù)據(jù)線的數(shù)量和方向 選片地址通過譯碼后產(chǎn)生存儲器的片選信號。當(dāng)各芯片容量相同時，地址范圍規(guī)整，可選用現(xiàn)成譯碼器；否則，可選用適當(dāng)門電路。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvDRAM存儲器 SRAM能長久保持信息，不需刷新，工作穩(wěn)定可靠。 但它也有缺點(diǎn)：功耗大，集成度低。 DRAM單元電路恰好克服了這種缺點(diǎn)。 DRAM的出現(xiàn)是半導(dǎo)體存儲技術(shù)的一大進(jìn)步。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvDRAM存儲器電路組成 一只MOS晶體管T和一個電容C。 電容C 的特點(diǎn)是電容值極小，充電快，又能

20、較長時間地維持電荷。字線字線WTCDCD（位線）（位線）10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvDRAM存儲器工作原理（1）保持：C上有電荷表示存儲“1”，反之為“0”。 保持狀態(tài)下字線為低電位，T關(guān)閉，切斷了C的通路，使所充電荷不能放掉。 但電容總有一定的漏電阻 見圖，刷新的原因。字線字線WTCDCD（位線）（位線）R10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvDRAM存儲器工作原理（2）寫入：字線的正驅(qū)動脈沖打開T。 寫“1”：在D線加高電位；寫“0”：在D線加低電位。（3）讀出：字線的正驅(qū)動脈沖打開T。 原存“1”：電荷經(jīng)T使D線電位升高； 原存“0”：D線電位將降低。 可見單管

21、DRAM為“破壞性讀出”電路，即信息讀出后要立即恢復(fù)，否則已丟掉。字線字線WTCDCD（位線）（位線）R10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvDRAM存儲器工作原理（2）寫入：字線的正驅(qū)動脈沖打開T。 寫“1”：在D線加高電位；寫“0”：在D線加低電位。（3）讀出：字線的正驅(qū)動脈沖打開T。 原存“1”：電荷經(jīng)T使D線電位升高； 原存“0”：D線電位將降低。 可見單管DRAM為“破壞性讀出”電路，即信息讀出后要立即恢復(fù)，否則已丟掉。字線字線WTCDCD（位線）（位線）R10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvDRAM存儲器刷新1、刷新：在利用電容上的電荷來存儲信息的動態(tài)半導(dǎo)體存儲器

22、中，由于漏電使電容上的電荷衰減，需要定期地重新進(jìn)行存儲，這個過程稱為刷新。2、刷新周期：對整個DRAM必須在一定的時間間隔內(nèi)完成一次全部單元內(nèi)容的刷新，否則會出現(xiàn)信息錯誤。從整個DRAM上一次刷新結(jié)束到下一次刷新完為止的時間間隔叫刷新周期。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvDRAM存儲器刷新3、刷新方式：集中式、分散式、異步式 集中式刷新：在整個刷新間隔內(nèi)，前一段時間重復(fù)進(jìn)行讀/寫周期或維持周期，等到需要進(jìn)行刷新操作時，便暫停讀/寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvDRAM存儲器刷新3、刷新方式：集中式、分散式、異步

23、式 分散式刷新：把一個存儲系統(tǒng)周期tc分為兩半，周期前半段時間tm用來讀/寫操作或維持信息，周期后半段時間tr作為刷新操作時間。這樣，每經(jīng)過128個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。10.2 隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器RAMvDRAM存儲器刷新3、刷新方式：集中式、分散式、異步式 異步式刷新方式是前兩種方式的結(jié)合。 第第10章章 存儲系統(tǒng)存儲系統(tǒng)10.1 存儲器概述10.2 隨機(jī)讀寫存儲器RAM10.3 只讀存儲器和閃速存儲器10.4 高速存儲器10.5 Cache 存儲器10.6 虛擬存儲器10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器v只讀存儲器ROMROMPROMMask

24、 PROMEPROMUV EPROME2PROMFlash E2PROMStandard E2PROMOTP PROM多次編程多次編程一次編程一次編程工廠編程工廠編程用戶編程用戶編程10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器v只讀存儲器ROM字字地址地址譯碼器譯碼器A0A1Vcc讀寫讀寫讀寫讀寫D0D1D2D3熔絲型熔絲型PROMPROM原理圖原理圖100101000101101010.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器vROM、RAM與CPU的連接 按照指定的地址空間分配，正確選擇所給各種存儲器芯片及其它片子、門電路等，將對應(yīng)的地址線、數(shù)據(jù)線、控制線連接起來，構(gòu)成較

25、完整的處理器與存儲器的相連系統(tǒng)。10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器vROM、RAM與CPU的連接 舉例：CPU的地址總線16根(A15A0，A0為低位)，雙向數(shù)據(jù)總線8根(D7D0)，控制總線中與主存有關(guān)的信號有MREQ(允許訪存， 低電平有效)，R/W(高電平為讀命令，低電平為寫命令)。 主存地址空間分配如下： 08191為系統(tǒng)程序區(qū)， 由只讀存儲芯片組成； 819232767為用戶程序區(qū)； 最后(最大地址)2K地址空間 為系統(tǒng)程序工作區(qū)。 上述地址為十進(jìn)制，按字節(jié)編址。10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器vROM、RAM與CPU的連接 現(xiàn)有如下存儲器芯

26、片： EPROM：8K8位(控制端僅有CS); SRAM：16K1位，2K8位，4K8位，8K8位. 請從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機(jī)主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯(可選用門電路及3 8譯碼器74LS138)與CPU 的連接，說明選哪些存儲器芯片，選多少片。 解：根據(jù)給定條件，選用 EPROM：8K8位芯片1片。 SRAM： 8K8位芯片3片，2K8位芯片1片。10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器vROM、RAM與CPU的連接 解：根據(jù)給定條件，選用 EPROM：8K8位芯片1片。 SRAM： 8K8位芯片3片，2K8位芯片1片。D7 D0SRAM8K

27、8A0A12 CSR/WD7 D0SRAM8K8A0A12 CSR/WD7 D0EPROM8K8A0A12 CSD7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM2K8A0A10 CSR/W中央處理器D0D7R/WA12*A11Y7Y3Y2Y1Y0n完整列出二進(jìn)制表示的地址空間分配情況完整列出二進(jìn)制表示的地址空間分配情況 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0

28、 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 18K8K8K8K2K74138D7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM8K8A0A12 CS

29、R/W10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器D7 D0EPROM8K8A0A12 CSD7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM2K8A0A10 CSR/W中央處理器D0D7R/WA0A10A11A12A13A14A15C B A G1Y0 Y1 Y2 Y3 Y7MREQ第第10章章 存儲系統(tǒng)存儲系統(tǒng)10.1 存儲器概述10.2 隨機(jī)讀寫存儲器RAM10.3 只讀存儲器和閃速存儲器10.4 高速存儲器10.5 Cache 存儲器10.6 虛擬存儲器10.4 高速存儲器高速存儲器v提高存儲器速度減小內(nèi)存與CPU之間速度差異的主要途徑在CPU內(nèi)部設(shè)多個通用寄存

30、器；研究新的DRAM芯片技術(shù)；在主存自身結(jié)構(gòu)技術(shù)上考慮更好的措施；從系統(tǒng)結(jié)構(gòu)角度考慮采用多層存儲體系。10.4 高速存儲器高速存儲器v雙端口存儲器（端口指讀寫口）地地址址寄寄存存器器地地址址寄寄存存器器譯譯碼碼器器譯譯碼碼器器存存儲儲體體地址地址地址地址數(shù)據(jù)寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)讀寫電路讀寫電路讀寫電路讀寫電路WEWEWEWEMARMARMARMAR雙端口雙端口存儲器組成框圖存儲器組成框圖仲裁邏輯仲裁邏輯端口：指讀寫口端口：指讀寫口10.4 高速存儲器高速存儲器v相聯(lián)存儲器（CAMContent Access Memory） 相聯(lián)存儲器的實質(zhì) 與常規(guī)存儲器按地址訪

31、問不同的是，CAM是按信息內(nèi)容訪問的存儲器，即按信息內(nèi)容選中相應(yīng)單元，進(jìn)行讀寫 相聯(lián)存儲器的用途 用于信息檢索、Cache和虛擬存儲器。 主要在cache的地址變換及虛存的管理中需要快速查找的場合使用。10.4 高速存儲器高速存儲器v多模塊交叉存儲器線性地址的編址方式 線性編址的含義：即連續(xù)編址。線性地址在多模塊中有兩種安排方式：順序方式 線性地址按模塊走，第一塊所有存儲單元編號排完再排第二塊.； 編址為高位交叉（模塊地址在高位）。交叉方式00 000MM0 0MM1 1MM2 2MM3 3內(nèi)存地址：內(nèi)存地址： 4 4 3 32 21 10 000 00100 01000 01100 1000

32、0 10100 11000 11101 00001 00101 01001 01101 10001 10101 11001 11110 00010 00110 01010 01110 10010 10110 11010 11111 00011 00111 01011 01111 10011 10111 11011 111模塊模塊(分體分體)號號塊內(nèi)字地塊內(nèi)字地址址數(shù)據(jù)寄存器數(shù)據(jù)寄存器MDRMDR（1616位）位）DBDB（1616位）位）多多模模塊塊的的順順序序編編址址方方式式整個內(nèi)存需地址寄整個內(nèi)存需地址寄存、數(shù)據(jù)寄存和讀存、數(shù)據(jù)寄存和讀寫控制電路一套。寫控制電路一套。1616位位1616位

33、位1616位位1616位位譯碼器譯碼器假設(shè)某假設(shè)某1616位機(jī)的主存儲器共有位機(jī)的主存儲器共有4 4個模塊，個模塊，3232個存儲單元；個存儲單元；主要目的：擴(kuò)大主要目的：擴(kuò)大存儲容量。存儲容量。實現(xiàn)方法：地址實現(xiàn)方法：地址碼高位區(qū)分存儲碼高位區(qū)分存儲體號，低位體內(nèi)體號，低位體內(nèi)尋址。尋址。10.4 高速存儲器高速存儲器v多模塊交叉存儲器線性地址的編址方式 線性編址的含義：即連續(xù)編址。線性地址在多模塊中有兩種安排方式：順序方式交叉方式 線性地址逐模塊走，所有塊依次排完一個存儲單元，再回到第一塊； 編址為低位交叉（模塊地址在低位）； 真正的并行主存系統(tǒng)即所謂多體交叉存儲器就是指這種低位交叉方式。

34、000 00數(shù)據(jù)總線數(shù)據(jù)總線DBDB（1616位）位）內(nèi)存地址：內(nèi)存地址：4 3 2 1 04 3 2 1 0000 01000 10000 11001 00001 01001 10001 11010 00010 01010 10010 11011 00011 01011 10011 11100 00100 01100 10100 11101 00101 01101 10101 11110 00110 01110 10110 11111 00111 01111 10111 11模塊模塊(分體分體)號號塊內(nèi)字地址塊內(nèi)字地址譯碼器譯碼器尋找模塊尋找模塊多多模模塊塊的的交交叉叉編編址址方方式式MDR

35、MDR0 0MDRMDR3 3MDRMDR2 2MDRMDR1 1MARMAR0 0MARMAR3 3MARMAR2 2MARMAR1 11616位位1616位位1616位位1616位位n n個并行的個并行的存儲體具有存儲體具有各自的各自的地址地址寄存器的地寄存器的地址譯碼、驅(qū)址譯碼、驅(qū)動、讀放等動、讀放等電路（圖中電路（圖中略）。略）。p可見多體交叉存儲器是一種采用流水方式工作的并可見多體交叉存儲器是一種采用流水方式工作的并行存儲器系統(tǒng)。行存儲器系統(tǒng)。多體交叉存儲器（以多體交叉存儲器（以4 4體為例）的分時工作原理示意圖體為例）的分時工作原理示意圖10.4 高速存儲器高速存儲器n多模塊交叉存

36、儲器多模塊交叉存儲器n例：設(shè)有例：設(shè)有4 4體交叉的存儲器，分時即每隔體交叉的存儲器，分時即每隔1/4Tm1/4Tm啟動一啟動一個分體，見圖示。個分體，見圖示。T T 時間時間WW0 0 M M0 0WW1 1 M M1 1WW2 2 M M2 2WW3 3 M M3 3WW0 0 M M0 010.4 高速存儲器高速存儲器v多模塊交叉存儲器舉例 用16M字8位的存儲芯片構(gòu)成一個64M字16位的主存儲器。要求既能夠擴(kuò)大存儲器的容量，又能夠縮短存儲器的訪問周期（提高訪問速度）。(1)計算需要多少個存儲器芯片。(2)存儲器芯片和主存儲器的地址長度各需要多少位？(3)畫出用存儲器芯片構(gòu)成主存儲器的邏

37、輯示意圖。(4)用16進(jìn)制表示的地址1234567，其體內(nèi)地址和體號是多少？10.4 高速存儲器高速存儲器v多模塊交叉存儲器舉例 用16M字8位的存儲芯片構(gòu)成一個64M字16位的主存儲器。要求既能夠擴(kuò)大存儲器的容量，又能夠縮短存儲器的訪問周期（提高訪問速度）。(1)計算需要多少個存儲器芯片？解： 8個 (2)存儲器芯片和主存儲器的地址長度各需要多少位？解：存儲器芯片的地址長度為24位。主存儲器的地址長度為26位 (4) 地址1234567H，其體內(nèi)地址和體號是多少？解：1234567右移兩位是48D159，所以其體內(nèi)地址為：48D159 最低兩位是11B，所以其體號為3 。10.4 高速存儲器

38、高速存儲器v多模塊交叉存儲器舉例 (3)畫出用存儲器芯片構(gòu)成主存儲器的邏輯示意圖。A2A25A1A0第第10章章 存儲系統(tǒng)存儲系統(tǒng)10.1 存儲器概述10.2 隨機(jī)讀寫存儲器RAM10.3 只讀存儲器和閃速存儲器10.4 高速存儲器10.5 Cache 存儲器10.6 虛擬存儲器10.5 Cache 存儲器存儲器vCache 基本原理 Cache的工作機(jī)制基于程序訪問的局部性原則。 一個運(yùn)行程序的代碼大都順序存放在地址連續(xù)的存儲器中，與程序相關(guān)的數(shù)據(jù)在存儲器中也相對集中。所以程序運(yùn)行時，尤其有循環(huán)程序段和子程序段時，在較短時間區(qū)間內(nèi)，常會對局部范圍的存儲器頻繁訪問，而此范圍之外的地址訪問甚少。

39、這種現(xiàn)象稱為程序訪問的局部性。 把局部范圍的主存內(nèi)容從主存放到一個高速小容量存儲器中，使CPU在這一段時間內(nèi)直接訪問它，以減少或不去訪問慢速的DRAM ，程序運(yùn)行速度將明顯提高。10.5 Cache 存儲器存儲器vCache 構(gòu)成主主存存主主存存地地址址寄寄存存器器MARMAR主存主存-Cache-Cache地址變換地址變換機(jī)構(gòu)機(jī)構(gòu)CacheCache地址地址寄存器寄存器CARCARCacheCache存儲體存儲體替換控制部件替換控制部件CPUCPU不不命命中中命命中中單字寬單字寬多多字字寬寬地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線塊塊10.5 Cache 存儲器存儲器vCache 基本概念1、 “塊

40、”的概念（block，block frame ） Cache與主存之間數(shù)據(jù)交換的單位。 Cache存儲器中，把Cache和主存各分成若干塊。 主存與Cache中塊的數(shù)目不同但塊的大小相等。 塊的大小通常以在主存的一個讀/寫周期中能訪問的數(shù)據(jù)長度為限，常為幾十字節(jié)。（例：32B，64B，128B）10.5 Cache 存儲器存儲器vCache 基本概念2、 Cache的命中率 CPU訪存時，信息恰巧在Cache中的概率。h=Nc/（Nc+Nm） 其中： Nc表示程序執(zhí)行期間Cache完成存取的總次數(shù)， Nm表示程序執(zhí)行期間主存完成存取的總次數(shù)，h即為命中率（hit rate）。1- h叫做缺失率

41、、失效率、不命中率。（miss rate）10.5 Cache 存儲器存儲器vCache 基本概念3、Cache/主存系統(tǒng)的平均訪問時間（周期）tata=htc+(1-h)tm 其中tc表示命中時即Cache的訪問周期；tm表示未命中時即主存的訪問周期；1-h表示未命中率。10.5 Cache 存儲器存儲器vCache 基本概念4、Cache的訪問效率eetc/tatc/htc(1-h)tm 1/h+(1-h)(tm/tc)設(shè)r=tm/tc表示主存慢于cache的倍率，則有訪問效率：e1/h+(1-h)r = 1/r+(1-r)h 10.5 Cache 存儲器存儲器vCache 基本概念例 C

42、PU執(zhí)行一段程序時，Cache完成存取的次數(shù)1900次，主存完成存取的次數(shù)為100次，已知Cache的存取周期為1ns，主存存取周期為6ns，求Cache/主存系統(tǒng)的效率和平均訪問時間。 解：h = Nc/(Nc+Nm) = 1900/(1900+100) = 0.95r = tm/tc = 6ns/1ns = 6e = 1/r+(1-r)h = 1/6+(1-6)X0.95 = 80.0%ta= tc/e = 1ns/0.80 = 1.25nsta= h*tc+(1-h)tm = 0.95X1+0.05X6=1.25nse = tc/ta = 1/1.25 = 80.0%10.5 Cache

43、 存儲器存儲器v主存與cache的地址映射和地址變換 主存cache地址映射（mapping）：把存放在主存中的程序按某種規(guī)則裝入cache中，并依此建立主存地址與cache地址的對應(yīng)關(guān)系，即塊表。 塊表判斷Cache命中以及實現(xiàn)地址映射的表格， 由硬件實現(xiàn)，其字?jǐn)?shù)等于Cache的塊數(shù)。 主存cache地址變換：程序運(yùn)行時，根據(jù)地址映射把主存地址即MAR內(nèi)容變換成cache地址即CAR內(nèi)容。10.5 Cache 存儲器存儲器v主存與cache的地址映射和地址變換（1）全相聯(lián)映射及其地址變換（2）直接映射及地址變換（3）組相聯(lián)映射及其地址變換10.5 Cache 存儲器存儲器vcache地址變換

44、（1）全相聯(lián)映射及其地址變換 允許主存中的每一個塊可以映射到Cache的任何一塊位置上塊塊0塊塊1塊塊2047主存主存全相聯(lián)映射全相聯(lián)映射塊塊0 塊塊1塊塊15CacheCache10.5 Cache 存儲器存儲器vcache地址變換（1）全相聯(lián)映射及其地址變換 主存地址格式: 例:某機(jī)主存容量為1MB, Cache容量為8KB，若以字節(jié)編址，每512B為一塊,則主存有2048塊, Cache有16塊.主存塊號主存塊號塊內(nèi)地址塊內(nèi)地址塊號塊號(0塊塊)塊內(nèi)存儲單元塊內(nèi)存儲單元(0-511)(0-511)塊號塊號(1塊塊)塊內(nèi)存儲單元塊內(nèi)存儲單元(0-511)(0-511)塊號塊號(2047塊塊

45、)塊內(nèi)存儲單元塊內(nèi)存儲單元(0-511)(0-511)0000 0000 000 0 0000 00000000 0000 000 1 1111 11110000 0000 001 0 0000 00000000 0000 001 1 1111 11111111 1111 111 0 0000 00001111 1111 111 1 1111 111110.5 Cache 存儲器存儲器vcache地址變換（1）全相聯(lián)映射及其地址變換 Cache地址格式: 例:某機(jī)主存容量為1MB, Cache容量為8KB，若以字節(jié)編址，每512B為一塊,則主存有2048塊, Cache有16塊.Cache塊號

46、塊號塊內(nèi)地址塊內(nèi)地址塊號塊號(0塊塊)塊內(nèi)存儲單元塊內(nèi)存儲單元(0-511)(0-511)塊號塊號(1塊塊)塊內(nèi)存儲單元塊內(nèi)存儲單元(0-511)(0-511) 塊號塊號(2047塊塊)塊內(nèi)存儲單元塊內(nèi)存儲單元(0-511)(0-511)0 000 0 0000 00000 000 1 1111 11110 001 0 0000 00000 001 1 1111 11111 111 0 0000 00001 111 1 1111 111110.5 Cache 存儲器存儲器vcache地址變換（1）全相聯(lián)映射及其地址變換主存塊號主存塊號B(B(標(biāo)志字段標(biāo)志字段) )塊內(nèi)地址塊內(nèi)地址WWCache

47、Cache塊號塊號b b塊內(nèi)地址塊內(nèi)地址ww主存塊號主存塊號B BCacheCache塊號塊號b bB Bb b比較比較命中命中MARMARCARCAR 全相聯(lián)映射的地址變換全相聯(lián)映射的地址變換不命中則不命中則訪問主存訪問主存目錄表（目錄表（CbCb個字）個字）10.5 Cache 存儲器存儲器v cache地址變換（1）全相聯(lián)映射及其地址變換v優(yōu)缺點(diǎn) (1) 優(yōu)點(diǎn)：塊沖突概率最低，只有當(dāng)Cache中全部裝滿后，才有可能出現(xiàn)塊沖突，塊分配靈活； (2) 缺點(diǎn)：代價較高（CAM），相聯(lián)比較的時間較長，影響cache的速度。10.5 Cache 存儲器存儲器v cache地址變換（2）直接映射及其

48、地址變換 首先將主存按cache的大小分區(qū)，然后各個區(qū)仍與cache一樣分成塊：各區(qū)內(nèi)的塊數(shù)、塊長均同cache。 映射的規(guī)則是：主存各區(qū)中相同序號的塊只能映射到cache中相應(yīng)序號的塊中。 MAR內(nèi)容即主存地址形式為：區(qū)號E+塊號B+塊內(nèi)地址W CAR內(nèi)容即cache地址仍是：塊號b+塊內(nèi)地址w 映射圖如下：10.5 Cache 存儲器存儲器v cache地址變換（2）直接映射及其地址變換 主存地址格式: Cache地址格式:00塊塊01塊塊10塊塊11塊塊000塊塊001塊塊010塊塊011塊塊100塊塊101塊塊110塊塊111塊塊主存主存cache0區(qū)區(qū)1區(qū)區(qū) CacheCache塊號

49、塊號 區(qū)號區(qū)號塊內(nèi)地址塊內(nèi)地址塊內(nèi)地址塊內(nèi)地址區(qū)內(nèi)塊號區(qū)內(nèi)塊號CacheCache塊號塊號10.5 Cache 存儲器存儲器v cache地址變換（2）直接映射及其地址變換塊號塊號B B塊內(nèi)地址塊內(nèi)地址WW區(qū)號區(qū)號E EMARMAR塊號塊號b b塊內(nèi)地址塊內(nèi)地址wwCARCAR1/w1/w選擇信號選擇信號送送CPUCPU比較比較相等相等不等不等訪問主存訪問主存區(qū)號區(qū)號E E數(shù)據(jù)數(shù)據(jù)D0D0 數(shù)據(jù)數(shù)據(jù)D1D1數(shù)據(jù)數(shù)據(jù)Dn-1Dn-1E ED0D0D1D1Dn-1Dn-1cachecache多路選擇器（多路選擇器（ww中選中選1 1）10.5 Cache 存儲器存儲器v cache地址變換（2）直

50、接映射及其地址變換v優(yōu)缺點(diǎn) (1) 優(yōu)點(diǎn)：硬件實現(xiàn)簡單，成本低，訪問速度較快。 (2) 缺點(diǎn)：Cache的空間利用率低,塊沖突較多,命中率也低。10.5 Cache 存儲器存儲器v cache地址變換（3）組相聯(lián)映射及其地址變換 主存先按cache大小分成若干個區(qū)；主存與cache的各區(qū)內(nèi)再分成大小相等的組；各組再分成大小相等的塊。 組間采用直接映射：主存不同區(qū)中同序號的組只能映射到cache中同序號的組。 組內(nèi)各塊采用全相聯(lián)映射：一個組內(nèi)各個塊可映射到cache中對應(yīng)組中的任一塊的位置。10.5 Cache 存儲器存儲器v cache地址變換（3）組相聯(lián)映射及其地址變換 主存地址形式：區(qū)號E

51、+組號G+組內(nèi)塊號B+塊內(nèi)地址W cache地址形式：組號g+組內(nèi)塊號b+塊內(nèi)地址w000塊塊001塊塊010塊塊011塊塊100塊塊101塊塊110塊塊111塊塊主存主存第第0組組第第1組組第第0組組第第1組組第第0區(qū)區(qū)第第1區(qū)區(qū)00塊塊01塊塊10塊塊11塊塊第第0組組第第1組組cache10.5 Cache 存儲器存儲器v cache地址變換（3）組相聯(lián)映射及其地址變換CARCAR區(qū)號區(qū)號E E組號組號G G組內(nèi)塊號組內(nèi)塊號B B塊內(nèi)地址塊內(nèi)地址W WMARMAR組號組號g g組內(nèi)塊號組內(nèi)塊號b b塊內(nèi)地址塊內(nèi)地址w w比較比較不命中不命中訪問主存訪問主存命中命中訪問訪問Cache區(qū)號區(qū)

52、號E E 主存組內(nèi)塊號主存組內(nèi)塊號B BCacheCache組內(nèi)塊號組內(nèi)塊號b b塊表塊表注意注意: :在在組組相聯(lián)映射相聯(lián)映射中中, ,判斷高判斷高速緩存命速緩存命中的標(biāo)志中的標(biāo)志是區(qū)號和是區(qū)號和塊號塊號. .塊表：每組一個，行數(shù)等于組內(nèi)分塊時塊塊表：每組一個，行數(shù)等于組內(nèi)分塊時塊的個數(shù)。每行記錄了主存某塊送入的個數(shù)。每行記錄了主存某塊送入cachecache時時原在主存的區(qū)號、組內(nèi)塊號及放入原在主存的區(qū)號、組內(nèi)塊號及放入cachecache中中的組內(nèi)塊號。的組內(nèi)塊號。10.5 Cache 存儲器存儲器v cache地址變換例題：某機(jī)主存容量為1MB，Cache容量為8KB，每塊512B，如

53、果采用直接映射，請回答:(1) 分別寫出主存地址格式和Cache地址格式;(2) 畫出直接映射及地址變換圖;(3)主存地址為0022AH的單元在Cache中什么位置?10.5 Cache 存儲器存儲器v cache地址變換例題：某機(jī)主存容量為1MB，Cache容量為8KB，每塊512B，如果采用直接映射，請回答:(1) 分別寫出主存地址格式和Cache地址格式;解：主存地址格式： Cache地址格式：塊內(nèi)地址塊內(nèi)地址(9位位) 區(qū)內(nèi)塊號區(qū)內(nèi)塊號(4位位)區(qū)號區(qū)號(7位位)塊內(nèi)地址塊內(nèi)地址(9位位)區(qū)內(nèi)塊號區(qū)內(nèi)塊號(4位位)10.5 Cache 存儲器存儲器塊塊0塊塊1塊塊15Cache.0區(qū)區(qū)

54、1區(qū)區(qū)塊塊 0 塊塊 1 塊塊15 塊塊16塊塊17 塊塊31 塊塊2047塊塊2032塊塊2033 127區(qū)區(qū)主存主存7位位4位位9位位區(qū)號區(qū)號G區(qū)內(nèi)塊號區(qū)內(nèi)塊號b塊內(nèi)地址塊內(nèi)地址主存地址主存地址比較比較區(qū)號區(qū)號不不命命中中,訪訪問問主主存存Cache地址地址01b15命中命中,MARCAR4位位9位位則根據(jù)則根據(jù)CAR的內(nèi)的內(nèi)容訪問容訪問Cache10.5 Cache 存儲器存儲器v cache地址變換例題：某機(jī)主存容量為1MB，Cache容量為8KB，每塊512B，如果采用直接映射，請回答:(3)主存地址為0022AH的單元在Cache中什么位置?解：0022AH=(0000 0000

55、0010 0010 1010)2區(qū)區(qū)(0區(qū)區(qū))區(qū)內(nèi)塊號區(qū)內(nèi)塊號(1塊塊)塊內(nèi)地址塊內(nèi)地址(42字字)10.5 Cache 存儲器存儲器v cache地址變換例題： 在一個采用組相聯(lián)映射方式的Cache系統(tǒng)中，主存和Cache均按字節(jié)編址，按字訪問，字長為64位。Cache的容量為256KB，主存的容量為64MB。Cache的每一組有8塊，每塊有8個字。要求采用按地址訪問方式構(gòu)成相聯(lián)目錄表，實現(xiàn)主存地址到Cache地址的變換，并采用8個相等比較電路。(1) 給出主存和Cache的地址格式，并標(biāo)出各字段長度.(2) 計算相聯(lián)目錄表的地址個數(shù)。(3) 設(shè)計相聯(lián)目錄表每個地址中所存內(nèi)容的格式，并標(biāo)出每

56、一個字段的長度。(4) 計算每個比較電路的位數(shù)。(5) Cache地址的哪些字段可從主存地址直接得到？哪些字段必須從相聯(lián)目錄表得到？10.5 Cache 存儲器存儲器v cache地址變換例題： 在一個采用組相聯(lián)映射方式的Cache系統(tǒng)中，主存和Cache均按字節(jié)編址，按字訪問，字長為64位。Cache的容量為256KB，主存的容量為64MB。Cache的每一組有8塊，每塊有8個字。要求采用按地址訪問方式構(gòu)成相聯(lián)目錄表，實現(xiàn)主存地址到Cache地址的變換，并采用8個相等比較電路。(1) 給出主存和Cache的地址格式，并標(biāo)出各字段長度.主存地址格式為主存地址格式為: :塊內(nèi)地址塊內(nèi)地址W組內(nèi)塊

57、號組內(nèi)塊號B區(qū)內(nèi)組號區(qū)內(nèi)組號G區(qū)號區(qū)號E(8)64M/256K64M/256K2 28 8256K256K/(8/(8塊塊/ /組組* *8 8字字/ /塊塊* *8 8字節(jié)字節(jié)/ /字字) )2 29 9(9)8 8塊塊/ /組組2 23 3(3)8 8字字/ /塊塊* *8 8字節(jié)字節(jié)/ /字字2 26 6(6)CacheCache地址格式為地址格式為: :塊內(nèi)地址塊內(nèi)地址w組內(nèi)塊號組內(nèi)塊號b區(qū)內(nèi)組號區(qū)內(nèi)組號g(9)(3)(6)10.5 Cache 存儲器存儲器v cache地址變換例題： 在一個采用組相聯(lián)映射方式的Cache系統(tǒng)中，主存和Cache均按字節(jié)編址，按字訪問，字長為64位。C

58、ache的容量為256KB，主存的容量為64MB。Cache的每一組有8塊，每塊有8個字。要求采用按地址訪問方式構(gòu)成相聯(lián)目錄表，實現(xiàn)主存地址到Cache地址的變換，并采用8個相等比較電路。(2) 計算相聯(lián)目錄表的地址個數(shù)。塊內(nèi)地址塊內(nèi)地址組內(nèi)塊號組內(nèi)塊號區(qū)內(nèi)組號區(qū)內(nèi)組號區(qū)號區(qū)號(8位位)(9位位)(3位位)(6位位)主存地址格式為主存地址格式為: :相聯(lián)目錄表的地址個數(shù)是相聯(lián)目錄表的地址個數(shù)是29512個個10.5 Cache 存儲器存儲器v cache地址變換例題： 在一個采用組相聯(lián)映射方式的Cache系統(tǒng)中，主存和Cache均按字節(jié)編址，按字訪問，字長為64位。Cache的容量為256KB

59、，主存的容量為64MB。Cache的每一組有8塊，每塊有8個字。要求采用按地址訪問方式構(gòu)成相聯(lián)目錄表，實現(xiàn)主存地址到Cache地址的變換，并采用8個相等比較電路。(3) 設(shè)計相聯(lián)目錄表每個地址中所存內(nèi)容的格式，并標(biāo)出每一個字段的長度。相聯(lián)目錄表每個地址格式：共相聯(lián)目錄表每個地址格式：共8組，每組組，每組3個字段個字段塊內(nèi)地址塊內(nèi)地址W組內(nèi)塊號組內(nèi)塊號B區(qū)內(nèi)組號區(qū)內(nèi)組號G區(qū)號區(qū)號E(8)(9)(3)(6)主存地址格式為主存地址格式為: :CacheCache地址格式為地址格式為: :塊內(nèi)地址塊內(nèi)地址w組內(nèi)塊號組內(nèi)塊號b區(qū)內(nèi)組號區(qū)內(nèi)組號g(9)(3)(6)E； B(8位位) (3位位)共共11位位

60、b(3)e(1)E； B(8位位) (3位位)共共11位位b(3)e(1)10.5 Cache 存儲器存儲器v cache地址變換例題： 在一個采用組相聯(lián)映射方式的Cache系統(tǒng)中，主存和Cache均按字節(jié)編址，按字訪問，字長為64位。Cache的容量為256KB，主存的容量為64MB。Cache的每一組有8塊，每塊有8個字。要求采用按地址訪問方式構(gòu)成相聯(lián)目錄表，實現(xiàn)主存地址到Cache地址的變換，并采用8個相等比較電路。(4)計算每個比較電路的位數(shù)。解：每個比較電路的位數(shù)是11位。(5)Cache地址的哪些字段可從主存地址直接得到？哪些字段必須從相聯(lián)目錄表得到？ 解：Cache地址組號g字段