第五章6寄存器ppt課件

1、第六節(jié)第六節(jié) 數(shù)碼寄存器與移位寄存器數(shù)碼寄存器與移位寄存器第六節(jié)第六節(jié) 數(shù)碼寄存器與移位寄存器數(shù)碼寄存器與移位寄存器 寄存器按功能劃分為基本寄存器和移位寄存器。基本寄存器按功能劃分為基本寄存器和移位寄存器?；炯拇嫫髦荒懿⑿兴腿?、并行輸出數(shù)據(jù)；移位寄存器分為左寄存器只能并行送入、并行輸出數(shù)據(jù)；移位寄存器分為左移、右移和雙向移位，數(shù)據(jù)可以并入并出、并入串出、串移、右移和雙向移位，數(shù)據(jù)可以并入并出、并入串出、串入串出和串入并出等。入串出和串入并出等。寄存器寄存器:是數(shù)字系統(tǒng)中用來(lái)存儲(chǔ)代碼或數(shù)據(jù)的邏輯部件。是數(shù)字系統(tǒng)中用來(lái)存儲(chǔ)代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。它的主要組成部分是觸發(fā)器。

2、 一個(gè)觸發(fā)器能存儲(chǔ)一個(gè)觸發(fā)器能存儲(chǔ)1位二進(jìn)制代碼，存儲(chǔ)位二進(jìn)制代碼，存儲(chǔ) n 位二進(jìn)制代位二進(jìn)制代碼的寄存器需要用碼的寄存器需要用 n 個(gè)觸發(fā)器組成。寄存器實(shí)際上是若干個(gè)觸發(fā)器組成。寄存器實(shí)際上是若干觸發(fā)器的集合。觸發(fā)器的集合。一、數(shù)碼寄存器一、數(shù)碼寄存器（一單拍工作方式數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器存儲(chǔ)二進(jìn)制數(shù)碼的時(shí)序電路組件，具有接存儲(chǔ)二進(jìn)制數(shù)碼的時(shí)序電路組件，具有接收和寄存二進(jìn)制數(shù)碼的邏輯功能。收和寄存二進(jìn)制數(shù)碼的邏輯功能。012310111213DDDDQQQQnnnn（二雙拍工作方式數(shù)碼寄存器（二雙拍工作方式數(shù)碼寄存器00000123nnnnQQQQ1 1、異步清零、異步清零2 2、

3、送數(shù)、送數(shù)012310111213DDDDQQQQnnnn3 3、CR=1CR=1、CPCP上升沿以外的時(shí)間，寄存器保持。上升沿以外的時(shí)間，寄存器保持。（三四位集成寄存器（三四位集成寄存器74Xl7574X175的功能表的功能表二、移位寄存器二、移位寄存器 所謂所謂 “移位移位”，就是將寄存器所存各位，就是將寄存器所存各位 數(shù)據(jù)，在每數(shù)據(jù)，在每個(gè)移位脈沖個(gè)移位脈沖CP的作用下，向左或向右移動(dòng)一位。根據(jù)的作用下，向左或向右移動(dòng)一位。根據(jù)移位方向，常把它分成左移寄存器、右移寄存器移位方向，常把它分成左移寄存器、右移寄存器 和和 雙向雙向移位寄存器三種：移位寄存器三種：寄存器寄存器左移左移(a)寄存

4、器寄存器右移右移(b)寄存器寄存器雙向雙向移位移位(c) 根據(jù)移位數(shù)據(jù)根據(jù)移位數(shù)據(jù)的輸入輸出方式的輸入輸出方式 , 可分為四種電路結(jié)可分為四種電路結(jié)構(gòu)：構(gòu)： 串入串出，串入串出，串入并出，串入并出，并入串出，并入串出，并入并入 并出。并出。FFFFFFFF串入串出串入串出入入出出FFFFFFFF串入并出串入并出入入出出FFFFFFFF并入串出并入串出出出FFFFFFFF并入并出并入并出出出 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF3 FF0 FF1 FF2 ( (一一) )單向移位寄存器單向移位寄存器（a a電路電路串行數(shù)據(jù)輸串行數(shù)據(jù)輸

5、入端入端串行數(shù)據(jù)輸串行數(shù)據(jù)輸出端出端并行數(shù)據(jù)輸并行數(shù)據(jù)輸出端出端1. 4位右移寄存器位右移寄存器D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1 =D1 = Q0nQ2n+1 =D2 =Qn1Q3n+1 =D3 = Qn22、寫出激勵(lì)方程：、寫出激勵(lì)方程：3、寫出狀態(tài)方程：、寫出狀態(tài)方程：(b). (b). 工作原理工作原理 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 D2=Qn1D0 D1 D2 D3 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2

6、 FF31CP 后后2CP 后后3CP 后后4CP 后后1101 1 Q0n+1=DSIQ1n+1 = Q0nQ2n+1 =Qn1Q3n+1 =Qn2 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 1011 DSI CP 1 1 0 1 1 2 4 3 5 6 8 7 0 0 0 0 0 DSI =11010000,從高位開始輸入從高位開始輸入 串串行行輸輸出出 并并行行輸輸出出DPO 經(jīng)過(guò)經(jīng)過(guò)4個(gè)個(gè)CP脈沖作用后，從脈沖作用后，從DS 端串行輸入的數(shù)碼就可以端串行輸入的數(shù)碼就可以從從Q0 Q1 Q2 Q3并行輸出

7、。并行輸出。 串入串入并出并出 經(jīng)過(guò)經(jīng)過(guò)7個(gè)個(gè)CP脈沖作用后，從脈沖作用后，從DSI 端串行輸入的數(shù)碼就可以端串行輸入的數(shù)碼就可以從從DO 端串行輸出。端串行輸出。 串入串入串出串出 Q0 Q1 Q2 Q3(DSO) 2 2 左移寄存器左移寄存器 3 雙向移位寄存器 將右移寄存器和左移寄存器組合起來(lái)，并引入一控制端S便構(gòu)成既可左移又可右移的雙向移位寄存器。左移寄存器的結(jié)構(gòu)特點(diǎn)：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。左移寄存器的結(jié)構(gòu)特點(diǎn)：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。1DC1RQ1DQRC1Q1D1DC1C1RQRCPCRD01DFF0FF1FF23FF20并 行 輸 出3QQ1QQ

8、ID串行輸入串行輸出2D3DD0=Q1、D1=Q2、D2=Q3、D3=DI當(dāng)當(dāng)S=1時(shí)，時(shí)，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實(shí)現(xiàn)右移操作；，實(shí)現(xiàn)右移操作；其中，其中，DSR為右移串行輸入端，為右移串行輸入端，DSL為左移串行輸入端。為左移串行輸入端。當(dāng)當(dāng)S=0時(shí)，時(shí)，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實(shí)現(xiàn)左移操，實(shí)現(xiàn)左移操作。作。RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左

9、移）移位控制SS=1：右移S=0：左移并 行 輸 出10QSDSDSR201QSQSD312QSQSDSLDSQSD23三、四位雙向集成移位寄存器三、四位雙向集成移位寄存器74X19474X19474X197的功能表的功能表1.用用74X194構(gòu)成環(huán)形計(jì)數(shù)器構(gòu)成環(huán)形計(jì)數(shù)器環(huán)形計(jì)數(shù)器的狀態(tài)圖環(huán)形計(jì)數(shù)器的狀態(tài)圖四. 74X194應(yīng)用2.用用74X194構(gòu)成扭環(huán)計(jì)數(shù)器構(gòu)成扭環(huán)計(jì)數(shù)器扭環(huán)計(jì)數(shù)器的狀態(tài)圖扭環(huán)計(jì)數(shù)器的狀態(tài)圖3.移位寄存器構(gòu)成的序列信號(hào)發(fā)生器移位寄存器構(gòu)成的序列信號(hào)發(fā)生器302302QQQQQQDLS小小 結(jié)結(jié) 時(shí)序邏輯電路一般由組合電路和存儲(chǔ)電路兩部分構(gòu)成。時(shí)序邏輯電路一般由組合電路和存儲(chǔ)

10、電路兩部分構(gòu)成。它們?cè)谌我粫r(shí)刻的輸出不僅是當(dāng)前輸入信號(hào)的函數(shù)，而且它們?cè)谌我粫r(shí)刻的輸出不僅是當(dāng)前輸入信號(hào)的函數(shù)，而且還與電路原來(lái)的狀態(tài)有關(guān)。時(shí)序電路可分為同步和異步兩還與電路原來(lái)的狀態(tài)有關(guān)。時(shí)序電路可分為同步和異步兩大類。邏輯方程組、狀態(tài)表、狀態(tài)圖和時(shí)序圖從不同方面大類。邏輯方程組、狀態(tài)表、狀態(tài)圖和時(shí)序圖從不同方面表達(dá)了時(shí)序電路的邏輯功能，是分析和設(shè)計(jì)時(shí)序電路的主表達(dá)了時(shí)序電路的邏輯功能，是分析和設(shè)計(jì)時(shí)序電路的主要依據(jù)和手段。要依據(jù)和手段。 時(shí)序電路的分析，首先按照給定電路列出各邏輯時(shí)序電路的分析，首先按照給定電路列出各邏輯方程組、進(jìn)而列出狀態(tài)表、畫出狀態(tài)圖和時(shí)序圖，最后方程組、進(jìn)而列出狀態(tài)表

11、、畫出狀態(tài)圖和時(shí)序圖，最后分析得到電路的邏輯功能。分析得到電路的邏輯功能。 時(shí)序電路的設(shè)計(jì)，首先根據(jù)邏輯功能的需求，導(dǎo)時(shí)序電路的設(shè)計(jì)，首先根據(jù)邏輯功能的需求，導(dǎo)出原始狀態(tài)圖或原始狀態(tài)表，有必要時(shí)需進(jìn)行狀態(tài)化簡(jiǎn)，出原始狀態(tài)圖或原始狀態(tài)表，有必要時(shí)需進(jìn)行狀態(tài)化簡(jiǎn)，繼而對(duì)狀態(tài)進(jìn)行編碼，然后根據(jù)狀態(tài)表導(dǎo)出激勵(lì)方程組繼而對(duì)狀態(tài)進(jìn)行編碼，然后根據(jù)狀態(tài)表導(dǎo)出激勵(lì)方程組和輸出方程組，最后畫出邏輯圖完成設(shè)計(jì)任務(wù)。和輸出方程組，最后畫出邏輯圖完成設(shè)計(jì)任務(wù)。小小 結(jié)結(jié) 用已有的用已有的M進(jìn)制集成計(jì)數(shù)器可以構(gòu)成任意進(jìn)制計(jì)數(shù)進(jìn)制集成計(jì)數(shù)器可以構(gòu)成任意進(jìn)制計(jì)數(shù)器，方法有：異步清零法、同步清零法、異步置數(shù)法和同器，方法有：

12、異步清零法、同步清零法、異步置數(shù)法和同步置數(shù)法。步置數(shù)法。 當(dāng)當(dāng)MN時(shí)，用一片時(shí)，用一片M進(jìn)制計(jì)數(shù)器即可；當(dāng)進(jìn)制計(jì)數(shù)器即可；當(dāng)MN時(shí)，時(shí)，需要多片需要多片M進(jìn)制計(jì)數(shù)器級(jí)聯(lián)構(gòu)成。進(jìn)制計(jì)數(shù)器級(jí)聯(lián)構(gòu)成。小小 結(jié)結(jié) 計(jì)數(shù)器是一種常用的時(shí)序邏輯器件，在計(jì)算機(jī)和其他數(shù)計(jì)數(shù)器是一種常用的時(shí)序邏輯器件，在計(jì)算機(jī)和其他數(shù)字系統(tǒng)中起著重要作用。計(jì)數(shù)器可以統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)，字系統(tǒng)中起著重要作用。計(jì)數(shù)器可以統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)，也可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖。也可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖。 寄存器用于存放數(shù)據(jù)和指令。分為數(shù)碼寄存器和移寄存器用于存放數(shù)據(jù)和指令。分為數(shù)碼寄存器和移位寄存器。數(shù)碼寄存器只能并行送入、并行輸出數(shù)據(jù)；移位寄存器。數(shù)碼寄存器只能并行送入、并行輸出數(shù)據(jù)；移位寄存器分為左移、右移和雙向移位，數(shù)據(jù)可以并入