數(shù)電課件第二篇第3章(6-1)

1、集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程2003 2004學(xué)年第學(xué)年第1學(xué)期學(xué)期自動(dòng)化自動(dòng)化(控制系控制系) 01010103班班集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC第二篇第二篇 數(shù)字電路和系統(tǒng)數(shù)字電路和系統(tǒng)第三章第三章 組合邏輯電路組合邏輯電路集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC第三章第三章 組合邏輯電路組合邏輯電路組合邏輯電路的分析方法組合邏輯電路的分析方法： 1 寫(xiě)出每一個(gè)輸出的邏輯函數(shù)表達(dá)式； 2 在給定各個(gè)變量的取值后，列出真值表； 3 最后確定電路的邏輯功能。組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)方法： 1 根據(jù)題

2、意或給定功能找出輸入和輸出的邏輯變量; 2 列出真值表; 3 求出各個(gè)輸出的邏輯表達(dá)式(通常用卡諾圖法簡(jiǎn)化); 4 用規(guī)定的邏輯門(mén)畫(huà)出整個(gè)邏輯電路圖。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC2.3.1 編碼器編碼器二進(jìn)制編碼器二進(jìn)制編碼器二二十進(jìn)制編碼器十進(jìn)制編碼器優(yōu)先編碼器優(yōu)先編碼器特定對(duì)象 二進(jìn)制代碼2n個(gè)特定對(duì)象 n位二進(jìn)制代碼09十個(gè)數(shù)字 4位BCD代碼對(duì)待編碼對(duì)象按優(yōu)先權(quán)高低進(jìn)行編碼，優(yōu)先權(quán)可預(yù)先設(shè)計(jì)集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC2.3.2 譯碼器譯碼器二進(jìn)制代碼 特定對(duì)象二進(jìn)制譯碼器二進(jìn)制譯碼器n位二進(jìn)制代碼 2n個(gè)特定對(duì)象二進(jìn)制譯碼器的擴(kuò)展二進(jìn)制譯碼器的擴(kuò)展

3、二進(jìn)制譯碼器的應(yīng)用二進(jìn)制譯碼器的應(yīng)用譯碼器的每個(gè)輸出是對(duì)應(yīng)輸入變量的最小項(xiàng)，而任何一個(gè)函數(shù)都可以表示為最小項(xiàng)之和。所以，譯碼器可以實(shí)現(xiàn)各種邏輯函數(shù)功能。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDCLED顯示器顯示器有有共陽(yáng)共陽(yáng)和和共陰共陰結(jié)構(gòu)結(jié)構(gòu)公共電極a bcdefgh公共電極LCD顯示器顯示器需要用需要用交流電壓交流電壓驅(qū)動(dòng)驅(qū)動(dòng)二二十進(jìn)制十進(jìn)制譯譯碼器碼器4位BCD代碼 09十個(gè)數(shù)字（顯示譯碼器）（顯示譯碼器）集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC2.3.3 數(shù)值比較器數(shù)值比較器1位數(shù)值比較器位數(shù)值比較器CiBiAiLiEiGi多位數(shù)值比較器多位數(shù)值比較器 4位數(shù)值比較器labA

4、3A1A0B3A2B2B1B0本四位數(shù)碼輸入低位比較結(jié)果輸入LABLA=BLAB比較結(jié)果輸出集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC數(shù)值比較器的級(jí)聯(lián)數(shù)值比較器的級(jí)聯(lián)集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC2.3.4 二進(jìn)制加法器二進(jìn)制加法器 數(shù)字系統(tǒng)要完成各種復(fù)雜運(yùn)算和操作，首先必須具備加、減、乘、除四種最基本的算術(shù)運(yùn)算。 而在數(shù)字電路中，又只需具有加法運(yùn)算和移位操作就能實(shí)現(xiàn)乘除法的運(yùn)算。所以，加法電路是最基本的。 在加法電路中半加電路和全加電路又是最低層的。一、一位加法器 半加器半加器僅由兩數(shù)據(jù)相應(yīng)位相加，不計(jì)進(jìn)位。若相應(yīng)位為 、 ，相加后產(chǎn)生半加和為 ，向高位進(jìn)位為 。iBiS

5、iAiC集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC由此得到真值表：iiiiiiiiBACBABAS=+= 由異或門(mén)、與門(mén)實(shí)現(xiàn)的電路：由真值表得到兩個(gè)輸出函數(shù)式：1011010101100000進(jìn)位半加和加數(shù)被加數(shù)輸 出輸 入iBiSiCiA集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC 全部由與非門(mén)實(shí)現(xiàn)必須把函數(shù)式變換成與非-與非表達(dá)式：iiiiiBABAC=iiiiiBABAS+=iiiiiiiiBBAABABA+=)()(iiiiiiBABBAA+=iiiiBABA)(+=iiiiiiBABBAA+=iiiiiiBABBAA=集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC全部用與非門(mén)的

6、邏輯電路圖為：iiiiiBABAC=iiiiiiiBABBAAS =實(shí)際上 中的 項(xiàng)是提取公共項(xiàng)得到的，這可用卡諾圖來(lái)說(shuō)明：iSiiBA在二次包圍“1”方格時(shí)，把“0”格也當(dāng)作“1”包圍了，因此需要把該格除去，用式子表示即為：iiiiiBABAS)(+=集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC 全部用或非門(mén)實(shí)現(xiàn)必須把函數(shù)式變換成或非-或非表達(dá)式?？ㄖZ圖中包圍“0”格得或與表達(dá)式后，由二次求反得到：iiiiiiiiiBABABABAS+=+=)(iiiBAC+=電路圖為：集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC半加器內(nèi)部的電路不管采用何種邏輯實(shí)現(xiàn)，都用邏輯符號(hào)表示：國(guó)標(biāo)符號(hào)習(xí)慣符號(hào)

7、一位全加器一位全加器能實(shí)現(xiàn)二個(gè)加數(shù)的對(duì)應(yīng)位與相鄰低位的進(jìn)位一起相加的加法電路全加器的邏輯符號(hào)國(guó)標(biāo)符號(hào)國(guó)標(biāo)符號(hào)習(xí)慣符號(hào)習(xí)慣符號(hào)集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC【例例】試分別用以下邏輯實(shí)現(xiàn)全加器電路： （1）與非門(mén)（可以用非門(mén)）； （2）半加器和或門(mén)； （3）與或非門(mén)（可以用非門(mén)）。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDCiAiB1iCiSiC0110011111100111010101001101100101000000結(jié)果輸出全加器輸入從表可得到二個(gè)輸出函數(shù)如下：) 7 , 4 , 2 , 1 (1111mCBACBACBACBASiiiiiiiiiiiii=+=) 7 ,

8、 6 , 5 , 3 (1111mCBACBACBACBACiiiiiiiiiiiii=+=（1）由上式可用與非門(mén)實(shí)現(xiàn)，圖略。解：解：先列出真值表：集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC11=iHiiiiiCSCBAS1111)(+=+=+=iiiHiiHiiiiiiiiiiiiCBACCSBACBACBABAC（2）當(dāng)用半加器實(shí)現(xiàn)時(shí)，需對(duì)上述式子作變換。棋盤(pán)格異或邏輯關(guān)系邏輯電路圖01011010iA1iiCBiS00 01 11100111100100iA1iiCBiC00 01 111001集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC（3）與或非門(mén)實(shí)現(xiàn)求 時(shí)，把 作為輸入變量i

9、SiiiiCCBA,1iAiB1iCiSiC0110011111100111010101001101100101000000結(jié)果輸出全加器輸入全加器輸入全加器輸入結(jié)果輸出結(jié)果輸出AiBiCi-1CiSi0000000101010010111010001101101101011111集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC全加器輸入全加器輸入結(jié)果輸出結(jié)果輸出AiBiCi-1CiSi00000001010100101110100011011011010111110110011000000101111011 10iSiiBAiiCC1iiiiiiiiiiCCCBCACBAS11+=110100

10、000101 11 10iCiA1iiCB1011+=iiiiiiiCBCABAC集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDCiiiiiiiiiiCCCBCACBAS11+=11+=iiiiiiiCBCABAC邏輯電路圖邏輯電路圖集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC二、多位二進(jìn)制加法器二、多位二進(jìn)制加法器多位二進(jìn)制加法電路種類(lèi)很多，如4位并行輸入串行進(jìn)位加法電路，可由四個(gè)1位全加器組成，如圖所示： CI A B COCI A B COCI A B COCI A B CO0A0B1A1B2A2B3A3B0S1S2S3SCO這種加法方式稱為串行進(jìn)位串行進(jìn)位，其運(yùn)算速度比較低。在最不利的

11、情況下，每做一次加法運(yùn)算，需要經(jīng)過(guò)4個(gè)全加器的傳輸延遲時(shí)間，才能得到穩(wěn)定可靠的運(yùn)算結(jié)果。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC三、中規(guī)模集成超前進(jìn)位加法器三、中規(guī)模集成超前進(jìn)位加法器為提高運(yùn)算速度，必須設(shè)法減小或消除由于進(jìn)位信號(hào)逐級(jí)傳遞所消耗的時(shí)間。由于第i位的進(jìn)位輸入信號(hào) 是兩個(gè)加數(shù)中第i-1位以下各位數(shù)據(jù)的函數(shù)，即有 1iC),(012101211BBBBAAAAfCiiiii=因此，各超前進(jìn)位輸入信號(hào)的產(chǎn)生，可按圖示方案實(shí)現(xiàn)：集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC由一位全加器可知，其進(jìn)位信號(hào)為：1111)(+=+=+=iiiiiiiiiiiiiiiCPGCBABACBCA

12、BAC由此可得 五個(gè)進(jìn)位信號(hào)的邏輯函數(shù)：32101,CCCCC01=C00100000)(BACBABAC=+=001111011111)()(BABABACBABAC+=+=)()()(0011112222122222BABABABABACBABAC+=+=)()()()(00111122223333233333BABABABABABABACBABAC+=+=集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC由此畫(huà)出的電路如圖：TTL中規(guī)模集成芯片74LS283就是按此方法設(shè)計(jì)的一個(gè)4位超前進(jìn)位加法器電路。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC【例】設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，用74LS283

13、加法器將8421 BCD碼轉(zhuǎn)換成余三碼。 解：解：以8421碼為輸入、余三碼為輸出列出真值表。00111001110100010101111010010110000110101110001001101100101001000010100011000000輸 出輸 入DCBA3Y2Y1Y0Y由表可知：輸出即為輸入加3（即0011），所以有：00110123+= DCBAYYYY3A2A1A0A3B2B1B0BCICO3S2S1S0S3Y2Y1Y0YDCBA0174LS283集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC2.3.5 數(shù)據(jù)分配器和數(shù)據(jù)選擇器數(shù)據(jù)分配器和數(shù)據(jù)選擇器數(shù)據(jù)分配器和數(shù)據(jù)選擇器

14、大量應(yīng)用在數(shù)據(jù)采集和數(shù)字信號(hào)處理與通信系統(tǒng)中一、數(shù)據(jù)分配器一、數(shù)據(jù)分配器數(shù)據(jù)分配器是將一串行輸入數(shù)據(jù)，在n位地址的控制下，依次分配到2n個(gè)通道上去原理圖原理圖模擬圖模擬圖集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC稱為1/4分配器數(shù)據(jù)分配器電路圖數(shù)據(jù)分配器電路圖圖中Di是串行數(shù)據(jù)， A1A0是分配地址，0123,DDDD是四個(gè)輸出通道。在某種意義上，數(shù)據(jù)分配器是將串行輸入信號(hào)轉(zhuǎn)換成并行輸出。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC數(shù)據(jù)分配器實(shí)際上是一個(gè)譯碼器，A1A0當(dāng)作譯碼器的代碼輸入，Di作譯碼器的使能控制。因此，一個(gè)具有使能控制端的譯碼器又可作數(shù)據(jù)分配器一個(gè)具有使能控制端的譯碼器

15、又可作數(shù)據(jù)分配器。數(shù)據(jù)分配器真值表：數(shù)據(jù)分配器真值表：數(shù)據(jù)111Di1111Di1011Di1110Di11100 輸 出地址1A0A3D2D1D0DDiDiDiDiDi集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC二、數(shù)據(jù)選擇器二、數(shù)據(jù)選擇器在數(shù)字信號(hào)的傳輸過(guò)程中，有時(shí)需要從一組輸入數(shù)據(jù)中選出某一個(gè)來(lái)，或在多路數(shù)據(jù)采集系統(tǒng)中，選出某一路來(lái)。能實(shí)現(xiàn)這一功能的電路就是多路數(shù)據(jù)選擇器。原理圖模擬圖從數(shù)據(jù)的傳輸方式講，它是一個(gè)并行/串行的傳輸轉(zhuǎn)換電路。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC一個(gè)四選一(4/1)數(shù)據(jù)選擇器如圖所示：在使能控制端 時(shí)，其輸出函數(shù)為：0=EN真值表輸 入D3110D

16、2010D1100D000 001輸出使能EN1A0A Z010011012013AADAADAADAADZ+=120niiimD集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC 4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器電路符號(hào)電路符號(hào) 數(shù)據(jù)選擇器擴(kuò)展數(shù)據(jù)選擇器擴(kuò)展四片8選1數(shù)據(jù)選擇器(74HC251)和一片4選1數(shù)據(jù)選擇器(74HC253)構(gòu)成一個(gè)32選1的數(shù)據(jù)選擇器。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC【例】【例】試用一片CC14539雙4選1數(shù)據(jù)選擇器組成一個(gè)8選1的數(shù)據(jù)選擇器。可以適當(dāng)加附加門(mén)實(shí)現(xiàn)。解：解：采用分時(shí)制的工作方式：即高位地址A2為0時(shí)，第一片4/1選擇器工作，第二片禁止；高位

17、地址A2為1時(shí)，第1片禁止，第2片工作。14539CC1S2S10D11D12D13D20D21D22D23D1Y2Y1A0A14539CC1S2S10D11D12D13D20D21D22D23D1Y2Y1A0A110A1A2A0D1D2D3D4D5D6D7DY集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC從電路的輸出函數(shù)可知，數(shù)據(jù)選擇器是一個(gè)從電路的輸出函數(shù)可知，數(shù)據(jù)選擇器是一個(gè)與與-或表達(dá)式，而電路的結(jié)構(gòu)又是一個(gè)與或邏或表達(dá)式，而電路的結(jié)構(gòu)又是一個(gè)與或邏輯結(jié)構(gòu)。因此，輯結(jié)構(gòu)。因此，用數(shù)據(jù)選擇器可以產(chǎn)生各種用數(shù)據(jù)選擇器可以產(chǎn)生各種各樣的組合邏輯電路各樣的組合邏輯電路。用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)

18、的方法： 確定哪些變量作為選擇器的地址端輸入和數(shù)據(jù)端輸入； 畫(huà)出給定函數(shù)的卡諾圖，求出地址變量最小項(xiàng)所對(duì)應(yīng)的數(shù)據(jù)輸入端的邏輯關(guān)系； 畫(huà)出待實(shí)現(xiàn)的邏輯函數(shù)的邏輯圖。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC【例【例2.3.2】試用一片74LS151型8選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)CABCBBACBAfZ+=),(15174LSST2A0D1D2D3D4D5D6D7DYY1A0A解：解：選函數(shù)變量A、B、C從選擇器地址A2、A1、A0輸入，根據(jù)多路選擇器的原理，數(shù)據(jù)輸入端必定是常量0或1。為找出地址最小項(xiàng)對(duì)應(yīng)數(shù)據(jù)輸入端的關(guān)系，畫(huà)出卡諾圖，從圖中可直接求出各數(shù)據(jù)端的值。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)

19、基礎(chǔ)教程LDC據(jù)此，畫(huà)出的電路圖如下：集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC 【例】【例】試寫(xiě)出圖示電路輸出函數(shù)式，并說(shuō)明電路的邏輯功能是實(shí)現(xiàn)全加器和全減器功能。解：解：全加器和全加器進(jìn)位BACBAABCBACBAZ+=+=)O(4全減器差全減器借位ABCCBACBACBAZ+=1CBA=ABCBABCABAZ+=02ABCBA+=)(ABCCBACBACBAZ+=3CBA=集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC2.3.6 奇偶校驗(yàn)器奇偶校驗(yàn)器功能：功能：用來(lái)校驗(yàn)?zāi)骋唤M傳輸?shù)臄?shù)據(jù)是否有錯(cuò)誤方法：方法：在被傳輸?shù)臄?shù)據(jù)后面加一位奇偶校驗(yàn)位，使這一組數(shù)據(jù)中含1的位數(shù)成為奇數(shù)，或者使這

20、一組數(shù)據(jù)中含1的位數(shù)為偶數(shù)，然而檢測(cè)1的位數(shù)是奇數(shù)還是偶數(shù)來(lái)判斷數(shù)據(jù)傳輸是否有誤。奇校驗(yàn)：奇校驗(yàn)：加了校驗(yàn)位后使之1的位數(shù)成為奇數(shù)；偶校驗(yàn)：偶校驗(yàn)：加了校驗(yàn)位后使之1的位數(shù)成為偶數(shù)。如八位數(shù)碼10101011，在奇校驗(yàn)時(shí)變成101010110；在偶校驗(yàn)時(shí)變成101010111。集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC 74LS1180 中規(guī)模集成中規(guī)模集成8位奇偶校驗(yàn)器位奇偶校驗(yàn)器B7B0為8位代碼輸入，YOD、YE是校驗(yàn)后的結(jié)果輸出，SOD、SE是奇校驗(yàn)還是偶校驗(yàn)控制。EODODSPPSY+=EODEPSSPY+=0123456701234567BBBBBBBBBBBBBBBBP=集成

21、電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC 由異或運(yùn)算可知：B7B0中有奇數(shù)個(gè)1時(shí)，P=1； 偶數(shù)個(gè)1時(shí)，P=0。 當(dāng)奇校驗(yàn)時(shí)，SOD=1，SE=0；PYOD=PYE=B7B0中奇數(shù)個(gè)1時(shí)，YOD=0，YE=1； 如出現(xiàn)偶數(shù)個(gè)1時(shí)，YOD=1，YE=0。因此不僅可以用于校驗(yàn)位發(fā)生器，還可以用于檢測(cè)傳輸是否有誤。 當(dāng)偶校驗(yàn)時(shí)，SOD=0，SE=1；PYOD=PYE=B7B0中奇數(shù)個(gè)1時(shí)，YOD=1，YE=0； 如出現(xiàn)偶數(shù)個(gè)1，則YOD=0，YE=1。01234567BBBBBBBBP=EODEPSSPY+=EODODSPPSY+=集成電子技術(shù)基礎(chǔ)教程集成電子技術(shù)基礎(chǔ)教程LDC【例】【例】圖示奇偶校驗(yàn)系統(tǒng)中，YOD2何時(shí)為1，何時(shí)為0？ B7B0有奇數(shù)個(gè)1時(shí)，YOD1=0 B7B0有偶數(shù)個(gè)1時(shí)， YOD1=1， 若傳輸正確，則YOD2=1； 若傳輸有誤，則YOD2=0。 若傳輸正確，則YOD2=1；