第六章時序邏輯電路

1、6. 1 時序電路的分析時序電路的分析6. 2 同步時序電路的設(shè)計同步時序電路的設(shè)計6. 3 計數(shù)器計數(shù)器6. 4 寄存器與移寄存器與移位位寄存器寄存器第六章第六章 時序邏輯電路時序邏輯電路學(xué)習(xí)要點學(xué)習(xí)要點：了解：掌握：時序邏輯電路的分析方法；同步時序邏輯電路設(shè)計方法；正確使用常用的中規(guī)模集成器件并設(shè)計組成實用邏輯電路時序邏輯電路的特點理解：同步時序邏輯電路和異步時序邏輯電路的電路結(jié)構(gòu)區(qū)別與動作特點6.1 時序電路時序電路的分析的分析 時序電路的分析步驟一般有如下幾步： 1. 分析電路 同步時序電路 & 異步時序電路 米里型時序電路 & 莫爾型時序電路 2. 寫出方程 激勵函數(shù)

2、（驅(qū)動方程） 次態(tài)方程（狀態(tài)方程） 輸出函數(shù)3. 列出狀態(tài)真值表 4. 作出狀態(tài)轉(zhuǎn)換圖 5. 功能描述（波形圖） 例例 1 時序電路如圖 所示，分析其功能。 1JC1Q11KQ2CP“1”Q11JC11K1JC11KQ3Q3C“1”Q2解：解：1. 分析電路 同步時序電路，下降沿觸發(fā)2. 寫出方程 激勵方程 次態(tài)方程 輸出方程為 一、同步一、同步時序電路分析舉例時序電路分析舉例 狀態(tài)狀態(tài)真值真值表表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 1 00 1 0 00 1 1 01 0 0 00 0 0 10 1 0 10 1 0 10 0 0 13.

3、 列出狀態(tài)真值表 4. 畫出狀態(tài)遷移圖100011000001010110111101/0/0/0/0/0/0/0/1五進制遞增計數(shù)器，五進制遞增計數(shù)器，具有自校正能力（自啟動能力）具有自校正能力（自啟動能力）100011000001010110111101/0/0/0/0/0/0/0/15. 功能描述6. 波形圖CPQ1Q2Q3000100010110001000例例2 時序電路如圖所示，試分析其功能。 1DQ1Q2CPQ2Q12D3DQ3Q3C1C1C1解：解：1. 分析電路 同步時序電路，上升沿觸發(fā)2. 寫出方程 激勵方程 次態(tài)方程 3. 列出狀態(tài)真值表 4. 畫出狀態(tài)遷移圖狀態(tài)狀態(tài)真值

4、表真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 00 0 01 0 10 0 11 1 00 1 01 1 10 1 1001000011100111110101010六六進制計數(shù)器，無自啟動能力進制計數(shù)器，無自啟動能力5. 功能描述6. 波形圖001000011100111110101010CPQ1Q2Q3六分頻電路六分頻電路cpoff611JC1Q1Q11K1JC1Q21K1Q2CPxz解：解：1. 分析電路同步時序電路，下降沿觸發(fā)。2. 寫出方程 激勵方程 1JC1Q1Q11K1JC1Q21K1Q2CPxz 次態(tài)方程 輸出方程為 3. 列

5、出狀態(tài)真值表 狀態(tài)狀態(tài)真值表真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 01 1 00 0 11 1 10 1 00 1 01 0 11 0 14. 畫出狀態(tài)遷移圖狀態(tài)狀態(tài)真值表真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 01 1 00 0 11 1 10 1 00 1 01 0 11 0 1000111100/01/01/00/10/01/10/11/1Q1Q2x/z5. 畫出給定輸入 x (10101100) 序列的時序圖000111100/01/01/00/10/01/10/11/1Q

6、1Q2x/zCPxQ1Q2z時序波形圖時序波形圖二、異步二、異步時序電路分析舉例時序電路分析舉例 例例4 異步時序電路如圖 所示，試分析其功能。 1JQ11KQ2CP“1”Q11J1K1J1KQ3Q3“1”Q2“1” 解：解： 1. 分析電路CP1 = CP3 = CP，CP2 = Q1，電路為異步時序電路。2. 寫出方程 激勵方程 次態(tài)方程 狀態(tài)狀態(tài)真值表真值表 3. 列出狀態(tài)真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1CP Q10 100 010 111 000 0不變00 010 0不變10 00000001010101111100011110

7、0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 00 0 00 1 00 1 00 0 04. 畫出狀態(tài)遷移圖五進制遞增計數(shù)器，具有自啟動能力5. 功能描述6. 波形圖CPQ1Q2Q3000100010110001000練習(xí)：1. 電路如圖所示，試分析其功能。（1）寫出激勵方程、次態(tài)方程和輸出方程；（2）列出狀態(tài)真值表，并畫出狀態(tài)遷移圖和波形圖。作業(yè)：P180 4，52. 電路如圖所示。（1）畫出狀態(tài)遷移圖；（2）說明電路的邏輯功能。3. 電路如圖所示。（1）寫出電路的狀態(tài)方程、輸出方程；（2）列出狀態(tài)真值表，畫狀態(tài)遷移圖。

8、4. 電路如圖所示，寫出方程，畫出狀態(tài)遷移圖，判斷是幾進制計數(shù)器，有無自啟動能力。6.2 同步時序電路的設(shè)計同步時序電路的設(shè)計 同步時序電路的設(shè)計步驟一般有如下幾步： 1. 狀態(tài)遷移圖（狀態(tài)真值表）（確保邏輯功能的正確性）2. 確定激勵方程和輸出方程（利用卡諾圖求次態(tài)方程）3. 畫出邏輯電路圖 4. 檢查電路是否具有自啟動能力 解：解：1. 建立原始狀態(tài)圖S0S1S2S3S41/01/01/01/10/00/00/00/00/01/1原始狀態(tài)圖： 狀態(tài)表狀態(tài)表 2. 狀態(tài)化簡 如果兩個狀態(tài)在相同的輸入條件下，有相同的輸出和相同的次態(tài)，則該兩個狀態(tài)是等價的，可以合并為一個狀態(tài)。3. 狀態(tài)分配（狀

9、態(tài)編碼） 狀態(tài)分配是指將化簡后的各個狀態(tài)用二進制代碼來表示。電路的狀態(tài)通常是用觸發(fā)器的狀態(tài)來表示的。狀態(tài)狀態(tài)分配后的狀態(tài)表分配后的狀態(tài)表 對該例狀態(tài)分配如下： 最佳方案：邏輯電路簡單，具有自啟動能力4. 確定激勵方程和輸出方程 狀態(tài)狀態(tài)分配后的狀態(tài)表分配后的狀態(tài)表 5. 畫出邏輯圖 Q11KQ1C11J1KC11JQ2zxCP1&Q2&例例2 用JK觸發(fā)器設(shè)計一個 8421BCD碼加法計數(shù)器。狀態(tài)狀態(tài)遷移表遷移表 解：畫出邏輯電路圖8421BCD碼加法計數(shù)器邏輯圖碼加法計數(shù)器邏輯圖 1JC11KCP“1”RdQ11JC11KRd1JC11KRd1JC11KRd復(fù)位&Q3

10、Q2Q4zQ1Q2Q3Q4檢查檢查自啟動問題自啟動問題 1001000010000001011100100101010011111110101110101100110101100011例例3 用JK觸發(fā)器設(shè)計模 6 計數(shù)器狀態(tài)狀態(tài)表表 6 計數(shù)器狀態(tài)遷移圖計數(shù)器狀態(tài)遷移圖 000100110001011111/0/0/0/1/0/0檢查自啟動能力010101000100110001011111/0/0/0/1/0/00 1 0 1 0 1 01 0 1 1 1 0 0畫出邏輯電路圖畫出邏輯電路圖練習(xí)：1. 設(shè)計一個計數(shù)電路，在CP脈沖作用下，三個觸發(fā)器QA、QB、QC及輸出C的波形如圖所示（選

11、用JK觸發(fā)器），QC為高位，QA為低位。作業(yè)：P181 8，92. 某同步時序電路狀態(tài)遷移圖如圖所示，要求電路最簡，試用JK觸發(fā)器實現(xiàn)。（1）列出狀態(tài)遷移表；（2）求出次態(tài)方程，確定激勵函數(shù)，求出輸出方程；（3）畫出邏輯圖。3. 已知某同步時序電路的波形如圖所示。（1）列出狀態(tài)遷移表；（2）求出各觸發(fā)器的激勵方程。4. 已知同步時序電路的狀態(tài)遷移圖如圖所示。（1）列出狀態(tài)遷移表；（2）求出每級觸發(fā)器的激勵方程和輸出方程；（3）畫出邏輯圖。6.3 計數(shù)器計數(shù)器 一、計數(shù)器一、計數(shù)器的分類的分類 1. 按進位模數(shù)來分按進位模數(shù)來分 （1）同步計數(shù)器：計數(shù)脈沖引至所有觸發(fā)器的CP端， 使應(yīng)翻轉(zhuǎn)的觸發(fā)

12、器同時翻轉(zhuǎn)。（2）異步計數(shù)器：計數(shù)脈沖并不引至所有觸發(fā)器的CP端，觸發(fā)器不是同時動作。 2. 按計數(shù)脈沖輸入方式分按計數(shù)脈沖輸入方式分 計數(shù)器是時序邏輯電路的具體應(yīng)用，用來累計并寄存輸入脈沖個數(shù)，計數(shù)器的基本組成單元是各類觸發(fā)器。（1）遞增計數(shù)器：每來一個計數(shù)脈沖，觸發(fā)器組成的狀態(tài)就按二進制代碼規(guī)律增加。這種計數(shù)器有時又稱加法計數(shù)器。（2）遞減計數(shù)器：每來一個計數(shù)脈沖，觸發(fā)器組成的狀態(tài)就按二進制代碼規(guī)律減少。這種計數(shù)器有時又稱減法計數(shù)器。（3）雙向計數(shù)器：又稱加減可逆計數(shù)器，計數(shù)規(guī)律可按遞增規(guī)律，也可按遞減規(guī)律，由控制端決定。 （1）小規(guī)模集成計數(shù)器：由若干個集成觸發(fā)器和門電路，經(jīng)外部連線，構(gòu)

13、成具有計數(shù)功能的邏輯電路。（2）中規(guī)模集成計數(shù)器：一般用4個集成觸發(fā)器和若干個門電路，經(jīng)內(nèi)部連接集成在一塊硅片上，它是計數(shù)功能比較完善，并能進行功能擴展的邏輯部件。3. 按計數(shù)增減趨勢按計數(shù)增減趨勢分分4. 按電路集成度按電路集成度分分nmmnmnmnnmmnnnnnnnnnnnnQJQQQQKJQJQQQQKJQJQQQKJQQKJQKJKJ1112103332104422210331022011001 1JC11KCP“1”Q01JC11K1JC11K1JC11K&Q3Q2Q1假設(shè)使用下降沿有效的JK觸發(fā)器假設(shè)使用下降沿有效的JK觸發(fā)器CPQ0Q1Q2CP1CP2(b)(a)1JC

14、1Q01KCP0“1”1JC11KCP“1”CP11JC11K“1”CP2Q1Q2假設(shè)使用下降沿下降沿有效的JK觸發(fā)器假設(shè)使用上升沿上升沿有效的D觸發(fā)器三位二進制異步加法計數(shù)器三位二進制異步加法計數(shù)器(b)(a)1DC1Q0CP01DC1CPCP1Q11DC1Q2CP2Q2Q0Q1CPQ0Q1Q2CP1CP2Q0Q1假設(shè)使用下降沿下降沿有效的JK觸發(fā)器(b)CPQ0Q1Q2CP1CP2Q0Q1(a)1JC1Q01KCP01JC11KCPCP1Q11JC11KQ2CP2Q0“1”“1”Q1Q2“1”三位二進制三位二進制異步減法計數(shù)器異步減法計數(shù)器假設(shè)使用上升沿上升沿有效的D觸發(fā)器(a)CPQ0Q

15、1Q2CP1CP2(b)1DC1Q01DC1CPCP1Q11DC1Q2CP2Q2Q1Q0三、集成計數(shù)器功能分析及其應(yīng)用三、集成計數(shù)器功能分析及其應(yīng)用 常用常用TTL型型MSI計數(shù)器計數(shù)器 1. 異步異步集成計數(shù)器集成計數(shù)器 74LS90 異步式二五十進制計數(shù)器內(nèi)部邏輯圖邏輯符號0 1 2 3 45 6 78 9 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 18421BCD碼計數(shù)方式碼計數(shù)方式模模2計數(shù)器計數(shù)器模模5計數(shù)器計數(shù)器CPCPCP2 0 1 2 3 45 6 78 9 0 0 0 00 0 0

16、 10 0 1 0 0 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 05421BCD碼計數(shù)方式碼計數(shù)方式功功 能能 表表 直接復(fù)零直接復(fù)零異步清零異步清零直接置直接置9異步置異步置9計數(shù)功能計數(shù)功能8421BCD十進制計數(shù)器狀態(tài)遷移表十進制計數(shù)器狀態(tài)遷移表 例例1 用74LS90 組成七進制計數(shù)器。0 1 2 3 45 6 78 9 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1反饋歸零法反饋歸零法0110 (0111) 0000過渡狀態(tài)過渡狀態(tài)5421

17、BCD十進制計數(shù)器狀態(tài)遷移表十進制計數(shù)器狀態(tài)遷移表CP2 0 1 2 3 45 6 78 9 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01001 (1010) 0000過渡狀態(tài)過渡狀態(tài)練習(xí)練習(xí)1 74LS90 電路如圖所示。（1）列出狀態(tài)遷移關(guān)系（狀態(tài)圖或狀態(tài)表）；（2）指出其功能。8421BCD碼八進制計數(shù)器5421BCD碼八進制計數(shù)器(a)(b)QAQBQCQD74LS90CPCP1CP2QAQBQCQD74LS90CP1CP2S9(1)S9(2)R0(1)R0(2)S9(1)S9(2)R0(

18、1)R0(2)QAQBQCQD74LS90CPCP1CP2QAQBQCQD74LS90CP1CP2S9(1)S9(2)R0(1)R0(2)S9(1)S9(2)R0(1)R0(2) 例例2 采用級聯(lián)方式，用74LS90 組成一百進制計數(shù)器。（1）8421BCD十進制計數(shù)器十進制計數(shù)器（2）5421BCD十進制計數(shù)器十進制計數(shù)器QAQBQCQD74LS90CPCP1CP2QAQBQCQD74LS90CP1CP2S9(1)S9(2)R0(1)R0(2)S9(1)S9(2)R0(1)R0(2)輸出1&用用 74LS90 擴展為二十四進制計數(shù)器擴展為二十四進制計數(shù)器 例例3 采用級聯(lián)方式，用74

19、LS90 組成大于10、小于100進制的計數(shù)器。0000 0000 0010 0011過渡狀態(tài)：過渡狀態(tài)：0010 0100練習(xí)練習(xí)2 74LS90 電路如圖所示。指出其進位模是多少？六十九進制計數(shù)器2. 同步式集成計數(shù)器同步式集成計數(shù)器 74LS161 同步式四位二進制計數(shù)器四位二進制輸出端四位二進制輸出端置數(shù)輸入端置數(shù)輸入端Cr 清零控制端清零控制端LD 預(yù)置端預(yù)置端P、T控制端控制端OC進位輸出端進位輸出端74LS161功能功能表表 （1）異步清零。當(dāng)清零控制端Cr=0，立即清零，與CP無關(guān)。（3）保持。當(dāng)LD=Cr=1時，只要控制端P、T中有低電平，就使每級觸發(fā)器J=K=0，處于維持態(tài)

20、。OC（2）同步預(yù)置。當(dāng)預(yù)置端LD=0，Cr=1時，在CP上升沿的時刻，才將置數(shù)輸入端A、B、C、D預(yù)置的數(shù)據(jù)送入計數(shù)器。（4）計數(shù)。當(dāng)LD=Cr=P=T=1時，電路是模16同步遞增計數(shù)器。000000011111。當(dāng)QDQCQBQA=1111時，進位輸出端OC送出高電平的進位信號 ( )。（5）功能擴展。 例例1 用74LS161 的異步清零端構(gòu)成十進制計數(shù)器。OC111&1010為過渡狀態(tài) 例例2 用74LS161 的同步預(yù)置端構(gòu)成十進制計數(shù)器。QDQCQBQA = 00001001OCQDQCQBQA = 00111100QDQCQBQA = 01101111OCOCOC練習(xí)練習(xí)

21、1 74LS161 電路如圖所示。（1）列出狀態(tài)遷移關(guān)系；（2）指出其進位模。反饋清零法（異步清零）反饋置數(shù)法（同步置數(shù)）十二進制計數(shù)器十三進制計數(shù)器練習(xí)練習(xí)2 74LS161 電路如圖所示。（1）列出狀態(tài)遷移關(guān)系；（2）指出其進位模。 例例3 用四片74LS161 構(gòu)成216進制計數(shù)器。例例4 用74LS161及少量與非門組成由 0000000100011000，M = 24 的計數(shù)器。QAQBQCQDOCP174LS161NTCPCrLDABCD1QAQBQCQDOCP74LS161TCPCrLDABCD111QAQBQCQDOCP1CPTCPCrLDQAQBQCQDOCPTCP1QAQB

22、QCQDOCPTCPQAQBQCQDOCP74LS161TCP1輸出74LS16174LS16174LS1613. 十進制可逆集成計數(shù)器十進制可逆集成計數(shù)器74LS192 功能功能表表 同步、可預(yù)置十進制可逆計數(shù)器（1）異步清零。Cr為高電平有效。QDQCQBQACPDCBA74LS192CrLDOCOBCP(MSB)十進制輸出端十進制輸出端置數(shù)輸入端置數(shù)輸入端Cr 清零端清零端LD 預(yù)置端預(yù)置端減計數(shù)時鐘減計數(shù)時鐘加計數(shù)時鐘加計數(shù)時鐘進位輸出進位輸出借位借位輸出輸出（2）異步置數(shù)。LD為低電平有效。當(dāng)Cr=0, LD=0時，預(yù)置輸入端的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。（3）雙時

23、鐘工作方式，CP+是加計數(shù)時鐘輸入，CP_是減計數(shù)時鐘輸入，均為上升沿觸發(fā)，采用8421BCD碼輸出。（4）O為進位輸出，加法計數(shù)時，進入1001狀態(tài)后有負脈沖輸出。 OB為借位輸出，減法計數(shù)時，進入0000 狀態(tài)后有負脈沖輸出。例例 用74LS192實現(xiàn)模 6 加法計數(shù)器和模 6 減法計數(shù)器。 加法：初始狀態(tài)0011減法：初始狀態(tài)0110 4. 二進制可逆集成計數(shù)器二進制可逆集成計數(shù)器74LS169QDQCQBQAD CBA74LS169CPLDOC(MSB)PTU/D功能表功能表 同步、可預(yù)置四位二進制可逆計數(shù)器（5）進位和借位輸出都從同一輸出端OC輸出。當(dāng)加法計數(shù)進入1111 后，OC端

24、有負脈沖輸出，當(dāng)減法計數(shù)進入0000后，OC端有負脈沖輸出。四四位二進制輸出端位二進制輸出端置數(shù)輸入端置數(shù)輸入端LD 預(yù)置端預(yù)置端進位進位/借借位位 輸出輸出加減控制端加減控制端計數(shù)允許端計數(shù)允許端（1）沒有清零端，因此清零靠預(yù)置來實現(xiàn)。（2）LD為同步預(yù)置控制端，低電平有效。（3）P、T為計數(shù)允許端，低電平有效。只有當(dāng)LD=1，P=T=0 時，在CP作用下計數(shù)器才能正常工作，否則保持原狀態(tài)不變。（4）U/D = 1時，進行加法計數(shù)；U/D = 0 時，進行減法計數(shù)。模為16，時鐘上升沿觸發(fā)。例例 用74LS169 實現(xiàn)模 6 加法計數(shù)器和模 6 減法計數(shù)器。 加法：初始狀態(tài)1010減法：初始

25、狀態(tài)0101練習(xí)練習(xí) 用74LS161 組成十一進制計數(shù)器。（1）反饋清零（2）反饋置數(shù)（初始狀態(tài)0100）6.4 寄存器與移位寄存器寄存器與移位寄存器 1. 鎖存器鎖存器1DF1C11DC1CPQ2Q1D1Q2Q1D21DC1Q3Q3D31DC1Q4Q4D4F2F3F4暫存二進制代碼鎖存器基本寄存器移位寄存器寄存器的功能：接收、保存、清除、輸出數(shù)據(jù)由電平觸發(fā)器構(gòu)成四位鎖存器邏輯圖四位鎖存器邏輯圖一、寄存器一、寄存器2. 基本基本寄存器寄存器74LS175 集成四位寄存器集成四位寄存器 功能表功能表 1DC1QQ1DC1QQ1DC1QQ1DC1QQD0D1D2D3CPCPCrQ3Q2Q1Q0C

26、rCrCr11Cr異步清異步清零零端端并行輸入、并行輸出寄存器并行輸入、并行輸出寄存器3. 移位寄存器移位寄存器 寄存和移位功能左移：寄存器中的數(shù)碼向左移動一位右移：寄存器中的數(shù)碼向右移動一位單向移位寄存器：具有單向移位功能雙向移位寄存器：既可左移又可右移電路如何實現(xiàn)？1）D觸發(fā)器實現(xiàn)2）JK觸發(fā)器實現(xiàn)1）D觸發(fā)器實現(xiàn)完成三位左移2）JK觸發(fā)器實現(xiàn)右移寄存器左移寄存器雙向移位寄存器1DC1CPQ0Q01DC1CPQ1Q11DC1CPQ2Q2SRCPx&二、集成二、集成移位寄存器功能分析及其應(yīng)用移位寄存器功能分析及其應(yīng)用 1. 典型移位寄存器介紹典型移位寄存器介紹 74LS194 4位雙

27、向移位寄存器數(shù)據(jù)輸出端數(shù)據(jù)輸出端并行數(shù)據(jù)輸入端并行數(shù)據(jù)輸入端SR 右移串行數(shù)據(jù)輸入端右移串行數(shù)據(jù)輸入端SL 左移串行數(shù)據(jù)輸入端左移串行數(shù)據(jù)輸入端工作方式選擇端工作方式選擇端清零端清零端功能功能表表 （1）異步清零，低電平有效。（2）當(dāng)S1S0 = 11，并行送數(shù)； 當(dāng)S1S0 = 01，數(shù)據(jù)右移； 當(dāng)S1S0 = 10，數(shù)據(jù)左移； 當(dāng)S1S0 = 00，保持狀態(tài)；2. 移位寄存器的移位寄存器的應(yīng)用應(yīng)用（1）在數(shù)據(jù)傳送體系轉(zhuǎn)換中的應(yīng)用數(shù)據(jù)傳送方式：串行 & 并行 串行轉(zhuǎn)換為串行轉(zhuǎn)換為并行并行 Q010110Q101100Q211000Q3100001011CPSR并行輸出4CP3CP2C

28、P1CP串行輸入 并行轉(zhuǎn)換為并行轉(zhuǎn)換為串行串行 Q00001Q10010Q20101Q31011CPSR4CP3CP1011串行輸出2CP1CP01011并行輸入D0 D1 D2 D3例例1 用74LS194 組成七位串行輸入轉(zhuǎn)換為并行輸出的電路。Q0Q1Q2Q3S1S0CrD0D1D2D3SRQ0Q1Q2Q3S1S0CrD0D1D2D3SRQ4Q3Q2Q111Q5Q6Q7Q8轉(zhuǎn)換完成信號1串行輸入d6 d0清0CP74LS194()74LS194()1并行輸出CPCP（1）選用兩片74LS194（2）低位片D0=0，其余輸入端為1。Q8 = 0，S1S0 = 11，置數(shù)，置數(shù)Q8 = 1，S

29、1S0 = 01，右移，右移七位串行碼并行輸出，七位串行碼并行輸出，Q8 = 0，S1S0 = 11，置，置數(shù)數(shù)S1S0D0D1D2D3SRS1S0D0D1D2D3SRQ011Q4Q5Q6Q71CP74LS194()74LS194()d3d2d1“1”d4d5d6d7Q1Q2Q3串行輸出轉(zhuǎn)換完成信號STCPCP&并行輸入21&例例2 用 74LS194組成七位并入轉(zhuǎn)換為串出。（1）選用兩片74LS194ST = 0ST = 0，S1S0 = 11，置數(shù)，置數(shù)ST = 1ST = 1，S1S0 = 01，右移右移S1S0 = 11，置數(shù)，置數(shù)（2）輸入端為0d1d2d3d4d5d

30、6d7Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7（2）組成移位型計數(shù)器（同步計數(shù)器） 組合控制邏輯n 位移位寄存器Q0Q1Qn1QnFCPSR / SL右移：QAQD （數(shù)碼由低位向高位移動）左移：QDQA （數(shù)碼由高位向低位移動）自循環(huán)移位寄存器自循環(huán)移位寄存器移位型計數(shù)器中有兩種常用計數(shù)器：（1）環(huán)型計數(shù)器（2）扭環(huán)型計數(shù)器。 環(huán)型計數(shù)器環(huán)型計數(shù)器具有如下特點：（1）進位模數(shù)與移位寄存器觸發(fā)器數(shù)相等；（2）電路結(jié)構(gòu)上反饋函數(shù) F (Q1 Q2 Qn) = Qn （右移）。S1S0 = 01，右移，右移狀態(tài)遷移為 1000 0100 0010 0001無自啟動能力無自啟動能力S1S0 = 01，右移，右移Q0Q1Q2Q3八分頻計數(shù)器例例1 74LS194電路如圖所示，列出該電路的狀態(tài)遷移關(guān)系，并指出其功能。S1S0SLD3D2D1D0Cr74LS194CPSRQ0Q1Q2Q31&0狀態(tài)狀態(tài)遷移關(guān)系遷移關(guān)系 S