電大本科計(jì)算機(jī)組成原理期末考試復(fù)習(xí)題庫

1、二、判斷題：判斷下列說法是否正確，并說明理由。1只有定點(diǎn)數(shù)運(yùn)算才可能溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出。 ( X )2間接尋址是指指令中間接給出操作數(shù)地址。 ( )3程序計(jì)數(shù)器的位數(shù)取決于指令字長，指令寄存器的位數(shù)取決于機(jī)器字長。 (X )4半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶。 (X )5DMA傳送方式時(shí)，DMA控制器每傳送一個(gè)數(shù)據(jù)就竊取個(gè)指令周期。 ( X )1兩個(gè)補(bǔ)碼數(shù)相加，只有在最高位都是l時(shí)有可能產(chǎn)生溢出。( × )2相對(duì)尋址方式中，操作數(shù)的有效地址等于程序計(jì)數(shù)器內(nèi)容與偏移量之和。( )3指令是程序設(shè)計(jì)人員與計(jì)算機(jī)系統(tǒng)溝通的媒介；微指令是計(jì)算機(jī)指令和硬件電路建立聯(lián)系的媒

2、介。( )4半導(dǎo)體ROM是非易失性的，斷電后仍然能保持記憶。( )5在統(tǒng)一編址方式下，CPU訪問IO端口時(shí)必須使用專用的IO指令。( × )1ASCII編碼是一種漢字字符編碼；×2一般采用補(bǔ)碼運(yùn)算的二進(jìn)制減法器，來實(shí)現(xiàn)定點(diǎn)二進(jìn)制數(shù)加減法的運(yùn)算；×3在浮點(diǎn)數(shù)表示法中，階碼的位數(shù)越多，能表達(dá)的數(shù)值精度越高；×4只有定點(diǎn)數(shù)運(yùn)算才可能溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出。×1變址尋址需要在指令中提供一個(gè)寄存器編號(hào)和一個(gè)數(shù)值。2計(jì)算機(jī)的指令越多，功能越強(qiáng)越好。×3程序計(jì)數(shù)器PC主要用于解決指令的執(zhí)行次序。4微程序控制器的運(yùn)行速度一般要比硬連線控制器更快

3、。×1CPU訪問存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)器容量越大，訪問存儲(chǔ)器所需的時(shí)間越長。×2引入虛擬存儲(chǔ)系統(tǒng)的目的，是為了加快外存的存取速度。×3按主機(jī)與接口間的數(shù)據(jù)傳送方式，輸入/輸出接口可分為串行接口和并行接口。4DMA控制器通過中斷向CPU發(fā)DMA請(qǐng)求信號(hào)。一、 填空題（把正確的答案寫進(jìn)括號(hào)內(nèi)。每空1分，共30分）1計(jì)算機(jī)系統(tǒng)由硬件系統(tǒng)和軟件系統(tǒng)構(gòu)成，計(jì)算機(jī)硬件由(運(yùn)算器)、(控制器)、(存儲(chǔ)器)、輸入設(shè)備和輸出設(shè)備等五部分組成。 2運(yùn)算器是計(jì)算機(jī)進(jìn)行數(shù)據(jù)處理的部件，主要具有算術(shù)運(yùn)算和(邏輯運(yùn)算)的處理功能。運(yùn)算器主要由算術(shù)邏輯單元(ALU)、(累加器

4、)、(各種通用寄存器)和若干控制電路組成。3執(zhí)行一條指令，要經(jīng)過(讀取指令)，(分析指令)和(執(zhí)行指令)所規(guī)定的處理功能三個(gè)階段完成，控制器還要保證能按程序中設(shè)定的指令運(yùn)行次序，自動(dòng)地連續(xù)執(zhí)行指令序列。1. 主頻是計(jì)算機(jī)的一個(gè)重要指標(biāo)，它的單位是 (MH2) ；運(yùn)算速度的單位是MIPS， 也就是 (每秒百萬指令數(shù)) 。 2十進(jìn)制到二進(jìn)制的轉(zhuǎn)換，通常要區(qū)分?jǐn)?shù)的 (整數(shù)) 部分和 (小數(shù)) 部分，并分別 按 (除2取余數(shù)) 和 (乘2取整數(shù)) 部分兩種不同的方法來完成。 3尋址方式要解決的問題是如何在指令巾表示一個(gè)操作數(shù)的地址，如何用這種表示得到操作數(shù)、或怎樣計(jì)算出操作數(shù)的地址。表示在指令中的操作

5、數(shù)地址通常被稱為 (形式地址) ；用這種形式地址并結(jié)合某些規(guī)則，可以計(jì)算出操作數(shù)在存儲(chǔ)器中的存儲(chǔ)單元地址，這地址被稱為數(shù)據(jù)的 (物理(有效)地址) · 4三級(jí)不同的存儲(chǔ)器，是用讀寫速度不同、存儲(chǔ)容量不同、運(yùn)行原理不同、管理使用方法也不盡相同的不同存儲(chǔ)器介質(zhì)實(shí)現(xiàn)的。高速緩沖存儲(chǔ)器使用 (靜態(tài)存儲(chǔ)器芯片) 實(shí) 現(xiàn)，上存儲(chǔ)器使用 (動(dòng)態(tài)存儲(chǔ)器芯片) 實(shí)現(xiàn)，而虛擬存儲(chǔ)器則使用 (快速磁盤設(shè)備) 上的片存儲(chǔ)區(qū)。 5在計(jì)算機(jī)主機(jī)和IO設(shè)備之間，可以采用不同的控制方式進(jìn)行數(shù)據(jù)傳送。通常分為以下五種方式，即 (程序直接控制方式) 、 (程序中斷傳送方式) 、(直接存儲(chǔ)器存取方式) 、 (IO通道控制

6、方式) 和 (外圍處理機(jī)方式) 。 1計(jì)算機(jī)字長一般指的是 (總線寬度) ，所謂n比特的CPU，其中的n是指 (數(shù)據(jù)總線寬度) 。 2任何進(jìn)位計(jì)數(shù)制都包含兩個(gè)基本要素，即 (基數(shù)) 和 (位權(quán)) 。在8進(jìn)制計(jì)數(shù)中，基數(shù)為 (8) ，第i位上的位權(quán)是 (8i) 。 3當(dāng)前流行的計(jì)算機(jī)系統(tǒng)中，廣泛采用由三種運(yùn)行原理不同、性能差異很大的存儲(chǔ)介質(zhì)，來分別構(gòu)建 (高速緩沖存儲(chǔ)器) 、 (主存儲(chǔ)器) 和 (虛擬存儲(chǔ)器) ，再將它們組成通過計(jì)算機(jī)硬軟件統(tǒng)一管理與調(diào)度的三級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)。 4計(jì)算機(jī)輸入輸出子系統(tǒng)，通常由 (計(jì)算機(jī)總線) 、 (輸入輸出接口) 和 (輸入輸出設(shè)備) 等3個(gè)層次的邏輯部件和設(shè)備

7、共同組成， (計(jì)算機(jī)總線) 用于連接計(jì)算機(jī)的各個(gè)部件為一體，構(gòu)成完整的整機(jī)系統(tǒng)，在這些部件之間實(shí)現(xiàn)信息的相互溝通與傳送。 5可以從不同的角度對(duì)打印機(jī)進(jìn)行分類。從 (印字方式) 的角度來分，可以把打印機(jī)分成擊打式和非擊打式，擊打式打印機(jī)又被分為 (點(diǎn)陣式) 和 (活字式) 兩種。非擊打式打印機(jī)是通過 (靜電) 和 (噴墨) 等非機(jī)械撞擊方式完成在紙上著色。 12答案： 3在一個(gè)二進(jìn)制編碼的系統(tǒng)中，如果每個(gè)數(shù)據(jù)同一位上的符號(hào)“1”都代表確定的值，則該編碼系統(tǒng)屬于 有權(quán)碼 ，該值被稱為這個(gè)數(shù)位的 位權(quán) ，計(jì)算一個(gè)數(shù)據(jù)表示的十進(jìn)制的值時(shí)，可以通過把該數(shù)據(jù)的所有取值為1 數(shù)位的位權(quán) 累加求和來完成。4計(jì)

8、算定點(diǎn)小數(shù)補(bǔ)碼一位除時(shí)，是用被除數(shù)和除數(shù)的補(bǔ)碼表示直接計(jì)算商的 補(bǔ)碼 表示的結(jié)果。求得每位商的依據(jù)，是比較被除數(shù)和中間步驟的差與除數(shù)的 絕對(duì)值 的大小，其規(guī)則是：（1）開始時(shí)，當(dāng)被除數(shù)與除數(shù)同號(hào)，用 減 運(yùn)算求第一位商，當(dāng)被除數(shù)與除數(shù)異號(hào)，用 加 運(yùn)算求第一位商；（2）當(dāng)計(jì)算的結(jié)果與除數(shù) (同號(hào)) ，該位商為1，求下一位商時(shí)要用（減）運(yùn)算完成，結(jié)果與除數(shù)（異號(hào)）時(shí)，該位商為0，求下一位商時(shí)要用 （加） 運(yùn)算完成；（3）對(duì)運(yùn)算的結(jié)果左移一位寫回開始時(shí)存放 （被除數(shù)） 的累加器，對(duì)存放商的寄存器的內(nèi)容也同時(shí) （左移） 一位。接下來開始求下一位商。（4）用此辦法計(jì)算，如果結(jié)果不溢出，商的符號(hào)和數(shù)值位

9、是用相同的辦法計(jì)算出來的，嚴(yán)格他說，此時(shí)求出的商是 （反） 碼表示的結(jié)果，對(duì)正的商，也就是補(bǔ)碼表示，對(duì)負(fù)的商，應(yīng)該再在最低位 （加1） 后才是真正的補(bǔ)碼表示的商；為了簡單，也可以不去區(qū)分商的符號(hào)，商的最低位不再經(jīng)過計(jì)算得到，而是恒置為 （1） 。5在計(jì)算機(jī)系統(tǒng)中，地址總線的位數(shù)決定了內(nèi)存儲(chǔ)器 （最大的可尋址） 空間，數(shù)據(jù)總線的位數(shù)與它的工作頻率的乘積 （正比于）該總線最大的輸入輸出能力。6使用陣列磁盤可以比較容易地增加磁盤系統(tǒng)的 （存儲(chǔ)容量），提高磁盤系統(tǒng)的讀寫速度，能方便地實(shí)現(xiàn)磁盤系統(tǒng)的 （容錯(cuò)） 功能。一、選擇題(每小題3分，共30分)1下列數(shù)中最小的數(shù)是( C ) A（1O1001)2：

10、 B(52)8 C (00101001)BCD D (233)16 21946年研制成功的第一臺(tái)計(jì)算機(jī)稱為，1949年研制成功的第一臺(tái)程序內(nèi)存的計(jì)算機(jī)稱為 。( B ) AEDVAC，MARKI B ENIAC，EDSAC CENIAC，MARKI DENIAC，UNIVACI 3馮.諾依曼機(jī)工作方式的基本特點(diǎn)是( A )。 A 多指令流單數(shù)據(jù)流 B 按地址訪問并順序執(zhí)行指令 c 堆棧操作 D 存儲(chǔ)器按內(nèi)部選擇地址 4兩個(gè)補(bǔ)碼數(shù)相加，只有在最高位相同時(shí)會(huì)有可能產(chǎn)生溢出，在最高位不同時(shí)(C )。 A 有可能產(chǎn)生溢出 B 會(huì)產(chǎn)生溢出C 一定不會(huì)產(chǎn)生溢出 D 不一定會(huì)產(chǎn)生溢出 5在指令的尋址方式中，

11、寄存器尋址，操作數(shù)在( AB )中，指令中的操作數(shù)是( )。 A 通用寄存器 B，寄存器編號(hào) C 內(nèi)存單元 D操作數(shù)的地址 E操作數(shù)地址的地址 F操作數(shù)本身 G指令 6關(guān)于操作數(shù)的來源和去處，表述不正確的是(D )。 A 第一個(gè)來源和去處是CPU寄存器 B 第二個(gè)來源和去處是外設(shè)中的寄存器 C 第三個(gè)來源和去處是內(nèi)存中的存貯器 D第四個(gè)來源和去處是外存貯器 7對(duì)磁盤進(jìn)行格式化，在一個(gè)記錄面上要將磁盤劃分為若干，在這基礎(chǔ)上，又要將劃分為若干。(A) A磁道，磁道，扇區(qū) B扇區(qū)，扇區(qū)，磁道 C 扇區(qū)，磁道，扇區(qū) D磁道，扇區(qū)，磁道 8在采用DMA方式的IO系統(tǒng)中，其基本思想是在( B )之間建立直

12、接的數(shù)據(jù)通路。 ACPU與外圍設(shè)備 B 主存與外圍設(shè)備 C 外設(shè)與外設(shè) DCPU與主存1馮·諾依曼機(jī)工作方式的基本特點(diǎn)是( B )。 A，多指令流單數(shù)據(jù)流 B. 按地址訪問并順序執(zhí)行指令 C. 堆棧操作 D. 存儲(chǔ)器按內(nèi)部選擇地址 2計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器系統(tǒng)是指，沒有外部存儲(chǔ)器的計(jì)算機(jī)監(jiān)控程序可以存 放在 中。( D ) ARAM，CPU B ROM，RAM C. 主存儲(chǔ)器，RAM和ROM D. 主存儲(chǔ)器和外存儲(chǔ)器，ROM 3某機(jī)字長16位，采用定點(diǎn)小數(shù)表示，符號(hào)位為1位，尾數(shù)為15位，則可表示的最大正小數(shù)為，最小負(fù)小數(shù)為。( C ) A +(216一1)，一(12-15) B +(

13、215一1)，一(12-16) C， +(1215)，一(1一2-15) D+(215一1)，(1215) 4在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是( C )。 A. 運(yùn)算過程中最高位產(chǎn)生了進(jìn)位或借位 B參加運(yùn)算的操作數(shù)超出了機(jī)器的表示范圍 C. 運(yùn)算的結(jié)果的操作數(shù)超山了機(jī)器的表示范圍D寄存器的位數(shù)太少，不得不舍棄最低有效位5. 間接尋址是指( D )。 A，指令中直接給出操作數(shù)地址 B指令中直接給出操作數(shù) C指令中間接給出操作數(shù) D. 指令中間接給出操作數(shù)地址6輸入輸出指令的功能是( C )。 A. 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送 C進(jìn)行CPU和IO設(shè)備之間的數(shù)據(jù)傳送 D.

14、 改變程序執(zhí)行的順序 7某計(jì)算機(jī)的字長是8位，它的存儲(chǔ)容量是64KB，若按字編址，那么它的尋址范圍應(yīng)該是( B )。 A0128K B064K C，032K D0一16K 8若主存每個(gè)存儲(chǔ)單元為16位，則( B )。 A. 其地址線也為16位 B其地址線與16無關(guān) C. 其地址線為“位 D其地址線與16有關(guān) 9在計(jì)算機(jī)IO系統(tǒng)中，在用DMA方式傳送數(shù)據(jù)時(shí)，DMA控制器應(yīng)控制( D )。 A. 地址總線 B數(shù)據(jù)總線 C控制總線 D. 以上都是1o在計(jì)算機(jī)總線結(jié)構(gòu)的單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由( B )組成， A. 系統(tǒng)總線、內(nèi)存總線和l()總線 B數(shù)據(jù)總線、地址總線和控制總線 C.

15、 內(nèi)部總線，系統(tǒng)總線和IO總線 D，ISA總線、VESA總線和PCI總線 1完整的計(jì)算機(jī)系統(tǒng)應(yīng)該包括( D )。 A運(yùn)算器、存儲(chǔ)器和控制器 B外部設(shè)備和主機(jī) C主機(jī)和實(shí)用程序 D配套的硬件設(shè)備和軟件系統(tǒng) 2迄今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的原因是，計(jì)算機(jī)硬件 能直接執(zhí)行的只有。( C ) A. 節(jié)約元件，符號(hào)語言 B運(yùn)算速度快，機(jī)器語言和匯編語言 C. 物理器件性能所致，機(jī)器語言 D. 信息處理方便，匯編語言 3下列數(shù)中最小的數(shù)是( C )。 A(1010010)2 B(512)8 C(00101000)BCD D(235)16 4定點(diǎn)數(shù)補(bǔ)碼加法具有兩個(gè)特點(diǎn)：一是符號(hào)位( B )

16、；二是相加后最高位上的進(jìn)位要 舍去。 A. 與數(shù)值位分別進(jìn)行運(yùn)算 B與數(shù)值位一起參與運(yùn)算 C. 要舍去D表示溢出 5長度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長、尾數(shù)短，后者階碼短、尾數(shù)長，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為( B )。 A兩者可表示的數(shù)的范圍和精度相同 B前者可表示的數(shù)的范圍大但精度低 C. 后者可表示的數(shù)的范圍大且精度高 D前者可表示的數(shù)的范圍大且精度高6立即尋址是指( B )。 A. 指令中直接給出操作數(shù)地址 B指令中直接給出操作數(shù) C. 指令中間接給出操作數(shù) D指令中間接給出操作數(shù)地址7在控制器中，必須有一個(gè)部件，能提供指令在內(nèi)存中的地址，服務(wù)于讀取指令，

17、并接收下條將被執(zhí)行的指令的地址，這個(gè)部件是( C )。 AIP BIR CPC DAR8某計(jì)算機(jī)的字長是16位，它的存儲(chǔ)容量是64KB，若按字編址，那么它的尋址范圍應(yīng)該是( B)。 A064K B032K C064KB D032KB9在采用DMA方式的IO系統(tǒng)中，其基本思想是在( B )之間建立直接的數(shù)據(jù)通路。 A. CPU與外圍設(shè)備 B主存與外圍設(shè)備 C. 外設(shè)與外設(shè) DCPU與主存10在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉( C )標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。 A中斷允許 B. 中斷請(qǐng)求 C中斷屏蔽 D中斷響應(yīng)答案：A2在定點(diǎn)二進(jìn)制運(yùn)算器

18、中，加法運(yùn)算一般通過( D )來實(shí)現(xiàn)。 A. 原碼運(yùn)算的二進(jìn)制加法器 B反碼運(yùn)算的二進(jìn)制加法器 C. 補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D補(bǔ)碼運(yùn)算的二進(jìn)制加法器 3定點(diǎn)數(shù)補(bǔ)碼加法具有兩個(gè)特點(diǎn)：一是符號(hào)位與數(shù)值位一起參與運(yùn)算；二是相加后最高位上的進(jìn)位( C )。 A與數(shù)值位分別進(jìn)行運(yùn)算 B與數(shù)值位一起參與運(yùn)算 C. 要舍去 D表示溢出 4長度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長、尾數(shù)短，后者階碼短、尾數(shù)長，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為( C )。 A兩者可表示的數(shù)的范圍和精度相同 B前者可表示的數(shù)的范圍大且精度高C. 后者可表示的數(shù)的范圍小但精度高 D. 前者可表示的數(shù)的范圍小且精

19、度高5直接尋址是指( A )。 A指令中直接給出操作數(shù)地址 B指令中直接給出操作數(shù) C. 指令中間接給出操作數(shù) D指令中間接給出操作數(shù)地址 6堆棧尋址的原則是( B )。 A隨意進(jìn)出 B后進(jìn)先出 C. 先進(jìn)先出 D后進(jìn)后出 7組成硬連線控制器的主要部件有( B )。 APC、IP BPC、IR CIR、IP D。AR、IP 8微程序控制器中，機(jī)器指令與微指令的關(guān)系是( B )。 A每一條機(jī)器指令由一條微指令來執(zhí)行 B每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行 C. 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行 ， D. 一條微指令由若干條機(jī)器指令組成 9若主存每個(gè)存儲(chǔ)單元存8位數(shù)據(jù)，則(

20、 B )。 A其地址線也為8位 B. 其地址線與8無關(guān) C. 其地址線為16位 D. 其地址線與8有關(guān) 10CPU通過指令訪問Cache所用的程序地址叫做(A )。 A邏輯地址 B物理地址 C. 虛擬地址 D，真實(shí)地址 11在獨(dú)立編址方式下，存儲(chǔ)單元和IO設(shè)備是靠(A )來區(qū)分的。 A. 不同的地址和指令代碼 B不同的數(shù)據(jù)和指令代碼 C. 不同的數(shù)據(jù)和地址 D不同的地址 ， 12，在采用DMA方式高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是通過計(jì)算機(jī)的( D )傳輸?shù)摹?A控制總線 B專為DMA設(shè)的數(shù)據(jù)總線 C地址總線 D數(shù)據(jù)總線15答案：BABCB6輸入輸出指令的功能足( C)。 A進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B

21、.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送 C進(jìn)行CPU和IO設(shè)備之間的數(shù)據(jù)傳送 D.改變程序執(zhí)行的順序 7微程序控制器中，機(jī)器指令與微指令的關(guān)系是( D )。 A.一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行 B一條微指令由若干條機(jī)器指令組成 C.每一條機(jī)器指令由一條微指令來執(zhí)行 D.每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行 8相對(duì)指令流水線方案和多指令周期方案，單指令周期方案的資源利用率和性能價(jià)格比 ( A )。 A.最低 B居中 C.最高 D都差不多 9某一RAM芯片，其容量為1024X8位，除電源端和接地端外，連同片選和讀寫信號(hào)該芯片引出腳的最小數(shù)目應(yīng)為(B )。 A23 B20 C17

22、 D19 10在主存和CPU之間增加Cache的目的是( C )。 A.擴(kuò)大主存的容量 B增加CPU中通用寄存器的數(shù)量 C.解決CPU和主存之間的速度匹配 D代替CPU中的寄存器工作 11計(jì)算機(jī)系統(tǒng)的輸入輸出接口是( B )之間的交接界面。 A.CPU與存儲(chǔ)器 B.主機(jī)與外圍設(shè)備 C.存儲(chǔ)器與外圍設(shè)備 DCPU與系統(tǒng)總線 12在采用DMA方式的IO系統(tǒng)中，其基本思想是在( B )之間建立直接的數(shù)據(jù)通路。 A.CPU與外圍設(shè)備 B主存與外圍設(shè)備C外設(shè)與外設(shè) DCPU與主存 一、選擇題：1機(jī)器數(shù)_中，零的表示形式是唯一的。A原碼 B補(bǔ)碼 C移碼 D反碼答案：B2某計(jì)算機(jī)字長16位，采用補(bǔ)碼定點(diǎn)小數(shù)

23、表示，符號(hào)位為1位，數(shù)值位為15位，則可表示的最大正小數(shù)為_，最小負(fù)小數(shù)為_。  A BC D答案：C3加法器采用并行進(jìn)位的目的是_。A提高加法器的速度 B快速傳遞進(jìn)位信號(hào)C優(yōu)化加法器結(jié)構(gòu) D增強(qiáng)加法器功能答案：B4組成一個(gè)運(yùn)算器需要多個(gè)部件，但下面所列_不是組成運(yùn)算器的部件。A狀態(tài)寄存器 B數(shù)據(jù)總線CALU D地址寄存器答案：D一、選擇題：1計(jì)算機(jī)硬件能直接識(shí)別和運(yùn)行的只能是_程序。A機(jī)器語言 B匯編語言 C高級(jí)語言 DVHDL答：A2指令中用到的數(shù)據(jù)可以來自_（可多選）。A通用寄存器 B微程序存儲(chǔ)器 C輸入輸出接口 D指令寄存器E. 內(nèi)存單元 F. 磁盤答：A、C、E3匯編語言要

24、經(jīng)過_的翻譯才能在計(jì)算機(jī)中執(zhí)行。A編譯程序 B數(shù)據(jù)庫管理程序 C匯編程序 D文字處理程序答：C4在設(shè)計(jì)指令操作碼時(shí)要做到_（可多選）。A能區(qū)別一套指令系統(tǒng)中的所有指令B能表明操作數(shù)的地址C長度隨意確定D長度適當(dāng)規(guī)范統(tǒng)一答：A、B、D5控制器的功能是_。A向計(jì)算機(jī)各部件提供控制信號(hào) B執(zhí)行語言翻譯C支持匯編程序 D完成數(shù)據(jù)運(yùn)算答：A6從資源利用率和性能價(jià)格比考慮，指令流水線方案_，多指令周期方案_，單指令周期方案_。A最好 B次之 C最不可取 D都差不多答：A、B、C一、選擇題：1下列部件（設(shè)備）中，存取速度最快的是_。答：CA光盤存儲(chǔ)器 BCPU的寄存器   C軟盤存儲(chǔ)器

25、D硬盤存儲(chǔ)器2某SRAM芯片，其容量為1K×8位，加上電源端和接地端，該芯片引出線的最少數(shù)目應(yīng)為_。答：DA23B25 C50 D203在主存和CPU之間增加Cache的目的是_。A擴(kuò)大主存的容量B增加CPU中通用寄存器的數(shù)量C解決CPU和主存之間的速度匹配D代替CPU中的寄存器工作答：C4在獨(dú)立編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠_來區(qū)分的。A不同的地址和指令代碼 B不同的數(shù)據(jù)和指令代碼C不同的數(shù)據(jù)和地址 D不同的地址答：A5隨著CPU速度的不斷提升，程序查詢方式很少被采用的原因是_。A硬件結(jié)構(gòu)復(fù)雜 B硬件結(jié)構(gòu)簡單CCPU與外設(shè)串行工作 DCPU與外設(shè)并行工作答：D6在采用DMA方

26、式的I/O系統(tǒng)中，其基本思想是在_之間建立直接的數(shù)據(jù)通路。ACPU與外設(shè) B主存與外設(shè)CCPU與主存 D外設(shè)與外設(shè)答：B1在做脫機(jī)運(yùn)算器實(shí)驗(yàn)時(shí)，送到運(yùn)算器芯片的控制信號(hào)是通過（ ）提供的，外部送到運(yùn)算器芯片的數(shù)據(jù)信號(hào)是通過（ ）提供的，并通過（ ）查看運(yùn)算器的運(yùn)算結(jié)果（運(yùn)算的值和特征標(biāo)志位狀態(tài)）。FDBA. 計(jì)算機(jī)的控制器 B. 發(fā)光二極管指示燈亮滅狀態(tài)C. 顯示器屏幕上的內(nèi)容 D. 手撥數(shù)據(jù)開關(guān)E. 運(yùn)算器累加器中的內(nèi)容 F. 微型開關(guān)2在組合邏輯的控制器中，節(jié)拍發(fā)生器TIMING的作用在于指明指令的執(zhí)行（ ），它是一個(gè)典型的（ ）邏輯電路，從一個(gè)節(jié)拍狀態(tài)變到下一個(gè)節(jié)拍狀態(tài)時(shí)，同時(shí)翻轉(zhuǎn)的觸發(fā)

27、器數(shù)目以盡可能的（ ）為好。LBHA. 快 B. 時(shí)序 C. 多 D. 組合E. 數(shù)據(jù) F. 控制 G. 類型 H. 少1次序 J狀態(tài) K. 過程 L. 步驟3在計(jì)算機(jī)硬件系統(tǒng)中，在指令的操作數(shù)字段中所表示的內(nèi)存地址被稱為（ ），用它計(jì)算出來的送到內(nèi)存用以訪問一個(gè)存儲(chǔ)器單元的地址被稱為（ ）；在講解虛擬存儲(chǔ)器時(shí)，程序的指令中使用的是存儲(chǔ)器的（ ），經(jīng)過地址變換后得到的可以用以訪問一個(gè)存儲(chǔ)器單元的地址被稱為（ ）；CAFEA. 有效地址 B. 內(nèi)存地址 C. 形式地址 D. 文件地址E. 物理地址 F. 邏輯地址 G. 虛擬地址 H. 指令地址I. 指令地址 J. CACHE地址三、簡答題（50

28、分）1簡述計(jì)算機(jī)運(yùn)算器部件的主要功能。(?分) 答：運(yùn)算器部件是計(jì)算機(jī)五大功能部件中的數(shù)據(jù)加工部件。運(yùn)算器的首要功能是完成對(duì)數(shù)據(jù)的算術(shù)和邏輯運(yùn)算，由其內(nèi)部的ALU承擔(dān)。運(yùn)算器的第二項(xiàng)功能是暫存將參加運(yùn)算的數(shù)據(jù)和中間結(jié)果，由其內(nèi)部的一組寄存器承擔(dān)。另外，運(yùn)算器通常還作為處理機(jī)內(nèi)部傳送數(shù)據(jù)的重要通路。 2一條指令通常由哪些部分組成?簡述各部分的功能。(8分) 答：通常情況下，一條指令要由操作碼和操作數(shù)地址兩部分內(nèi)容組成。其中第一部分是指令的操作碼，它確定了本條指令是執(zhí)行算術(shù)、邏輯、讀寫等多種操作中的哪一種功能，計(jì)算機(jī)為每條指令分配了一個(gè)確定的操作碼。第二部分是指令的操作數(shù)地址，用于給出被操作的信息

29、 (指令或數(shù)據(jù))的地址，包括參加運(yùn)算的一或多個(gè)操作數(shù)所在的地址，運(yùn)算結(jié)果的保存地址，程序的轉(zhuǎn)移地址、被調(diào)用的子程序的人口地址等。 3什么是高速緩沖存儲(chǔ)器?在計(jì)算機(jī)系統(tǒng)中它是如何發(fā)揮作用的?(7分) 答：高速緩沖存儲(chǔ)器，是一個(gè)相對(duì)于主存來說容量很小、速度特快、用靜態(tài)存儲(chǔ)器器件實(shí)現(xiàn)的存儲(chǔ)器系統(tǒng)。它的作用在于緩解主存速度慢、跟不上CPU瀆寫速度要求的矛盾。它的實(shí)現(xiàn)原理是，把CPU最近最可能用到的少量信息(數(shù)據(jù)或指令)從主存復(fù)制到CACHE中，當(dāng)CPU下次再用這些信息時(shí)，它就不必訪問慢速的主存，而直接從快速的CACHE中得到，從而提高了得到這些信息的速度，使CPU有更高的運(yùn)行效率。 4解釋術(shù)語：總線周

30、期。(7分) 答：總線周期通常指的是通過總線完成一次內(nèi)存讀寫操作或完成一次輸入輸出設(shè)備的讀寫操作所必需的時(shí)間。依據(jù)具體的操作性質(zhì)，可以把一個(gè)總線周期區(qū)分為內(nèi)存讀周期、內(nèi)存寫周期、IO讀周期和IO寫周期等4種類型。1 1 按你自己的理解和想像的計(jì)算機(jī)的硬件（應(yīng)有中斷功能）組成，寫出完成下面給定的指令格式的指令的執(zhí)行流程；（18分）（1）累加器內(nèi)容完成“異或”運(yùn)算“異或” 指令的指令格式操作碼 DR SR （2）把一個(gè)內(nèi)存單元中的內(nèi)容讀到所選擇的一個(gè)累加器中。操作碼 DR SR 答案：（1）執(zhí)行流程：a. 程序計(jì)數(shù)器的內(nèi)容地址寄存器b. 讀內(nèi)存，讀出的指令指令寄存器c. DR的內(nèi)容異或SR的內(nèi)容，

31、結(jié)果DRd. 檢查有無中斷請(qǐng)求，有，則進(jìn)行相應(yīng)處理；無，則轉(zhuǎn)入下一條指令的執(zhí)行過程。（2）執(zhí)行流程：a. 程序計(jì)數(shù)器的內(nèi)容地址寄存器b. 讀內(nèi)存，讀出的指令指令寄存器c. SR的內(nèi)容地址寄存器（寄存器間接尋址方式）d. 讀內(nèi)存，讀出的數(shù)據(jù)DRe. 檢查有無中斷請(qǐng)求，有，則進(jìn)行相應(yīng)處理；無，則轉(zhuǎn)入下一條指令的執(zhí)行過程2 2 回答中斷處理功能在計(jì)算機(jī)系統(tǒng)中的主要作用，至少說出5點(diǎn)。（15分）參考答案（任意選答5個(gè)）（1）一種重要的輸入輸出方式（2）硬件故障報(bào)警處理（3）支持多道程序運(yùn)行（4）支持實(shí)時(shí)處理功能（5）支持人機(jī)交互的重要手段（6）支持計(jì)算機(jī)之間高速通訊和網(wǎng)絡(luò)功能（刀支持建立多任務(wù)系統(tǒng)和多

32、處理機(jī)系統(tǒng)3 3 在計(jì)算機(jī)系統(tǒng)中，使用直接存儲(chǔ)器訪問的目的是什么？在采用總線周期“挪用”方式把外圍設(shè)備傳送來的一個(gè)數(shù)據(jù)寫進(jìn)內(nèi)存儲(chǔ)器的一個(gè)單元的期間，CPU可能處于何種運(yùn)行方式？對(duì)采用直接存儲(chǔ)器訪問的外圍設(shè)備，要給出中斷請(qǐng)求功能嗎？為什么？（17分）答案：（1）既要提高高速外圍設(shè)備與計(jì)算機(jī)主機(jī)（內(nèi)存儲(chǔ)器）之間傳送數(shù)據(jù)的速度，又要降低數(shù)據(jù)人出對(duì)CPU的時(shí)間開銷；（5分）（2）在采用總線周期“挪用”方式把外圍設(shè)備傳送來的一個(gè)數(shù)據(jù)寫進(jìn)內(nèi)存儲(chǔ)器的一個(gè)單元的期間，CPU可能處于等待使用總線的狀態(tài)（與DMA競(jìng)爭(zhēng)使用總線而且未取得總線使用權(quán)），或正在正常執(zhí)行程序（未遇到與DMA競(jìng)爭(zhēng)使用總線的情況）；（6分）（

33、3）對(duì)采用直接存儲(chǔ)器訪問的外圍設(shè)備，也要給出中斷請(qǐng)求功能，因?yàn)橐淮螖?shù)據(jù)傳送可能要多次（每次傳送一批數(shù)據(jù)）啟動(dòng)DMA傳送過程才能完成，每傳送完成一批數(shù)據(jù)，DMA卡要送中斷請(qǐng)求信號(hào)給CPU。1簡述計(jì)算機(jī)運(yùn)算器部件的主要功能。答案：運(yùn)算器部件是計(jì)算機(jī)五大功能部件中的數(shù)據(jù)加工部件。運(yùn)算器的首要功能是完成對(duì)數(shù)據(jù)的算術(shù)和邏輯運(yùn)算，由其內(nèi)部的ALu承擔(dān)。運(yùn)算器的第二項(xiàng)功能是暫存將參加運(yùn)算的數(shù)據(jù)和中間結(jié)果，由其內(nèi)部的一組寄存器承擔(dān)。另外，運(yùn)算器通常還作為處理機(jī)內(nèi)部傳送數(shù)據(jù)的重要通路。2在教學(xué)計(jì)算機(jī)的總線設(shè)計(jì)中，提到并實(shí)現(xiàn)了內(nèi)部總線和外部總線，這指的是什么含義? 他們是如何連接起來的?如何控制二者之間的通斷以及

34、數(shù)據(jù)傳送的方向？答案：在教學(xué)計(jì)算機(jī)的總線設(shè)計(jì)中，cPu一側(cè)使用的數(shù)據(jù)總線被稱為內(nèi)部總線，在內(nèi)存儲(chǔ)器和IO接口一側(cè)使用的數(shù)據(jù)總線被稱為外部總線，他們經(jīng)過雙向三態(tài)門電路實(shí)現(xiàn)相互連接，而雙向三態(tài)門電路本身就有一個(gè)選擇接通或斷開兩個(gè)方向的數(shù)據(jù)信息的控制信號(hào)，還有另一個(gè)選擇數(shù)據(jù)傳送方向的控制信號(hào)，只要按照運(yùn)行要求正確地提供出這2個(gè)控制信號(hào)即可。1簡述奇偶校驗(yàn)碼和海明校驗(yàn)碼的實(shí)現(xiàn)原理。答：奇偶校驗(yàn)碼原理：通常是為一個(gè)字節(jié)補(bǔ)充一個(gè)二進(jìn)制位，稱為校驗(yàn)位，通過設(shè)置校驗(yàn)位的值為0或1的方式，使字節(jié)自身的8位和該校驗(yàn)位含有1值的位數(shù)一定為奇數(shù)或偶數(shù)。在接收方，檢查接收到的碼字是否還滿足取值為1的總的位數(shù)的奇偶關(guān)系，

35、來決定數(shù)據(jù)是否出錯(cuò)。海明校驗(yàn)碼原理：是在k個(gè)數(shù)據(jù)位之外加上r個(gè)校驗(yàn)位，從而形成一個(gè)k+r位的新的碼字，使新的碼字的碼距比較均勻地拉大。把數(shù)據(jù)的每一個(gè)二進(jìn)制位分配在幾個(gè)不同的偶校驗(yàn)位的組合中，當(dāng)某一位出現(xiàn)錯(cuò)誤，就會(huì)引起相關(guān)的幾個(gè)校驗(yàn)位的值發(fā)生變化，這不但可以發(fā)現(xiàn)錯(cuò)誤，還可以指出哪一位出錯(cuò)，為進(jìn)一步糾錯(cuò)提供了依據(jù)。2簡述教材中給出的MIPS計(jì)算機(jī)的運(yùn)算器部件的功能和組成。答：MIPS計(jì)算機(jī)的運(yùn)算器部件的功能和組成：運(yùn)算器的首要功能是完成對(duì)數(shù)據(jù)的算術(shù)和邏輯運(yùn)算, 由其內(nèi)部的一個(gè)被稱之為算術(shù)與邏輯運(yùn)算部件(英文縮寫為ALU)承擔(dān)；運(yùn)算器的第二項(xiàng)功能，是暫存將參加運(yùn)算的數(shù)據(jù)和中間結(jié)果, 由其內(nèi)部的一組寄

36、存器承擔(dān)；為了用硬件線路完成乘除指令運(yùn)算, 運(yùn)算器內(nèi)一般還有一個(gè)能自行左右移位的專用寄存器, 通稱乘商寄存器。這些部件通過幾組多路選通器電路實(shí)現(xiàn)相互連接和數(shù)據(jù)傳送；運(yùn)算器要與計(jì)算機(jī)其它幾個(gè)功能部件連接在一起協(xié)同運(yùn)行, 還必須有接受外部數(shù)據(jù)輸入和送出運(yùn)算結(jié)果的邏輯電路。3浮點(diǎn)運(yùn)算器由哪幾部分組成？答：處理浮點(diǎn)數(shù)指數(shù)部分的部件、處理尾數(shù)的部件、加速移位操作的移位寄存器線路以及寄存器堆等組成。4假定 X = 0.0110011*211， Y = 0.1101101*2-10 （此處的數(shù)均為二進(jìn)制），在不使用隱藏位的情況下，回答下列問題：（1）浮點(diǎn)數(shù)階碼用4位移碼、尾數(shù)用8位原碼表示（含符號(hào)位），寫出

37、該浮點(diǎn)數(shù)能表示的絕對(duì)值最大、最小的（正數(shù)和負(fù)數(shù)）數(shù)值；解答：絕對(duì)值最大： 1 111 0 1111111、1 111 1 1111111；絕對(duì)值最小： 0 001 0 0000000、0 001 1 0000000（2）寫出X、Y的浮點(diǎn)數(shù)表示。X浮1 011 0 0110011  Y浮0 110 0 1101101（3）計(jì)算X+YA：求階差：|E|=|1011-0110|=0101B：對(duì)階：Y變?yōu)?1 011 0 00000 1101101C：尾數(shù)相加：00 0110011 00000+ 00 00000 1101101=00 0110110 01101D：規(guī)格化：左規(guī)：尾數(shù)為0 1

38、101100 1101，階碼為1010F：舍入處理：采用0舍1入法處理，則有00 1101100+1=00 1101101E：不溢出所以，X+Y最終浮點(diǎn)數(shù)格式的結(jié)果： 1 010 0 1101101，即0.1101101*2101一條指令通常由哪兩個(gè)部分組成？指令的操作碼一般有哪幾種組織方式？各自應(yīng)用在什么場(chǎng)合？各自的優(yōu)缺點(diǎn)是什么？答：一條指令通常由操作碼和操作數(shù)兩個(gè)部分組成。指令的操作碼一般有定長的操作碼、變長的操作碼兩種組織方式。定長操作碼的組織方式應(yīng)用在當(dāng)前多數(shù)的計(jì)算機(jī)中；變長的操作碼組織方式一般用在小型及以上的計(jì)算機(jī)當(dāng)中。（注：存疑）定長操作碼的組織方式對(duì)于簡化計(jì)算機(jī)硬件設(shè)計(jì)，提高指令

39、譯碼和識(shí)別速度有利。變長的操作碼組織方式可以在比較短的指令字中，既能表示出比較多的指令條數(shù)，又能盡量滿足給出相應(yīng)的操作數(shù)地址的要求。2如何在指令中表示操作數(shù)的地址？通常使用哪些基本尋址方式？答：是通過尋址方式來表示操作數(shù)的地址。    通常使用的基本尋址方式有：立即數(shù)尋址、直接尋址、寄存器尋址、寄存器間接尋址、變址尋址、相對(duì)尋址、間接尋址、堆棧尋址等。3為讀寫輸入/輸出設(shè)備，通常有哪幾種常用的尋址方式用以指定被讀寫設(shè)備？答：為讀寫輸入/輸出設(shè)備，通常有兩種常用的編址方式用以指定被讀寫設(shè)備，一是I/O端口與主存儲(chǔ)器統(tǒng)一的編制方式，另一種是I/O端口與主存儲(chǔ)器彼此獨(dú)立

40、的編制方式。(存疑，此答案回答的是編碼方式，而非尋址方式- -!)4簡述計(jì)算機(jī)中控制器的功能和基本組成，微程序的控制器和硬連線的控制器在組成和運(yùn)行原理方面有何相同和不同之處？答：控制器主要由下面4個(gè)部分組成：（1）程序計(jì)數(shù)器（PC），是用于提供指令在內(nèi)存中的地址的部件，服務(wù)于讀取指令，能執(zhí)行內(nèi)容增量和接收新的指令地址，用于給出下一條將要執(zhí)行的指令的地址。（2）指令寄存器（IR），是用于接收并保存從內(nèi)存儲(chǔ)器讀出來的指令內(nèi)容的部件，在執(zhí)行本條指令的整個(gè)過程中，為系統(tǒng)運(yùn)行提供指令本身的主要信息。（3）指令執(zhí)行的步驟標(biāo)記線路，用于標(biāo)記出每條指令的各個(gè)執(zhí)行步驟的相對(duì)次序關(guān)系，保證每一條指令按設(shè)定的步驟序

41、列依次執(zhí)行。（4）全部控制信號(hào)的產(chǎn)生部件，它依據(jù)指令操作碼、指令的執(zhí)行步驟（時(shí)刻），也許還有些另外的條件信號(hào)，來形成或提供出當(dāng)前執(zhí)行步驟計(jì)算機(jī)各個(gè)部件要用到的控制信號(hào)。計(jì)算機(jī)整機(jī)各硬件系統(tǒng)，正是在這些信號(hào)控制下協(xié)同運(yùn)行，執(zhí)行指令，產(chǎn)生預(yù)期的執(zhí)行結(jié)果。由于上述后兩個(gè)部分的具體組成與運(yùn)行原理不同，控制器被分為硬連線控制器和微程序控制器兩大類。微程序的控制器和組合邏輯的控制器是計(jì)算機(jī)中兩種不同類型的控制器。共同點(diǎn)：基本功能都是提供計(jì)算機(jī)各個(gè)部件協(xié)同運(yùn)行所需要的控制信號(hào)；組成部分都有程序計(jì)數(shù)器PC，指令寄存器IR；都分成幾個(gè)執(zhí)行步驟完成每一條指令的具體功能。不同點(diǎn)：主要表現(xiàn)在處理指令執(zhí)行步驟的辦法，提

42、供控制信號(hào)的方案不一樣。微程序的控制器是通過微指令地址的銜接區(qū)分指令執(zhí)行步驟，應(yīng)提供的控制信號(hào)從控制存儲(chǔ)器中讀出，并經(jīng)過一個(gè)微指令寄存器送到被控制部件。組合邏輯控制器是用節(jié)拍發(fā)生器指明指令執(zhí)行步驟，用組合邏輯電路直接給出應(yīng)提供的控制信號(hào)。微程序的控制器的優(yōu)點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)簡單些，易用于實(shí)現(xiàn)系列計(jì)算機(jī)產(chǎn)品的控制器，理論上可實(shí)現(xiàn)動(dòng)態(tài)微程序設(shè)計(jì)，缺點(diǎn)是運(yùn)行速度要慢一些。組合邏輯控制器的優(yōu)點(diǎn)是運(yùn)行速度明顯地快，缺點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)復(fù)雜些，但隨著EDA工具的成熟，該缺點(diǎn)已得到很大緩解。5控制器的設(shè)計(jì)和該計(jì)算機(jī)的指令系統(tǒng)是什么關(guān)系？答：控制器的的基本功能，是依據(jù)當(dāng)前正在執(zhí)行的指令，和它所處的執(zhí)行步驟，形成并提供

43、在這一時(shí)刻整機(jī)各部件要用到的控制信號(hào)。所以，控制器的設(shè)計(jì)和該計(jì)算機(jī)的指令系統(tǒng)是一一對(duì)應(yīng)的關(guān)系，也就是控制器的設(shè)計(jì)應(yīng)依據(jù)指令的要求來進(jìn)行，特別是要分析每條指令的執(zhí)行步驟，產(chǎn)生每個(gè)步驟所需要的控制信號(hào)。6指令采用順序方式、流水線方式執(zhí)行的主要差別是什么？各有什么優(yōu)點(diǎn)和缺點(diǎn)？順序方式是，在一條指令完全執(zhí)行結(jié)束后，再開始執(zhí)行下一條指令。優(yōu)點(diǎn)是控制器設(shè)計(jì)簡單，容易實(shí)現(xiàn)，；缺點(diǎn)是速度比較慢。指令流水線方式是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施，在成本增加不多的情況下很明顯地提高了計(jì)算機(jī)的性能。追求的目標(biāo)是力爭(zhēng)在每一個(gè)指令執(zhí)行步驟中完成一條指令的執(zhí)行過程。實(shí)現(xiàn)思路是把一條指令的幾項(xiàng)功能劃分到不同的執(zhí)行部件

44、去完成，在時(shí)間上又允許這幾個(gè)部件可以同時(shí)運(yùn)行。缺點(diǎn)是控制器設(shè)計(jì)復(fù)雜，比較不容易實(shí)現(xiàn)，；突出的優(yōu)點(diǎn)是速度明顯提高。1在三級(jí)存儲(chǔ)體系中，主存、外存和高速緩存各有什么作用？各有什么特點(diǎn)？答：多級(jí)存儲(chǔ)器系統(tǒng)，是圍繞讀寫速度尚可、存儲(chǔ)容量適中的主存儲(chǔ)器來組織和運(yùn)行的, 并由高速緩沖存儲(chǔ)器緩解主存讀寫速度慢、不能滿足CPU運(yùn)行速度需要的矛盾；用虛擬存儲(chǔ)器更大的存儲(chǔ)空間，解決主存容量小、存不下規(guī)模更大的程序與更多數(shù)據(jù)的難題，從而達(dá)到使整個(gè)存儲(chǔ)器系統(tǒng)有更高的讀寫速度、盡可能大的存儲(chǔ)容量、相對(duì)較低的制造與運(yùn)行成本。高速緩沖存儲(chǔ)器的問題是容量很小，虛擬存儲(chǔ)器的問題是讀寫速太慢。追求整個(gè)存儲(chǔ)器系統(tǒng)有更高的性能/價(jià)格

45、比的核心思路，在于使用中充分發(fā)揮三級(jí)存儲(chǔ)器各自的優(yōu)勢(shì)，盡量避開其短處。2什么是隨機(jī)存取方式？哪些存儲(chǔ)器采用隨機(jī)存取方式？答：RAM,即隨機(jī)存儲(chǔ)器，可以看作是由許多基本的存儲(chǔ)單元組合起來構(gòu)成的大規(guī)模集成電路。靜態(tài)隨機(jī)存儲(chǔ)器（RAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）可采用隨機(jī)存取方式。3什么是虛擬存儲(chǔ)器？它能解決什么問題？為什么？答：虛擬存儲(chǔ)器屬于主存外存層次，由存儲(chǔ)器管理硬件和操作系統(tǒng)中存儲(chǔ)器管理軟件支持，借助于硬磁盤等輔助存儲(chǔ)器，并以透明方式提供給用戶的計(jì)算機(jī)系統(tǒng)具有輔存的容量，接近主存的速度，單位容量的成本和輔存差不多的存儲(chǔ)器。主要用來緩解內(nèi)存不足的問題。因?yàn)橄到y(tǒng)會(huì)使用一部分硬盤空間來補(bǔ)充內(nèi)存。

46、4什么是串行接口和并行接口？簡述它們的數(shù)據(jù)傳輸方式和適用場(chǎng)合。答：串行接口只需要一對(duì)信號(hào)線來傳輸數(shù)據(jù)，主要用于傳輸速度不高、傳輸距離較長的場(chǎng)合。并行接口傳輸按字或字節(jié)處理數(shù)據(jù)，傳輸速率較低，實(shí)用于傳輸速度較高的設(shè)備，如打印機(jī)等。5CPU在每次執(zhí)行中斷服務(wù)程序前后應(yīng)做哪些工作？答：CPU在每次執(zhí)行中斷服務(wù)程序前完成：關(guān)中斷；保存斷點(diǎn)和被停下來的程序的現(xiàn)場(chǎng)信息；判別中斷源，轉(zhuǎn)中斷服務(wù)程序的入口地址；執(zhí)行開中斷指令。CPU在每次執(zhí)行中斷服務(wù)程序后完成：關(guān)中斷，準(zhǔn)備返回主程序；恢復(fù)現(xiàn)場(chǎng)信息，恢復(fù)斷點(diǎn)；執(zhí)行開中斷；返回主程序。6總線的信息傳輸有哪幾種方式？具體說明幾種方式的特點(diǎn)。答：總線的傳輸方式有：串

47、行傳送、并行傳送、復(fù)用傳送和數(shù)據(jù)包傳送。1簡述浮點(diǎn)運(yùn)算器的作用，它由哪幾部分組成?(?分) 答：浮點(diǎn)運(yùn)算器是主要用于對(duì)計(jì)算機(jī)內(nèi)的浮點(diǎn)數(shù)進(jìn)行運(yùn)算的部件。浮點(diǎn)數(shù)通常由階碼和尾數(shù)兩部分組成，階碼是整數(shù)形式的，尾數(shù)是定點(diǎn)小數(shù)形式的。這兩部分執(zhí)行的操作不盡相同。因此，浮點(diǎn)運(yùn)算器總是由處理階碼和處理尾數(shù)的這樣兩部分邏輯線路組成。 2計(jì)算機(jī)指令中要用到的操作數(shù)一般可以來自哪些部件?(?分) 答：操作數(shù)的來源一是CPU內(nèi)部的通用寄存器，二是外圍設(shè)備(接口)中的一個(gè)寄存器， 三是內(nèi)存儲(chǔ)器的一個(gè)存儲(chǔ)單元。 3Cache，有哪3種基本映像方式，直接映像方式的主要優(yōu)缺點(diǎn)是什么?(7分) 答：Cache，存儲(chǔ)器通常使用

48、3種映像方式，它們是全相聯(lián)映像方式、直接映像方式、組相聯(lián)映像方式。 直接映像是簡單的地址映像，地址變換速度較快，且遇到?jīng)_突替換時(shí)，只要將所在的塊替換出來。不需要替換算法，硬件實(shí)現(xiàn)更容易，但它的命中率略低。 4簡述總線的串行傳送、并行傳送、復(fù)用傳送和數(shù)據(jù)包傳送四種基本信息傳輸方式的特點(diǎn)。(8分) 答：串行傳送方式是I位字長的數(shù)據(jù)通過一條通信信號(hào)線一位一位地傳送；并行傳送方式是字長n位的數(shù)據(jù)由n條信號(hào)線同時(shí)傳送，數(shù)據(jù)傳輸?shù)乃俣犬?dāng)然快多子； 復(fù)用傳送方式也就是將數(shù)據(jù)分時(shí)分組傳送的方式，它由同步信號(hào)控制，在一組通信線上采用分時(shí)的辦法，輪流地并行傳送不同組信號(hào)。這種方式減少了信號(hào)線的數(shù)目，提高了總線的利

49、用率，同時(shí)也降低了成本，但影響了整體的傳輸速度； 數(shù)據(jù)包傳送方式是將被傳送的信息組成一個(gè)固定的數(shù)據(jù)結(jié)構(gòu)，通常包含數(shù)據(jù)、地址和時(shí)鐘等信息，這樣減少了通信中同步操作的時(shí)間。1舉例說明計(jì)算機(jī)中寄存器尋址、寄存器間接尋址方式，從形式地址到得到操作數(shù)的尋址處理過程。答案： (1)寄存器尋址，形式地址為寄存器名(或編號(hào))，寄存器中的內(nèi)容為操作數(shù)； (2)寄存器間接尋址，形式地址為寄存器名(或編號(hào))，寄存器中的內(nèi)容為操作數(shù)的地址，再讀一次內(nèi)存得到操作數(shù)。 2多級(jí)結(jié)構(gòu)的存儲(chǔ)器是由哪3級(jí)存儲(chǔ)器組成的?每一級(jí)存儲(chǔ)器使用什么類型的存儲(chǔ)介質(zhì)，這些介質(zhì)的主要特性是什么?答案：多級(jí)結(jié)構(gòu)的存儲(chǔ)器是由高速緩存、主存儲(chǔ)器和虛擬

50、存儲(chǔ)器組成的。高速緩沖存儲(chǔ)器使用靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，主存儲(chǔ)器通常使用動(dòng)態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，而虛擬存儲(chǔ)器則使用快速磁盤設(shè)備上的一片存儲(chǔ)區(qū)。前兩者是半導(dǎo)體電路器件，以數(shù)字邏輯電路方式進(jìn)行讀寫，后者則是在磁性介質(zhì)層中通過電磁轉(zhuǎn)換過程完成信息讀寫。1高速緩沖存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的主要作用是什么，用什么類型的存儲(chǔ)器芯片實(shí)現(xiàn)，為什么? 答案：高速緩沖存儲(chǔ)器，是一個(gè)相對(duì)于主存來說容量很小、速度特快、用靜態(tài)存儲(chǔ)器器件實(shí)現(xiàn)的存儲(chǔ)器系統(tǒng)。它的作用在于緩解主有速度慢、跟不上CPU讀寫速度要求的矛盾。它的實(shí)現(xiàn)原理，是把CPU最近最可能用到的少量信息(數(shù)據(jù)或指令)從主存復(fù)制到CACHE中，當(dāng)CPU下次再用這些信息時(shí)，它就不必訪問慢速