《計(jì)算機(jī)組成原理》本科生期末試卷十

1、.計(jì)算機(jī)組成原理本科生期末試卷十一、選擇題1 下列數(shù)中最小的數(shù)是_。A. （100101）2B. （50） 8C.（ 100010） BCDD. （625） 162 從下面浮點(diǎn)運(yùn)算器的描述中選出兩個(gè)描述正確的句子_。A. 浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的定點(diǎn)運(yùn)算部件階碼部件和尾數(shù)部件。B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算。C.階碼部件只進(jìn)行階碼相加、相減和比較操作。D. 尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。3 一個(gè) 8 位的二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3 個(gè)“ 1”和 5 個(gè)“ 0”組成，則最小值為 _。A.-127B.-32C.-125D.-34 計(jì)算機(jī)經(jīng)歷了從器件角度劃分的四代發(fā)展歷程，但從

2、系統(tǒng)結(jié)構(gòu)上來看，至今絕大多數(shù)計(jì)算機(jī)仍屬于_型計(jì)算機(jī)。A. 實(shí)時(shí)處理B.智能化C.并行D. 馮 .諾依曼5 在多級存儲體系中， “ cache主存”結(jié)構(gòu)的作用是解決_的問題。A. 主存容量不足B. 主存與輔存速度不匹配C.輔存與 CPU 速度不匹配D.主存與 CPU 速度不匹配6 采用虛擬存貯器的主要目的是_。A. 提高主存貯器的存取速度B. 擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動管理和調(diào)度C. 提高外存貯器的存取速度D. 擴(kuò)大外存貯器的存貯空間7 以下四種類型指令中，執(zhí)行時(shí)間最長的是_。A.RR 型指令B.RS 型指令C.SS 型指令D.程序控制指令8 在以下描述PCI 總線的基本概念中，不正確

3、的是_。A.PCI 總線是一個(gè)與處理器無關(guān)的高速外圍總線B.PCI 總線的基本傳輸機(jī)制是猝發(fā)式傳送C.PCI 設(shè)備一定是主設(shè)備D. 系統(tǒng)中只允許有一條PCI 總線9 CRT 的分辨率為1024*1024 像素，像素的顏色數(shù)為256，則刷新存儲器的容量為_。A.512KBB.1MBC.256KBD.2MB10 MP-1陣列機(jī)是一臺SIMD計(jì)算機(jī)，它的處理機(jī)有各種配置，最多可達(dá)_個(gè)A. 1024B. 4096C. 8192D.16384二、填空題1、 在計(jì)算機(jī)術(shù)語中，將運(yùn)算器、控制器、cache 合在一起，稱為A_ ，而將 B_和存儲器合在一起，成為C_。2、半導(dǎo)體SRAM 靠 A_ 存貯信息，半

4、導(dǎo)體DRAM 則是靠 B_ 存貯信息。3、 CPUA_ 取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B_ 。由于各種指令的操作功能不同，各種指令的指令周期是C_。1/6.4、 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的A_ ，是多個(gè)B_ 部件之間進(jìn)行數(shù)據(jù)傳送的C_通道。5、 DMA 控制器按其A_ 結(jié)構(gòu)，分為B_ 型和 C_ 型兩種。6目前應(yīng)用的機(jī)群有兩種類型，一種是 A_機(jī)群，代表產(chǎn)品是B_，它是為代替?zhèn)鹘y(tǒng)的中大型或巨型機(jī)而設(shè)計(jì)的，另一種是C_機(jī)群，為了充分利用各個(gè)結(jié)點(diǎn)的空閑資源而設(shè)計(jì)的。三、 將十進(jìn)制數(shù)20. 59375 轉(zhuǎn)換成 32 位浮點(diǎn)數(shù)的二進(jìn)制格式來存儲。四、 已知某 16 位機(jī)的主存采用半導(dǎo)體存貯器，地址

5、碼為18 位，若使用8K 8 位 SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式。問：（ 1）若每個(gè)模板為32K16 位，共需幾個(gè)模塊板?（ 2）每個(gè)模塊內(nèi)共有多少片RAM芯片 ?（ 3）主存共需多少RAM 芯片？ CPU 如何選擇模塊板？五、 某 16 機(jī)機(jī)器所使用的指令格式和尋址方式如下所示，該機(jī)有20位基值寄存器，16 個(gè) 16 位通用寄存器。指令匯編格式中的S（源）， D（目標(biāo)）都是通用寄存器，M 是主存中的一個(gè)單元。三種指令的操作碼分別是MOV （OP）=（ A） H， STA（OP） =（ 1B） H， LDA （OP）=（ 3C） H 。 MOV 是傳送指令， S

6、TA 為寫數(shù)指令， LDA 為讀數(shù)指令如圖 B20.1LDAM ， D圖 20。1要求：（ 1）分析三種指令的指令格式與尋址方式特點(diǎn)。（ 2）CPU 完成哪一種操作所花的時(shí)間最短？哪一種操作所花時(shí)間最長？第二種指令的執(zhí)行時(shí)間有時(shí)會等于第三種指令的執(zhí)行時(shí)間嗎？（ 3）下列情況下每個(gè)十六進(jìn)制指令字分別代表什么操作？其中如果有編碼不正確，如何改 （F0F1）H（）H2H正才能成為合法指令？13CD2（6FD6） H （2856）3 （）H41C2六、在流水處理中，把輸入的任務(wù)分割為一系列子任務(wù)，并使各子任務(wù)在流水線的各個(gè)過程段并發(fā)執(zhí)行， 從而使流水處理具有更強(qiáng)大的數(shù)據(jù)吞吐能力。請用定量分析法證明這個(gè)

7、結(jié)論2/6.的正確性。七、 畫出 PCI 總線結(jié)構(gòu)框圖，說明HOST 總線、 PCI 總線、 LAGACY總線的功能。八、某機(jī)用于生產(chǎn)過程中的溫度數(shù)據(jù)采集，每個(gè)采集器含有8 位數(shù)據(jù)緩沖寄存器一個(gè)，比較器一個(gè)，能與給定范圍比較，可發(fā)出“溫度過低”或“溫度過高”信號，如圖2 所示。主機(jī)采用外設(shè)單獨(dú)編址方式， 四個(gè)采集器公用一個(gè)設(shè)備碼， 共一個(gè)接口， 允許采用兩種方式訪問：（ 1）定期巡回檢測方式，主機(jī)可編程指定訪問該設(shè)備碼中的某一采集器。（ 2）中斷方式，當(dāng)采集數(shù)據(jù)比給定范圍過低或過高時(shí)能提出隨機(jī)中斷請求，主機(jī)應(yīng)能判別是哪一個(gè)采集器請求，是溫度過低或過高。請擬定該接口中有哪些主要部件（不要求畫出完

8、整的連線） ，并概略說明在兩種方式下的工作原理。圖 2九、一臺向量處理機(jī)一次只能采用下述二種方式中的一種進(jìn)行運(yùn)算：一是向量方式，執(zhí)行速度為 Rv=10 MFLOPS；標(biāo)量方式，執(zhí)行速度 Rs=1 MFLOPS。設(shè) F 是該處理機(jī)的典型程序代碼中可向量化部分的百分比。1）推導(dǎo)出該向量機(jī)平均執(zhí)行速度Ra 的公式。2）要使 Ra 達(dá)到 7.5 MFLOPS，問可向量化是分比F 是多少？3/6.本科生期末試卷十答案一、 選擇題1 B2 A C 3C 4D 5D6 B7 C 8C D9B 10 D二、填空題1 A CPUB CPUC主機(jī)2 A 觸發(fā)器B柵極電容3 A 存儲器B指令周期C不相同的4 A 互

9、連機(jī)構(gòu)B系統(tǒng)功能C公共5 A 組成結(jié)構(gòu)B選擇C多路6 A. 專用 B. IBM SP2 C.企業(yè)三、解：先將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：（ 20.59375） 10=（ 10100.10011） 2然后移動小數(shù)點(diǎn)，使其在1， 2 位之間10100.10011=1.001001124,e =4于是得到S=0， E = 4+127 = 131M=01001011最后得到32 位浮點(diǎn)數(shù)的二進(jìn)制格式為：0100 0001 01010 0100 1100 0000 0000 0000 = （ 41A4C000 ） 16四、 解：（ 1）由于主存地址碼給定18 位，所以最大空間為218=256K ，主存的最大

10、容量為256K ?，F(xiàn)在每個(gè)模塊板的存貯容量為32KB ，所以主存共需256KB/32KB=8塊板。（ 2）每個(gè)模塊板的存貯容量為32KB ，現(xiàn)用 4K 4 位的 SRAM 芯片。每塊板采用位并聯(lián)與地址串聯(lián)相結(jié)合的方式：即用2 片 SRAM 芯片拼成 4K 8 位（共 8 組），用地址碼的低 12 位（A 0 A 11）直接接到芯片地址輸入端，然后用地址碼的高 3 位（A 14 A 12）通過 3： 8 譯碼器輸出分別接到 8 組芯片的片選端。共82=16 個(gè) S RAM（3）根據(jù)前面所得， 共有 8 個(gè)模板， 每個(gè)模板上有16 片芯片， 故主存共需 816=128片芯片（ SRAM ）。CPU

11、 選擇各模塊板的方法是：各模塊板均用地址碼A 0 A 14 譯碼，而各模塊的選擇用地址碼最高三位 A 17，A 16， A 15 通過 3： 8 譯碼器輸出進(jìn)行選擇。五、解：（1）第一種指令是單字長二地址指令，RR 型；第二種指令是雙字長二地址指令，RS 型，其中 S 采用基址尋址或變址尋址，R 由源寄存器決定；第三種也是雙字長二地址指令， RS 型， R 由目標(biāo)寄存器決定， S 由 20 位地址（直接尋址）決定。（2）處理機(jī)完成第一種指令所花的時(shí)間最短，因?yàn)镽R 型指令，不需要訪問存儲器。第二種指令所花的時(shí)間最長，因?yàn)?RS 型指令， 需要訪問存儲器。同時(shí)要進(jìn)行尋址方式的變換運(yùn)算 （基址或變

12、址） ，這也需要時(shí)間。 第二指令的執(zhí)行時(shí)間不會等于第三種指令，因?yàn)榈谌N指令雖然也訪問存儲器，但節(jié)省了求有效地址運(yùn)算的時(shí)間開銷。（ 3）根據(jù)以知條件： MOV （ OP）=00010101 ，STA（ OP）=011011，LDA（ OP）=111100，將指令的十六進(jìn)制格式轉(zhuǎn)換為二進(jìn)制代碼且比較后可知：4/6.1（ F0F1） H （ 3CD2 ） H 指令代表 LDA 指令，編碼正確，其含義是把主存（13CD2 ）H 地址單元的內(nèi)容取至15 號寄存器。2（ 2856）H 代表 MOV 指令，編碼正確，含義是把5 號源寄存器的內(nèi)容傳送至6 目標(biāo)寄存器。3MOV 指令，但編碼錯(cuò)誤，可改正為（2

13、8D6）H 。（ 6DC6 ） H 是單字長指令，一定是4（ 1C2） H 是單字長指令，代表MOV 指令，但編碼錯(cuò)誤，可改正為（ 28D6 ） H。六、解：設(shè) P1 是有總延遲時(shí)間t 1 的非流水線處理器，故其最大吞吐量（數(shù)據(jù)帶寬）為1/t1。又設(shè) Pm 是相當(dāng)于 Pi 的 m 段流水線處理器。其中每一段處理線路具有同樣的延遲時(shí)間tc，和緩沖寄存器延遲時(shí)間tr，這樣 Pm 的每段總延遲時(shí)間為tc+tr ，故 Pm 的帶寬為W m=1/ （ tc+tr ）。如果 Pm是將i1iiP 劃分成延遲相同的若干段形成的，則t mt，因此 P 的帶寬為W =1/ （ mt ）。1c由此可得出結(jié)論：條件m

14、tc(t c+t r)滿足，則 Pm 比 Pi 有更強(qiáng)的吞吐能力。七、 解： PCI 總線結(jié)構(gòu)框圖如圖B20.3 所示：圖 B20.31） HOST 總線：該總線又稱CPU 總線、系統(tǒng)總線、主存總線等，它不僅連接主存，還可以連接多個(gè) CPU2） PCI 總線：連接各種高速的PCI 設(shè)備。 PCI 設(shè)備可以是主設(shè)備也可以是從設(shè)備，或者兼而有之。 系統(tǒng)中允許有多余的 PCI 總線。 它們可以使用 HOST 橋與 HOST 總線相連， 也可以使用 PCI/PCI 橋與已經(jīng)同 HOST 橋連接的 PCI 總線相連。從而可擴(kuò)充整個(gè)系統(tǒng)的 PCI 總線負(fù)載能力。3） LAGACY總線：可以是ISA 、EISA 、MCA 等性能較低的傳統(tǒng)總線，以便充分利用市場上現(xiàn)有的適配器卡，支持中低速I/O 設(shè)備。八、 解：數(shù)據(jù)采集接口方案如圖B20.4 所示。5/6.圖 B20.4現(xiàn)在結(jié)合兩種工作方式說明上述部件的作用。（1）定期巡檢方式主機(jī)定期輸出指令DOA 、設(shè)備碼；（或傳送指令）送出控制字到A 寄存器，其中用四位分別指定選中的緩沖寄存器（四個(gè) B 寄存器分別與四個(gè)采集器相應(yīng)） 。然后主機(jī)以輸入指令 DIA 、設(shè)備碼；（或傳送指令）取走數(shù)據(jù)。（2）中斷方式比較結(jié)果形成狀態(tài)字A，共 8 位，每兩位表示一個(gè)采集器狀態(tài)：00 正常， 01 過低，10 過高