數(shù)字邏輯電路基礎(chǔ)和計(jì)算機(jī)中的邏輯部件學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1數(shù)字邏輯數(shù)字邏輯(lu j)電路基礎(chǔ)和計(jì)算機(jī)中的邏電路基礎(chǔ)和計(jì)算機(jī)中的邏輯輯(lu j)部件部件第一頁，共23頁。基極基極(j j)發(fā)射極發(fā)射極集電極集電極+Vcc (+5V)接地接地輸入電平輸入電平 0.7 V, 三級(jí)管導(dǎo)通，三級(jí)管導(dǎo)通， 使輸出電平為使輸出電平為 0 V ；輸入電平輸入電平 = 0 V , 三級(jí)管截止三級(jí)管截止 ， 使輸出電平使輸出電平 4 V ； 這已經(jīng)構(gòu)成了反相器線路這已經(jīng)構(gòu)成了反相器線路,完成邏輯取反功能。完成邏輯取反功能。輸出輸出輸入輸入電阻電阻電源電源+Vcc TT返回返回第2頁/共23頁第二頁，共23頁。+Vcc (+5V)接地接地(jid)輸出輸出(s

2、hch)輸入輸入(shr)1電源電源輸入輸入2輸入輸入2輸入輸入1+Vcc (+5V)輸出輸出電源電源與非門與非門： 2 路輸入都高，輸出才為低；路輸入都高，輸出才為低； 或非門或非門：任何一路輸入為高，輸出都為低：任何一路輸入為高，輸出都為低接地接地當(dāng)然，也可以制作并使用不帶反相功能的當(dāng)然，也可以制作并使用不帶反相功能的 與門與門 和和 或門或門 電路。電路。 輸入控制端（圖中的一個(gè)晶體管）也可以多于輸入控制端（圖中的一個(gè)晶體管）也可以多于 2 個(gè)。個(gè)。T1T2T1T2返回返回第3頁/共23頁第三頁，共23頁。來實(shí)現(xiàn)。來實(shí)現(xiàn)。返回返回(fnhu)第4頁/共23頁第四頁，共23頁。 非門非門

3、與門與門 與非門與非門 或門或門 或非門或非門AXBA B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X=AB X= AB X=A+B X=A+B 真值表真值表XXXAAABBBAX返回返回(fnhu)第5頁/共23頁第五頁，共23頁。與門與門與非門與非門ABA B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X = A B X = A B ABX1.用與邏輯寫出真值表中每一橫行中輸出用與邏輯寫出真值表中每一橫行中輸出(shch)為為 1 的邏輯表達(dá)式；的邏輯表達(dá)式

4、；2.用或邏輯匯總真值表中全部輸出用或邏輯匯總真值表中全部輸出(shch)為為 1 的邏輯。的邏輯。3.不必理睬那些輸出不必理睬那些輸出(shch)為為 0的各行的內(nèi)容，它們已經(jīng)隱含在通過的各行的內(nèi)容，它們已經(jīng)隱含在通過 1、2 兩步寫出的表達(dá)式中。兩步寫出的表達(dá)式中。X= A * B + A * B + A * BX真值表真值表返回返回第6頁/共23頁第六頁，共23頁。返回返回(fnhu)第7頁/共23頁第七頁，共23頁。開，便于實(shí)現(xiàn)從多個(gè)數(shù)據(jù)輸入中選擇其一。A B C/G1 /G2 G3總線總線(zn xin)例如，當(dāng)控制信號(hào)例如，當(dāng)控制信號(hào) /G1為為低電平，低電平， /G2 和和 /G

5、3為高為高電平時(shí)，三態(tài)門的輸入電平時(shí)，三態(tài)門的輸入 A 被送到總線上，另外兩個(gè)被送到總線上，另外兩個(gè)三態(tài)門的輸出三態(tài)門的輸出(shch)處處于高阻態(tài)。于高阻態(tài)。 返回返回第8頁/共23頁第八頁，共23頁。MACH9.現(xiàn)場(chǎng)可編程門陣列現(xiàn)場(chǎng)可編程門陣列 FPGA 器件器件返回返回(fnhu)第9頁/共23頁第九頁，共23頁。返回返回(fnhu)第10頁/共23頁第十頁，共23頁。返回返回(fnhu)第11頁/共23頁第十一頁，共23頁。返回返回(fnhu)第12頁/共23頁第十二頁，共23頁。優(yōu)先級(jí)關(guān)系，例如在有多個(gè)優(yōu)先級(jí)關(guān)系，例如在有多個(gè)(du )中斷請(qǐng)求源信號(hào)到來時(shí)，可以借助中斷請(qǐng)求源信號(hào)到來

6、時(shí)，可以借助編碼器電路給出優(yōu)先級(jí)最高的中斷編碼器電路給出優(yōu)先級(jí)最高的中斷請(qǐng)求源所對(duì)應(yīng)的優(yōu)先級(jí)編碼。請(qǐng)求源所對(duì)應(yīng)的優(yōu)先級(jí)編碼。返回返回(fnhu)第13頁/共23頁第十三頁，共23頁。數(shù)據(jù)中的一個(gè)寫入指定的寄存器，數(shù)據(jù)中的一個(gè)寫入指定的寄存器，選擇多個(gè)選擇多個(gè)(du )數(shù)據(jù)中的一個(gè)送數(shù)據(jù)中的一個(gè)送往指示燈進(jìn)行顯示等等。往指示燈進(jìn)行顯示等等。返回返回(fnhu)第14頁/共23頁第十四頁，共23頁?；蚍腔蚍腔蚍腔蚍?當(dāng)當(dāng)R為低電平，為低電平，S為高電平時(shí)，會(huì)使為高電平時(shí)，會(huì)使/Q變?yōu)楦唠娖剑藭r(shí)變?yōu)楦唠娖剑藭r(shí) Q 定變成低電平，在定變成低電平，在 R恢復(fù)為高電平后，恢復(fù)為高電平后， Q和和 /Q

7、將保持將保持(boch)不變，即記憶了本次變化。當(dāng)不變，即記憶了本次變化。當(dāng)S為低電平，為低電平，R為高電平時(shí)，會(huì)使為高電平時(shí)，會(huì)使Q變?yōu)楦唠娖剑藭r(shí)變?yōu)楦唠娖?，此時(shí) / Q 定變成低電平，在定變成低電平，在 S 恢復(fù)為高電平后，恢復(fù)為高電平后， Q和和 /Q 也將保持也將保持(boch)不變，這是不變，這是 R-S 觸發(fā)器。觸發(fā)器。Q/QRS與或非門與或非門與或非門與或非門/QQD反相器反相器E 當(dāng)把兩個(gè)輸入當(dāng)把兩個(gè)輸入 S 和和 R 變?yōu)橐粋€(gè)變?yōu)橐粋€(gè) D 的互補(bǔ)輸入后，可以通過控制信號(hào)的互補(bǔ)輸入后，可以通過控制信號(hào) E 完成完成(wn chng)該觸發(fā)器的寫入操作，在該觸發(fā)器的寫入操作，在

8、 E =1時(shí)，時(shí)，Q 將隨將隨D而變化。而變化。返回返回第15頁/共23頁第十五頁，共23頁。與非與非1與非與非2與非與非4與非與非6與非與非3與非與非5/RD/SDQCP/QD D 型觸發(fā)器又被稱為延時(shí)觸發(fā)器，常用于構(gòu)建寄存器，移位寄存器，計(jì)數(shù)器等部件。型觸發(fā)器又被稱為延時(shí)觸發(fā)器，常用于構(gòu)建寄存器，移位寄存器，計(jì)數(shù)器等部件。 輸入輸入(shr)信號(hào)信號(hào) /SD 和和 /RD用于觸發(fā)器的清用于觸發(fā)器的清 0 和置和置 1操作。操作。返回返回(fnhu)第16頁/共23頁第十六頁，共23頁。 寄存器是計(jì)算機(jī)中的重要部件，用于暫存指令和數(shù)據(jù)等，通常多選用寄存器是計(jì)算機(jī)中的重要部件，用于暫存指令和數(shù)

9、據(jù)等，通常多選用 多個(gè)并行操作的多個(gè)并行操作的 D 觸發(fā)器或鎖存器組成。一個(gè)寄存器所使用的觸發(fā)器的數(shù)目被稱為寄存器的位數(shù)，例如觸發(fā)器或鎖存器組成。一個(gè)寄存器所使用的觸發(fā)器的數(shù)目被稱為寄存器的位數(shù)，例如 4位、位、8位等；從使用的角度，還可以通過另外幾個(gè)控制信號(hào)，控制寄存器是否可以接受輸入，輸出的是正常邏輯電平還是高阻態(tài)，是否具有清位等；從使用的角度，還可以通過另外幾個(gè)控制信號(hào)，控制寄存器是否可以接受輸入，輸出的是正常邏輯電平還是高阻態(tài)，是否具有清 0 寄存器內(nèi)容的功能。寄存器內(nèi)容的功能。 移位寄存器還多出了左右移位操作的功能。移位寄存器還多出了左右移位操作的功能。 計(jì)數(shù)器是計(jì)算機(jī)和數(shù)字儀表中經(jīng)

10、常使用的一種電路，按時(shí)鐘作用方式，可以分為同步和異步兩大類，其中同步計(jì)數(shù)器線路略復(fù)雜但性能更好，用于脈沖分頻和需要計(jì)數(shù)器是計(jì)算機(jī)和數(shù)字儀表中經(jīng)常使用的一種電路，按時(shí)鐘作用方式，可以分為同步和異步兩大類，其中同步計(jì)數(shù)器線路略復(fù)雜但性能更好，用于脈沖分頻和需要(xyo)計(jì)數(shù)的場(chǎng)合，例如二進(jìn)制或十進(jìn)制計(jì)數(shù)。計(jì)數(shù)的場(chǎng)合，例如二進(jìn)制或十進(jìn)制計(jì)數(shù)。返回返回(fnhu)第17頁/共23頁第十七頁，共23頁。外，其它幾種電路統(tǒng)稱可編程邏輯外，其它幾種電路統(tǒng)稱可編程邏輯器件器件(programmable logic devices，PLD)，教學(xué)計(jì)算機(jī)中用得最多的是，教學(xué)計(jì)算機(jī)中用得最多的是GAL20V8和高集

11、成度的多和高集成度的多PAL (AMD公司的公司的 MACH-4 產(chǎn)品產(chǎn)品) 芯片，芯片，將在后續(xù)部分進(jìn)一步介紹，它們可將在后續(xù)部分進(jìn)一步介紹，它們可以實(shí)現(xiàn)組合邏輯電路或者時(shí)序邏輯以實(shí)現(xiàn)組合邏輯電路或者時(shí)序邏輯電路的功能，都由電路的功能，都由“與與”和和“或或”兩級(jí)兩級(jí)陣列組成。陣列組成。返回返回(fnhu)第18頁/共23頁第十八頁，共23頁。返回返回(fnhu)第19頁/共23頁第十九頁，共23頁。返回返回(fnhu)第20頁/共23頁第二十頁，共23頁。與與 GAL20V8 芯片相比，芯片相比，MACH有更多的輸入輸出引腳和更有更多的輸入輸出引腳和更多的宏單元，支持的邏輯功能更加多的宏單元，支持的邏輯功能更加強(qiáng)大，使用更加方便，還支持在線強(qiáng)大，使用更加方便，還支持在線編程寫入。在教學(xué)計(jì)算機(jī)中，主要編程寫入。在教學(xué)計(jì)算機(jī)中，主要作為組合邏輯控制器的時(shí)序控制信作為組合邏輯控制器的時(shí)序控制信號(hào)形成部件，用于提供基本指令用號(hào)形成部件，用于提供基本指令用到的全部控制信號(hào)。到的全部控制信號(hào)。用現(xiàn)場(chǎng)可編程邏輯器件用現(xiàn)場(chǎng)可編程邏輯器件 CPLD實(shí)現(xiàn)組