期末復(fù)習(xí)題計(jì)算機(jī)組成原理

1、復(fù)習(xí)題一、單項(xiàng)選擇題（每題2分，共30分）1. 計(jì)算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序”的概念，最早提出這種概念的是（B）。 A.巴貝奇 B.馮·諾依曼 C.帕斯卡 D.貝爾2. 至今為止，計(jì)算機(jī)中所有信息仍以二進(jìn)制方式表示的理由是（ C ）。A 節(jié)約原件 B運(yùn)算速度快 C由物理器件的性能決定 D信息處理方便3. 計(jì)算機(jī)硬件能夠直接識(shí)別的語言是（ D ）。A高級(jí)語言 B自然語言 C匯編語言 D機(jī)器語言4. 機(jī)器主頻周期是指（ C ）。 A.指令周期 B.總線周期 C.時(shí)鐘周期 D.存取周期5. 若一臺(tái)計(jì)算機(jī)的機(jī)器字長為4字節(jié)，則表明該機(jī)器（C ）。A能

2、處理的數(shù)值最大為4位十進(jìn)制數(shù) B能處理的數(shù)值最多為4位二進(jìn)制數(shù)組成C在CPU中能夠作為一個(gè)整體處理32位的二進(jìn)制代碼 D在CPU中運(yùn)算的結(jié)果最大為6. 用于科學(xué)計(jì)算的計(jì)算機(jī)中，標(biāo)志系統(tǒng)性能的主要參數(shù)是（C ）。A主時(shí)鐘頻率 B主存容量 CMFLOPS DMIPS7. 下列（D ）不屬于系統(tǒng)程序。A數(shù)據(jù)庫系統(tǒng) B操作系統(tǒng) C編譯程序 D編輯程序8. 一片1MB的磁盤能存儲(chǔ)（D ）字節(jié)的數(shù)據(jù)。 A B C D9. 存儲(chǔ)單元是指（B ）。A存放一個(gè)字節(jié)的所有存儲(chǔ)元集合 B存放一個(gè)存儲(chǔ)字的所有存儲(chǔ)元集合 C存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元集合 D存放一條指令的存儲(chǔ)元集合10. 存儲(chǔ)字是指（A ）。A存放一

3、個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合 B存儲(chǔ)單元的個(gè)數(shù)C存放一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù) D機(jī)器指令的位數(shù)11. 存儲(chǔ)字長是指（C ）。A存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合 B存儲(chǔ)單元的個(gè)數(shù)C存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù) D機(jī)器指令的位數(shù)12. 關(guān)于ASCII編碼的正確描述是（ B）。A使用8位二進(jìn)制代碼，最右邊一位為1 B使用8位二進(jìn)制代碼，最左邊一位為0C使用8位二進(jìn)制代碼，最右邊一位為0 D使用8位二進(jìn)制代碼，最左邊一位為113. 若二進(jìn)制數(shù)為1111.101，則相應(yīng)的十進(jìn)制數(shù)為（ A ）。A15.625 B15.5 C14.625 D14.514. 若十六進(jìn)制數(shù)為B5.4，則相應(yīng)的

4、十進(jìn)制數(shù)為（D ）。A176.25 B176.5 C181.5 D 181.2515. 若十進(jìn)制數(shù)為132.75，則相應(yīng)的十六進(jìn)制數(shù)為（ B ）。A21.3 B84.C C24.6 D84.616. 下列說法正確的是（B ）。A當(dāng)機(jī)器采用補(bǔ)碼表示時(shí)，0有兩種編碼方式 B當(dāng)機(jī)器采用原碼表示時(shí)，0有兩種編碼方式C當(dāng)機(jī)器采用反碼表示時(shí)，0有一種編碼方式 D無論機(jī)器數(shù)采用何種碼表示，0都有兩種編碼方式17. 在整數(shù)定點(diǎn)機(jī)中，下列說法正確的是（B ）。A原碼和反碼不能表示-1，補(bǔ)碼可以表示-1 B3種機(jī)器數(shù)均可表示-1 C原碼和補(bǔ)碼不能表示-1，反碼可以表示-1 D都不能表示-118. 計(jì)算機(jī)中表示地址

5、時(shí)，采用（D ）。 A原碼 B補(bǔ)碼 C移碼 D無符號(hào)數(shù)19. 若十進(jìn)制數(shù)為，則其對(duì)應(yīng)的補(bǔ)碼X補(bǔ)為（ C ）。A.11100011 B.11111001 C.11001111 D.1100111020. 主要用于表示浮點(diǎn)數(shù)中的階碼的是（D）。 A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼21. 一個(gè)n+1位整數(shù)原碼的數(shù)值范圍是（D）。A. B. C. D. 22. 假設(shè)機(jī)器字長為16位，用定點(diǎn)補(bǔ)碼小數(shù)表示時(shí)，一個(gè)字所能表示的范圍是（D ）。A B C D23. N位定點(diǎn)整數(shù)（有符號(hào)）表示的最大值是（ B ）。A. B. C. D.24. 已知且，則可通過（C）求得。A.按位求反，末位加1 B求

6、補(bǔ) C. 除 外，各位按位求反，末位加1 D25. 組成一個(gè)運(yùn)算器需要多個(gè)部件，但下面所列（ D ）不是組成運(yùn)算器的部件。A通用寄存器組 B數(shù)據(jù)總線 CALU D地址寄存器26. 定點(diǎn)補(bǔ)碼加法運(yùn)算中，（ B ）時(shí)表明運(yùn)算結(jié)果必定發(fā)生了溢出。A雙符號(hào)位相同 B雙符號(hào)位不同 C正負(fù)相加 D兩個(gè)負(fù)數(shù)相加27. 采用補(bǔ)碼運(yùn)算的目的是為了（B ）。A.加速運(yùn)算B.設(shè)計(jì)簡(jiǎn)單C.節(jié)省設(shè)備D.方便用戶28. 在定點(diǎn)機(jī)中執(zhí)行算術(shù)運(yùn)算時(shí)會(huì)產(chǎn)生溢出，其根本原因是（ B ）。A主存容量不夠 B運(yùn)算結(jié)果無法表示 C操作數(shù)地址過大 D棧溢出29. 在補(bǔ)碼的加減法中，用兩位符號(hào)位判斷溢出，兩位符號(hào)位時(shí)，表示（ B ）。A.

7、結(jié)果為正數(shù)，無溢出 B.結(jié)果正溢出 C.結(jié)果負(fù)溢出 D.結(jié)果為負(fù)數(shù)，無溢出30. 若，其中為符號(hào)位，位最高數(shù)值位。若（B ）則，當(dāng)補(bǔ)碼左移時(shí)，將會(huì)發(fā)生溢出。A B C D31. 兩補(bǔ)碼數(shù)相加，采用1位符號(hào)位，當(dāng)（D ）時(shí)表示結(jié)果溢出。A.符號(hào)位有進(jìn)位 B.符號(hào)位進(jìn)位和最高數(shù)位進(jìn)位異或結(jié)果為0 C.符號(hào)位為1 D.符號(hào)位進(jìn)位和最高數(shù)位進(jìn)位異或結(jié)果為132. 在定點(diǎn)運(yùn)算器中，無論采用雙符號(hào)位還是單符號(hào)位，必須有（ ），它一般用（ ）來實(shí)現(xiàn)。（C ）A.譯碼電路，與非門 B.編碼電路，或非門C.溢出判斷電路，異或門 D.移位電路，與或非門33. 計(jì)算機(jī)內(nèi)的減法是用（C）來實(shí)現(xiàn)的。A將被減數(shù)加到減數(shù)中

8、B從被減數(shù)中減去減數(shù) C補(bǔ)數(shù)的相加 D從減數(shù)中減去被減數(shù)34. 補(bǔ)碼定點(diǎn)整數(shù)0101 0101 左移兩位后的值為（B ）。A.0100 0111 B.0101 0100 C.0100 0110 D.0101 01035. 補(bǔ)碼定點(diǎn)整數(shù)1001 0101右移1位后的值為（ D ）。A.0100 1010 B.0100 1010 C.1000 1010 D.1100 101036. 已知一個(gè)8位寄存器的數(shù)值為11001010，將該寄存器小循環(huán)左移一位后，結(jié)果為（A）。A.01100101B.10010100C.10010101D.0110010037. 在補(bǔ)碼加減交替除法中，參加操作的數(shù)和商符分別

9、是（B ）。A絕對(duì)值的補(bǔ)碼 在形成商值的過程中自動(dòng)形成 B補(bǔ)碼 在形成商值的過程中自動(dòng)形成C補(bǔ)碼 由兩數(shù)符號(hào)位“異或”形成 D絕對(duì)值的補(bǔ)碼 由兩數(shù)符號(hào)位“異或”形成38. 在原碼一位乘中，當(dāng)乘數(shù)Yi為1時(shí)，（B）。A.被乘數(shù)連同符號(hào)位與原部分積相加后，右移一位 B.被乘數(shù)絕對(duì)值與原部分積相加后，右移一位C.被乘數(shù)連同符號(hào)位右移一位后，再與原部分積相加 D.被乘數(shù)絕對(duì)值右移一位后，再與原部分積相加39. 下列關(guān)于定點(diǎn)數(shù)一位原碼乘法的描述正確的是（ D ）。.符號(hào)位不參與運(yùn)算，根據(jù)數(shù)值位的乘法運(yùn)算結(jié)果確定結(jié)果的符號(hào)位.在原碼一位乘法過程中，所有的移位均是算術(shù)移位操作.假設(shè)兩個(gè)n位數(shù)進(jìn)行原碼一位乘，

10、部分積至少需要使用n位寄存器A、 B只有 C只有 D全錯(cuò)40. 在原碼兩位乘中，符號(hào)位單獨(dú)處理，參加操作的數(shù)是（A）。A原碼 B絕對(duì)值的補(bǔ)碼 C補(bǔ)碼 D絕對(duì)值41. 原碼乘法是（C）。A.先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)處理 B.用原碼表示操作數(shù)，然后直接相乘C.被乘數(shù)用原碼表示，乘數(shù)取絕對(duì)值，然后相乘 D.乘數(shù)用原碼表示，被乘數(shù)取絕對(duì)值，然后相乘42. 浮點(diǎn)加減中的對(duì)階采取的方法是（A）。A.將較小的一個(gè)階碼調(diào)整到與較大的一個(gè)階碼相同 B.將較大的一個(gè)階碼調(diào)整到與較小的一個(gè)階碼相同C.將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同 D.將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同43. 采用規(guī)格化的浮點(diǎn)數(shù)最主

11、要是為了（D ）。A.增加數(shù)據(jù)的表示范圍 B.方便浮點(diǎn)運(yùn)算 C.防止運(yùn)算時(shí)數(shù)據(jù)溢出 D.提高數(shù)據(jù)的表示精度44. 若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果為規(guī)格化數(shù)的方法是（C ）。A階符與數(shù)符相同，則為規(guī)格化數(shù) B小數(shù)點(diǎn)后第一位為1，則為規(guī)格化數(shù)C數(shù)符與小數(shù)點(diǎn)后第一位數(shù)字相異，則為規(guī)格化數(shù) D數(shù)符與小數(shù)點(diǎn)后第一位數(shù)字相同，則為規(guī)格化數(shù)45. 在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化的原則是（B ）。A尾數(shù)的符號(hào)位與第一位不同 B尾數(shù)的第一位數(shù)為1，數(shù)符任意C尾數(shù)的符號(hào)位與第一位相同 D階符與數(shù)符不同46. 如果浮點(diǎn)數(shù)的尾數(shù)采用補(bǔ)碼表示，則下列（D ）中的尾數(shù)是規(guī)格化數(shù)形式。A.1.11000 B.0.01110

12、 C.0.01010 D.1.0001047. 在浮點(diǎn)數(shù)編碼表示中（D ）在機(jī)器數(shù)中不出現(xiàn)，是隱含的。A 階碼 B符號(hào) C尾數(shù) D基數(shù)48. 浮點(diǎn)數(shù)的精度取決于（C ）。A.階碼的位數(shù) B.階碼采用的編碼 C.尾數(shù)的位數(shù) D.尾數(shù)采用的編碼49. 表示浮點(diǎn)數(shù)的范圍是由浮點(diǎn)數(shù)的（A ）決定的。A.階碼的位數(shù) B.階碼采用的編碼 C.尾數(shù)的位數(shù) D.尾數(shù)采用的編碼50. 若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（C ）。A.階符與數(shù)符相同為規(guī)格化數(shù) B.階符與數(shù)符相異為規(guī)格化數(shù)C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)51. CPU

13、不能直接訪問的是（D ）。A. Cache B. ROM C.內(nèi)存 D.外存52. 存儲(chǔ)周期是指（D ）。A.存儲(chǔ)器的讀出時(shí)間 B.存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔 C.存儲(chǔ)器的寫入時(shí)間 D.存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔53. 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，主要用于（D）。A.存放程序 B.存放軟件 C.存放微程序 D.存放程序和數(shù)據(jù)54. 半導(dǎo)體靜態(tài)存儲(chǔ)器 SRAM 的存儲(chǔ)原理是（B）。A.依靠定時(shí)刷新 B.依靠雙穩(wěn)態(tài)電路 C.依靠讀后再生D.信息不再變化55. DRAM 的存儲(chǔ)原理是（A）。A.依靠定時(shí)刷新 B.依靠雙穩(wěn)態(tài)電路 C.依靠讀后再生 D.信息不再變化56

14、. DRAM的刷新時(shí)以（A ）為單位的。A.行 B.列 C.存儲(chǔ)單元 D.存儲(chǔ)字57. EPROM是指（D）。A. 讀寫存儲(chǔ)器 B. 只讀存儲(chǔ)器 C. 可編程的只讀存儲(chǔ)器 D. 光擦除可編程的只讀存儲(chǔ)器58. RAM中每個(gè)存儲(chǔ)單元為16位，則下面所述正確的是（B ）。A.地址線也是16位 B.地址線與16無關(guān) C.地址線與16有關(guān) D.地址線不得少于16位59. 某主存儲(chǔ)器按字節(jié)編址，地址線數(shù)目為16，這個(gè)存儲(chǔ)器的容量為（C）。A.16K×16位 B.32K×8位 C.64K×8位 D.16K×1位60. 某存儲(chǔ)器容量為32K×16位，則（C&

15、#160; ）。A.地址線為16根，數(shù)據(jù)線為32根 B.地址線為32根，數(shù)據(jù)線為16根C.地址線為15根，數(shù)據(jù)線為16根 D.地址線為15根，數(shù)據(jù)線為32根61. 在按字節(jié)編址的存儲(chǔ)器中，每個(gè)編址單元中存放（B）。A.1位 B.8位 C.16位 D.32位62. 某機(jī)字長32位，主存容量為256M字節(jié)，按字編址。主存的尋址范圍為（A）。A0256M-1 B064M-1 C0128M-1 D256M63. 機(jī)器字長32位，其存儲(chǔ)容量為16MB，若按雙字編址，它的尋址范圍是（C ）。A B C D64. 若存儲(chǔ)周期250ns，每次讀出16位，則該存儲(chǔ)器的數(shù)據(jù)傳送率為（C）。A.字節(jié) / 秒B.4M

16、 字節(jié) / 秒 C.字節(jié) / 秒 D.8M 字節(jié) / 秒65. 有關(guān)高速緩沖存儲(chǔ)器（Cache）的說法，正確的是（ B ）。A.只能在CPU以外 B. CPU內(nèi)、外都可設(shè)置Cache C.只能在CPU以內(nèi) D. 若存在Cache，CPU就不能再訪問內(nèi)存66. 在CPU執(zhí)行一段程序的過程中，Cache的存取次數(shù)為4600次，由主存完成的存取次數(shù)為400次。若Cache的存取時(shí)間為5ns，主存的存取時(shí)間為25ns，則CPU的平均訪問時(shí)間為（ B ）ns。A5.4 B6.6 C8.8 D9.267. 某機(jī)器的主存儲(chǔ)器共32KB，由16片位（內(nèi)部采用 存儲(chǔ)陣列）的DRAM芯片字和位同時(shí)擴(kuò)展構(gòu)成。若采用

17、集中式刷新方式，且刷新周期為2ms，那么所有存儲(chǔ)單元刷新一遍需要（A ）個(gè)存儲(chǔ)周期。 A128 B256 C1024 D1638468. Cache用組相聯(lián)映射，一塊大小為128B，Cache共64塊，4塊分一組。主存有4096塊，主存地址共需（A）位。A19 B18 C17 D1669. 下列敘述錯(cuò)誤的是（ C ）。A隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，掉電后信息丟失 B訪問隨機(jī)存儲(chǔ)器時(shí)，訪問時(shí)間與單元的物理位置無關(guān)C主存儲(chǔ)器中存儲(chǔ)的信息均是不可改變的 D隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址70. 下列說法中正確的是（ B ）。.半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶.動(dòng)態(tài)RAM是易失性RAM，

18、且靜態(tài)RAM中的存儲(chǔ)信息是不易失的.半導(dǎo)體RAM是易失性RAM，但只要電源不斷電，所存信息是不丟失的.半導(dǎo)體RAM是非易失性RAMA、 B只有 C、 D全錯(cuò)71. 存儲(chǔ)器的隨機(jī)訪問方式是指（D）。 A.可隨意訪問存儲(chǔ)器 B.按隨機(jī)文件訪問存儲(chǔ)器 C.可對(duì)存儲(chǔ)器進(jìn)行讀出與寫入D.可按地址訪問存儲(chǔ)器任一編址單元，其訪問時(shí)間相同且與地址無關(guān)72. 堆棧是一種（A ）存儲(chǔ)器。A.先進(jìn)后出 B.隨機(jī) C.只讀 D.先進(jìn)先出73. 為了解決CPU和主存速度不匹配的問題，通常采用的方法是（B ）。A采用速度更快的主存 B在CPU和主存之間插入少量的高速緩沖存儲(chǔ)器C在CPU周期中插入等待周期 D擴(kuò)大主存的容量

19、74. 在對(duì)破壞性讀出的存儲(chǔ)器進(jìn)行讀/寫操作時(shí)，為維持原存信息不變，必須輔以的操作是（B ）。A刷新 B再生 C寫保護(hù) D主存校驗(yàn)75. 關(guān)于Cache的3種基本映射方式，下面敘述中錯(cuò)誤的是（ D ）。ACache的地址映射有全相聯(lián)、直接、多路組相聯(lián)等3種基本映射方式B全相聯(lián)映射方式，即主存單元與Cache單元隨意對(duì)應(yīng)，線路過于復(fù)雜，成本太高C多路組相聯(lián)映射是全相聯(lián)映射和直接映射的一種折中方案，有利于提高命中率D直接映射是全相聯(lián)映射和組相聯(lián)映射的一種折中方案，有利于提高命中率76. 當(dāng)訪問Cache系統(tǒng)失效時(shí)，通常不僅主存向CPU傳送信息，同時(shí)還需要將信息寫入Cache，在此過程中傳送和寫入信

20、息的數(shù)據(jù)寬度各為（C ）。A.塊、頁 B.字、字 C.字、塊 D.塊、塊77. Cache是（C）。A.主存的一部分 B.為擴(kuò)大存儲(chǔ)容量而設(shè)置的 C.為提高存儲(chǔ)系統(tǒng)的速度 D.輔助存儲(chǔ)器的一部分78. 交叉存儲(chǔ)器實(shí)際上是一種 存儲(chǔ)器，它能 執(zhí)行 獨(dú)立的讀寫操作。（A）A.模塊式，并行，多個(gè) B.模塊式，串行，多個(gè) C.整體式，并行，一個(gè) D.整體式，串行，多個(gè)79. 關(guān)于奇偶校驗(yàn)功能的正確描述是（C ）。A能檢測(cè)奇數(shù)個(gè)錯(cuò) B能檢測(cè)偶數(shù)個(gè)錯(cuò)C奇校驗(yàn)?zāi)軝z測(cè)奇數(shù)個(gè)錯(cuò)，偶校驗(yàn)?zāi)軝z測(cè)偶數(shù)個(gè)錯(cuò) D都不對(duì)80. 以下能夠發(fā)現(xiàn)兩位錯(cuò)誤并能糾正一位錯(cuò)誤的編碼是（B ）。ACRC碼 B海明碼 C偶校驗(yàn)碼 D奇校驗(yàn)

21、碼81. CPU中不包括（C）。A操作碼譯碼器 B指令寄存器 C地址譯碼器 D通用寄存器82. CPU包括（B ）。A控制器 B運(yùn)算器和控制器 C運(yùn)算器和主存 D運(yùn)算器、控制器和主存83. 當(dāng)代CPU內(nèi)部包括（B ）。A.控制器 B.控制器、運(yùn)算器、Cache C.運(yùn)算器和主存 D.控制器、ALU和主存84. 程序計(jì)數(shù)器屬于（ B ）。A 運(yùn)算器 B控制器 C存儲(chǔ)器 DI/O設(shè)備85. 存放預(yù)執(zhí)行指令地址的寄存器是（A ）。A程序計(jì)數(shù)器（PC） B數(shù)據(jù)寄存器（MDR） C指令寄存器（IR） D地址寄存器（MAR）86. 指令寄存器的位數(shù)取決于（B）。A存儲(chǔ)器的容量 B指令字長 C機(jī)器字長 DC

22、PU管腳數(shù)87. CPU中通用寄存器的位數(shù)取決于（C）。A存儲(chǔ)器的容量 B指令字長 C機(jī)器字長 DCPU管腳數(shù)88. 狀態(tài)寄存器用來存放（ D）。A.算術(shù)運(yùn)算結(jié)果 B.邏輯運(yùn)算結(jié)果 C.運(yùn)算類型 D.算術(shù)、邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)89. 某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是（ A ）。A90ns B80ns C70ns D60ns90. 下列不會(huì)引起指令流水阻塞的是（A）。A數(shù)據(jù)旁路 B數(shù)據(jù)相關(guān) C條件轉(zhuǎn)移 D資源沖突91. 流水線中造成控制相關(guān)的原因是執(zhí)行（

23、A  ）指令而引起。A.條件轉(zhuǎn)移    B.無條件轉(zhuǎn)移    C.算邏    D.訪存92. 指令是（A ）。A給計(jì)算機(jī)的一個(gè)個(gè)操作命令 B通常用于構(gòu)成主存的集成電路C計(jì)算機(jī)中的一個(gè)部件 D完成操作功能的硬件93. 擴(kuò)展操作碼是（ D ）。A.操作碼字段外輔助操作字段的代碼 B.指令格式中不同字段設(shè)置的操作碼C.操作碼字段中用來進(jìn)行指令分類的代碼 D.一種指令優(yōu)化技術(shù)，即讓操作碼的長度隨地址數(shù)的減少而增加，不同地址數(shù)指令可以有不同的操作碼長度94. 在指令格式中，采用擴(kuò)展操作碼設(shè)計(jì)方案

24、的目的是（ C ）。A.減少指令字長度 B.增加指令字長度 C.保持指令字長度不變而增加指令的數(shù)量 D.保持指令字長度不變而增加尋址空間95. 某指令系統(tǒng)有180條指令，對(duì)操作碼采用固定長度的二進(jìn)制編碼，最少需要用（B ）位。A. 32 B.8 C.16 D. 496. 零地址指令的操作數(shù)一般隱含在（C）中。A.磁盤 B.磁帶 C.寄存器 D.光盤97. 單地址指令（D）。A.只能對(duì)單操作數(shù)進(jìn)行加工處理 B.只能對(duì)雙操作數(shù)進(jìn)行加工處理 C.無處理雙操作數(shù)的功能D.既能對(duì)單操作數(shù)進(jìn)行加工處理，也能在隱含約定另一操作數(shù)（或地址）時(shí)，對(duì)雙操作數(shù)進(jìn)行運(yùn)算98. 采用直接尋址方式，則操作數(shù)在（ 

25、;A ）。A.主存中 B.寄存器中 C.直接存取存儲(chǔ)器中 D.光盤中99. 操作數(shù)在寄存器中的尋址方式稱為（B ）尋址。A直接 B寄存器 C立即 D寄存器間接 100. 寄存器間接尋址方式中，操作數(shù)在（C ）中。A通用寄存器 B堆棧 C主存單元 DACC101. 指令中地址碼字段中直接提供存儲(chǔ)單元存放操作數(shù)的有效地址，則它是（A ）尋址方式。A.間接 B.立即 C.寄存器 D.直接 102. 下為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采?。ˋ）。A.立即尋址B.變址尋址 C.間接尋址D.寄存器尋址103. 列尋址方式中，執(zhí)行速度最快的是( A )。A.立即尋址 B.寄存器間接尋址 C.直接

26、尋址 D.相對(duì)尋址104. 指令的尋址方式有順序和跳躍兩種方式。采用跳躍尋址方式，可以實(shí)現(xiàn)（D ）。A.堆棧尋址 B.程序的條件轉(zhuǎn)移 C.程序的無條件轉(zhuǎn)移 D.程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移105. （B ）方式對(duì)實(shí)現(xiàn)程序浮動(dòng)提供了支持。A.變址尋址 B.相對(duì)尋址 C.間接尋址 D.寄存器間接尋址106. 轉(zhuǎn)移指令執(zhí)行結(jié)束后，程序計(jì)數(shù)器PC中存放的是（B）。A.該轉(zhuǎn)移指令的地址 B.順序執(zhí)行的下條指令地址 C.轉(zhuǎn)移的目標(biāo)地址 D.任意指令地址107. 控制器的功能是（ D ）。A產(chǎn)生時(shí)序信號(hào) B從主存取出指令 C完成指令操作碼譯碼 D從主存取出指令、分析指令并產(chǎn)生有關(guān)的操作控制信號(hào)108. 主機(jī)中

27、能對(duì)指令進(jìn)行譯碼的部件是（ C ）。A.ALU B.運(yùn)算器 C.控制器 D.存儲(chǔ)器109. 以硬連線方式構(gòu)成的控制器也稱為（ A ）。A組合邏輯型控制器 B微程序控制器 C存儲(chǔ)邏輯型控制器 D運(yùn)算器110. 在控制器的控制信號(hào)中，相容的信號(hào)是（ B ）信號(hào)。A可以相互替代 B可以相繼出現(xiàn) C可以同時(shí)出現(xiàn) D不能同時(shí)出現(xiàn)111. 以下敘述中，正確的是（ A ）。A.同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B.同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C.同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D.以上選項(xiàng)都不對(duì)112. 在微程序控制方式中，機(jī)器指令和微指

28、令的關(guān)系是（A）。A.每一條機(jī)器指令由一條微指令來解釋執(zhí)行 B.每一條機(jī)器指令由一段（或一個(gè)）微程序來解釋執(zhí)行C.一段機(jī)器指令組成的工作程序可由一條微指令來解釋執(zhí)行 D.一條微指令由若干條機(jī)器指令組成113. 與微指令的執(zhí)行周期相對(duì)應(yīng)的是（B ）。A.指令周期 B.機(jī)器周期 C.節(jié)拍周期 D.時(shí)鐘周期114. 關(guān)于微指令的編碼方式，下面敘述正確的是（C ）。A.直接表示法和編碼表示發(fā)不影響微指令的長度 B.一般情況下，直接表示法的微指令位數(shù)多C.一般情況下，編碼表示法的微指令位數(shù)多115. 微程序控制器中，控制部件向執(zhí)行部件發(fā)出的某個(gè)控制信號(hào)稱為（ B ）。A微程序 B微指令 C微操作 D微命

29、令116. 微指令存放在（A ）中。A.控制存儲(chǔ)器 B. RAM C.指令寄存器 D.內(nèi)存儲(chǔ)器117. 微地址是微指令（D）。A在主存的存儲(chǔ)位置B在堆棧的存儲(chǔ)位置 C在磁盤的存儲(chǔ)位置D在控制存儲(chǔ)器的存儲(chǔ)位置118. 將微程序存儲(chǔ)在ROM中不加修改的控制器屬于（D ）。A.組合邏輯控制器 B.動(dòng)態(tài)微程序控制器 C.PLA控制器 D.靜態(tài)微程序控制器119. 相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是（ D ）。A指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易 B指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難C指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易 D指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難120. 微程序控制器

30、的速度比硬布線控制器慢，主要是因?yàn)椋―）。A增加了從磁盤存儲(chǔ)器讀取微指令的時(shí)間 B增加了從主存讀取微指令的時(shí)間C增加了從指令寄存器讀取微指令的時(shí)間 D增加了從控制存儲(chǔ)器讀取微指令的時(shí)間121. 某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作碼字段采用字段直接編碼法，共有33個(gè)微指令，構(gòu)成5個(gè)互斥類，分別包含7、3、12、5和6個(gè)微命令，則操作控制字段至少有（C）。A5位 B6位 C15位 D33位122. 對(duì)組合邏輯的控制器，指令不同的執(zhí)行步驟是用（B）給出的。A.程序計(jì)數(shù)器 B.節(jié)拍發(fā)生器 C.節(jié)拍 D.時(shí)序控制信號(hào)產(chǎn)生部件123. 在取指周期中，是按照（A）的內(nèi)容訪問主存，以讀取指令。

31、A.程序計(jì)數(shù)器PC B.程序狀態(tài)寄存器PSW C.存儲(chǔ)器數(shù)據(jù)寄存器MDR D.指令寄存器IR124. 計(jì)算機(jī)操作的最小時(shí)間單位是（ D ）。A機(jī)器周期 B指令周期 C存儲(chǔ)周期 D時(shí)鐘周期125. 下列說法中（D）是正確的。A指令周期等于機(jī)器周期 B指令周期大于機(jī)器周期C指令周期是機(jī)器周期的兩倍 D機(jī)器周期是指令周期的兩倍126. 從取指令開始到指令執(zhí)行完成所需的時(shí)間，稱之為（D ）。A時(shí)鐘周期 B機(jī)器周期 C訪問周期 D指令周期127. 一節(jié)拍脈沖持續(xù)的時(shí)間長短是（ ）。A指令周期 B機(jī)器周期 C時(shí)鐘周期 D以上都不對(duì)128. 從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為（C）。A.時(shí)鐘周

32、期B.機(jī)器周期C.工作周期 D.指令周期129. I/O編址方式為統(tǒng)一編址時(shí)，存儲(chǔ)單元和I/O設(shè)備是靠（B）來區(qū)分的。A不同的地址線 B不同的地址碼 C不同的控制線 D都不對(duì)130. 在采用（A）對(duì)設(shè)備進(jìn)行編址的情況下，不需要專門的I/O指令。A統(tǒng)一編址方法 B獨(dú)立編址方法 C兩者都是 D兩者都不是131. 在統(tǒng)一編址方式下，下面的說法（D ）是對(duì)的。A.一個(gè)具體地址只能對(duì)應(yīng)輸入/輸出設(shè)備 B.一個(gè)具體地址只能對(duì)應(yīng)內(nèi)存單元 C.一個(gè)具體地址既可對(duì)應(yīng)輸入/輸出設(shè)備，又可對(duì)應(yīng)內(nèi)存單元 D.一個(gè)具體地址只對(duì)應(yīng)輸入/輸出設(shè)備或只對(duì)應(yīng)內(nèi)存單元132. 既可以作為輸入設(shè)備，又可以作為輸出設(shè)備的是（A ）。

33、A.硬盤 B.鍵盤 C.鼠標(biāo) D.打印機(jī)133. 周期挪用法用于（ A ）方式的數(shù)據(jù)傳送方法中。ADMA B程序中斷 C程序查詢 D通道134. DMA數(shù)據(jù)的傳送是以（C ）為單位的。A.字節(jié) B. 字 C. 數(shù)據(jù)塊 D.位135. 主機(jī)、外設(shè)不能并行工作的方式是（A ）。A.程序查詢方式 B.中斷方式 C.DMA方式 D.通道方式136. 程序查詢方式、中斷方式、DMA方式的優(yōu)先級(jí)排列次序?yàn)椋― ）。A.程序查詢方式、中斷方式、DMA方式 B.中斷方式、程序查詢方式、DMA方式 C.DMA方式、程序查詢方式、中斷方式 D.DMA方式、中斷方式、程序查詢方式137. 在關(guān)中斷狀態(tài)，不可響應(yīng)的中

34、斷是（C ）。A.硬件中斷 B.軟件中斷 C.可屏蔽中斷 D.不可屏蔽中斷138. 禁止中斷的功能可以由（B ）來完成。A中斷觸發(fā)器 B中斷允許觸發(fā)器 C中斷屏蔽觸發(fā)器 D中斷禁止觸發(fā)器139. 中斷允許觸發(fā)器是用來控制（C ）。A.外設(shè)提出的中斷請(qǐng)求 B.響應(yīng)中斷 C.開放或關(guān)閉中斷系統(tǒng) D.正在進(jìn)行中斷處理140. 在中斷響應(yīng)過程中，保護(hù)程序計(jì)數(shù)器PC的作用是（ B ）。A.是CPU能找到中斷處理程序的入口地址 B.使中斷返回時(shí)，能回到斷點(diǎn)處繼續(xù)原程序的執(zhí)行C.使CPU和外部設(shè)備能并行工作 D.為了實(shí)現(xiàn)中斷嵌套141. 中斷響應(yīng)時(shí)，保存PC并更新PC的內(nèi)容，主要是為了（B）。A.提高處理機(jī)

35、的速度 B.能進(jìn)入中斷處理程字并能正確返回原程序C.便于編制中斷處理程序 D.形成中斷入口地址142. 主機(jī)和外設(shè)傳送數(shù)據(jù)時(shí)，采用（ C ）控制傳送，CPU使用的效率最低。A.程序中斷 B.程序查詢 C.DMA D.通道143. 在總線上，同一時(shí)刻（ A）。A只能有一個(gè)主設(shè)備控制總線傳輸操作 B只能有一個(gè)從設(shè)備控制總線傳輸操作C只能有一個(gè)主設(shè)備和一個(gè)從設(shè)備控制總線傳輸操作 D可以有多個(gè)主設(shè)備控制總線傳輸操作144. 不同信號(hào)在同一條信號(hào)線上分時(shí)傳輸?shù)姆绞椒Q為（A）。A.總線復(fù)用方式 B.并串行傳輸方式 C.并行傳輸方式 D.串行傳輸方式145. CPU芯片中的總線屬于（ A ）。 A.內(nèi)部總線

36、 B.局部總線 C.系統(tǒng)總線 D.板級(jí)總線146. 系統(tǒng)總線是指（ D ）。A運(yùn)算器、控制器、寄存器之間的連接部件 B運(yùn)算器、寄存器、主存之間的連接部件C運(yùn)算器、寄存器、外部設(shè)備之間的連接部件 DCPU、主存、外圍設(shè)備之間的連接部件147. 根據(jù)傳送信息的種類不同，系統(tǒng)總線分為（ B ）。A.地址線和數(shù)據(jù)線 B.地址線、數(shù)據(jù)線和控制線 C.地址線、數(shù)據(jù)線和響應(yīng)線 D.數(shù)據(jù)線和控制線148. 以下總線結(jié)構(gòu)中，從信息流的傳送效率來看，（ B ）工作效率最低。A.三總線系統(tǒng) B.單總線系統(tǒng) C.雙總線系統(tǒng) D.多總線系統(tǒng)149. 以下總線結(jié)構(gòu)中，從吞吐量來看，（ A ）最強(qiáng)。A三總線系統(tǒng) B單總線系

37、統(tǒng) C雙總線系統(tǒng) D多總線系統(tǒng)150. 系統(tǒng)總線中地址線的功能是（ D ）。A用于選擇主存單元地址 B用于選擇進(jìn)行信息傳送的設(shè)備C用于選擇外存地址 D用于指定主存和I/O設(shè)備接口電路的地址151. CPU的控制總線提供（D ）。A.數(shù)據(jù)信號(hào)流 B.所有存儲(chǔ)器和I/O設(shè)備的時(shí)序信號(hào)及控制信號(hào) C.來自I/O設(shè)備和存儲(chǔ)器的響應(yīng)信號(hào) D. B和C152. 數(shù)據(jù)總線、地址總線、控制總線三類是根據(jù)（B ）來劃分的。A.總線所處的位置 B.總線傳送的內(nèi)容 C.總線的傳送方式 D.總線的傳送方向153. 下面所列的（D ），不屬于系統(tǒng)總線接口的功能。A.數(shù)據(jù)緩存 B.數(shù)據(jù)轉(zhuǎn)換 C.狀態(tài)設(shè)置 D.完成算術(shù)及邏

38、輯運(yùn)算154. 程序計(jì)數(shù)器的位數(shù)取決于（A）。A.存儲(chǔ)器的容量B.機(jī)器字長 C.指令字長 D.CPU管腳數(shù)二、名詞解釋（每個(gè)3分，共15分）CPU 中央處理器。是計(jì)算機(jī)硬件的核心部分，主要由運(yùn)算崛器和控制器組成。PC IR ACC ALU MAR MQ CU MIPS CPI FLOPS ROM EEPROM EEPROM SRAM DMA RISC CISC I/O INTR機(jī)器字長 計(jì)算機(jī)系統(tǒng) 主機(jī) 存儲(chǔ)器帶寬 主存 刷新 集中式刷新 隨機(jī)存取方式總線 總線帶寬 總線復(fù)用 多級(jí)中斷指令系統(tǒng) 寫回法 多體交叉存儲(chǔ)器指令周期 相斥性微操作 相容性微操作 控制存儲(chǔ)器 三、簡(jiǎn)答題（每小題5分，共2

39、0分）1. 馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么？計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成； l 指令和數(shù)據(jù)以同同等地位存放于存儲(chǔ)器內(nèi)，并可以按地址訪問； l 指令和數(shù)據(jù)均用二進(jìn)制表示； l 指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲(chǔ)器中的位置； 指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行； l 機(jī)器以運(yùn)算器為中心（原始馮諾依曼機(jī)）。2. 指令和數(shù)據(jù)都存放在主存，如何識(shí)別從主存儲(chǔ)器中取出的是指令還是數(shù)據(jù)？3. 存儲(chǔ)器中有若干數(shù)據(jù)類型：指令代碼、運(yùn)算數(shù)據(jù)、堆棧數(shù)據(jù)、字符代碼和BCD碼，計(jì)算機(jī)如何區(qū)別這些代碼？4. 計(jì)算機(jī)的性能指標(biāo)有哪些？

40、5. 說明存儲(chǔ)周期和存取時(shí)間的區(qū)別。6. 存儲(chǔ)器的主要功能是什么？為什么要把存儲(chǔ)系統(tǒng)分成若干個(gè)不同層次？主要有哪些層次？7. 簡(jiǎn)述DRAM和SRAM有哪些區(qū)別？8. 靜態(tài)存儲(chǔ)器依靠什么存儲(chǔ)信息？動(dòng)態(tài)存儲(chǔ)器又依靠什么原理存儲(chǔ)信息？試比較它們的優(yōu)缺點(diǎn)。9. DRAM存儲(chǔ)器為什么要刷新？采用何種方式刷新？有哪幾種常用的刷新方式？10. 什么叫刷新？為什么要刷新？11. 簡(jiǎn)要說明采用層次結(jié)構(gòu)存儲(chǔ)系統(tǒng)的目的和原理；目前存儲(chǔ)系統(tǒng)分哪幾個(gè)層次?它們?cè)诖鎯?chǔ)系統(tǒng)中所起的作用分別是什么?12. 什么是隨機(jī)存取方式？什么是直接存取方式？指出下列存儲(chǔ)器中，哪些屬于隨機(jī)存取存儲(chǔ)器？哪些屬于直接存取存儲(chǔ)器？磁帶、RAM、

41、磁盤、ROM、光盤13. 動(dòng)態(tài)與靜態(tài)存儲(chǔ)器芯片在特性和使用場(chǎng)合兩個(gè)方面有哪些區(qū)別？14. 動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)信息的原理與靜態(tài)存儲(chǔ)器有何不同？集中、分散、異步三種刷新方式如何安排刷新周期？15. 什么是“程序訪問的局部性”？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問的局部性原理？16. 什么是程序計(jì)數(shù)器 PC？為什么要設(shè)置 PC？17. Cache做在CPU芯片內(nèi)有什么好處？18. 將指令Cache和數(shù)據(jù)Cache分開有什么好處？19. 能不能把Cache的容量擴(kuò)大，然后取代現(xiàn)代的主存？20. I/O設(shè)備有哪些編址方式，各有何特點(diǎn)？21. 什么是中斷方式？它的主要特點(diǎn)是什么？22. CPU何時(shí)響應(yīng)中斷請(qǐng)求？在中

42、斷響應(yīng)周期中CPU需執(zhí)行哪些隱指令操作？23. 單級(jí)中斷方式下，中斷服務(wù)程序應(yīng)完成哪些工作？24. 什么是多重中斷？實(shí)現(xiàn)多重中斷的必要條件是什么?25. 在中斷系統(tǒng)中INTR、INT、EINT三個(gè)觸發(fā)器各有何作用？26. 什么是中斷隱指令？說明它的功能。27. 在中斷處理過程中，為什么要進(jìn)行中斷判優(yōu)？有幾種實(shí)現(xiàn)方法？若想改變?cè)ǖ膬?yōu)先順序，可采取什么措施？28. 說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。29. 接口電路應(yīng)具備哪些基本功能？30. DMA接口電路中應(yīng)配置哪些硬件？31. DMA方式包含哪三個(gè)階段？各階段分別完成哪些操作？32. 在DMA 方式的程序準(zhǔn)備階段，CPU 需送出哪些初始

43、化信息？為什么要送出這些信息？33. DMA方式有何特點(diǎn)？34. 試比較程序查詢方式、程序中斷方式和DMA方式對(duì)CPU工作效率的影響。35. 比較程序中斷方式和DMA方式，在完成輸入/輸出操作時(shí)的優(yōu)缺點(diǎn)。36. CPU對(duì)DMA請(qǐng)求和中斷請(qǐng)求的響應(yīng)時(shí)間是否相同？為什么？37. 控制器的基本功能是什么？基本組成部件包括哪些？38. 控制單元的功能是什么？其輸入受什么控制？39. 什么是組合邏輯控制方式？它有哪些主要的優(yōu)點(diǎn)和缺點(diǎn)？40. 簡(jiǎn)述微程序控制器的設(shè)計(jì)思想。41. 微指令的操作控制字段有哪幾種編碼方式？42. 微程序控制和組合邏輯控制哪一種速度更快？為什么？43. 什么是微指令和微操作？微程

44、序和機(jī)器指令有何關(guān)系？44. 試述微命令、微操作、微指令之間的關(guān)系。45. 試述微指令與微程序之間的關(guān)系。46. 微程序控制器中，控制存儲(chǔ)器的功能是什么？它與主存的主要區(qū)別有哪些？47. 試比較組合邏輯控制方式和微程序控制方式的優(yōu)缺點(diǎn)。48. 微程序控制和組合邏輯控制哪一種速度更快？為什么？49. 寫出采用組合邏輯設(shè)計(jì)控制單元的設(shè)計(jì)步驟。50. 什么叫總線周期、時(shí)鐘周期、指令周期？它們之間一般有什么關(guān)系？51. 什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者之間有什么關(guān)系？52. 什么是總線？系統(tǒng)總線上傳送的信息通常分為哪三類？53. 什么是總線？總線的仲裁方式解決什么問題？常見的控制方

45、式有哪幾種？54. 系統(tǒng)總線和CPU 內(nèi)總線分別用來連接哪些部件？55. 為什么要進(jìn)行總線仲裁？56. 什么是總線仲裁？集中式仲裁有哪幾種方式？57. 簡(jiǎn)述采用單符號(hào)位檢測(cè)溢出的方法。58. 何為浮點(diǎn)數(shù)規(guī)格化？為什么要進(jìn)行浮點(diǎn)數(shù)的規(guī)格化？59. 簡(jiǎn)述運(yùn)算器的功能。60. 簡(jiǎn)述RISC的主要特點(diǎn)。61. 簡(jiǎn)述CPU內(nèi)有哪些主要寄存器及作用。62. 計(jì)算機(jī)中有哪些類型的寄存器？各有什么功能？四、計(jì)算題（2個(gè)，共15分）1. 設(shè)浮點(diǎn)數(shù)格式為：階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符）。寫出31.125所對(duì)應(yīng)的機(jī)器數(shù)。要求如下：(1) 階碼和尾數(shù)均為原碼。(2) 階碼和尾數(shù)均為補(bǔ)碼。(3) 階碼

46、為移碼，尾數(shù)為補(bǔ)碼。2. 設(shè)機(jī)器數(shù)字長為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算A+B和A-B。3. 設(shè)機(jī)器字長為16位，定點(diǎn)表示時(shí)，數(shù)值為15位，符號(hào)1位。試問：(1) 定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？ (2) 定點(diǎn)補(bǔ)碼小數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？ 4. 某計(jì)算機(jī)主頻為800MHz，每個(gè)機(jī)器周期平均包含2個(gè)時(shí)鐘周期，每個(gè)指令周期平均包括2.5個(gè)機(jī)器周期，求該計(jì)算機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS。5. 某機(jī)主存儲(chǔ)器有16位地址，字長為8位。(1) 采用位的RAM芯片構(gòu)成該存儲(chǔ)器，需要多少片芯片？ (2) 該存儲(chǔ)器能存放多少字節(jié)的信息？ (3) 片選邏輯需要

47、多少位地址？ 6. 有一個(gè)具有20位地址和32位字長的存儲(chǔ)器，問：(1) 該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？ (2) 如果存儲(chǔ)器由512K×8位SRAM芯片組成，需要多少芯片？ (3) 需要多少位地址作芯片選擇？ 7. 設(shè)存儲(chǔ)器容量為32字，字長64位，模塊數(shù)m = 4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T = 200ns,數(shù)據(jù)總線寬度為64位，總線周期= 50ns .問順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？8. CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知Cache存取周期為50ns，主存存取周期為250ns。試問：(1)平均

48、訪問時(shí)間。(2)Cache/主存系統(tǒng)的效率。9. 一個(gè)組相連映射的Cache由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問主存和高速存儲(chǔ)器的地址各為幾位？畫出主存地址格式。10. 假設(shè)指令字長為16位，操作數(shù)的地址碼為6位，指令有零地址和一地址兩種格式。(1) 設(shè)操作碼固定，零地址指令有512種，則一地址指令最多有幾種？ (2) 采用擴(kuò)展操作碼技術(shù)，零地址指令有512種，則一地址指令最多有幾種？ 11. 在5個(gè)功能段的指令流水線中，假設(shè)每段的執(zhí)行時(shí)間分別是10ns、8ns、10ns、10ns和7ns。對(duì)于完成20條指令的流水線而言，其加速比為多少？該流水線的實(shí)際吞吐率為多少？12. 有一個(gè)16