第06章 存儲(chǔ)器ppt課件

1、存儲(chǔ)器 第第6 6章章 存儲(chǔ)器存儲(chǔ)器 本章重點(diǎn)：本章重點(diǎn)： 掌握各種存儲(chǔ)器的工作原理及其掌握各種存儲(chǔ)器的工作原理及其CPUCPU的存儲(chǔ)的存儲(chǔ)器的擴(kuò)展。器的擴(kuò)展。本章難點(diǎn)：本章難點(diǎn)： 理解存儲(chǔ)器的工作原理及其地址空間的確定。理解存儲(chǔ)器的工作原理及其地址空間的確定。 存儲(chǔ)器Memory是計(jì)算機(jī)的重要組成部件，用來存放數(shù)據(jù)和程序的。半導(dǎo)體存儲(chǔ)器由于其體積小、速度快、耗電少、價(jià)格低等優(yōu)點(diǎn)而在微機(jī)系統(tǒng)中得到廣泛的應(yīng)用。6.1 6.1 概述概述6.1.1 6.1.1 存儲(chǔ)器的分類存儲(chǔ)器的分類 根據(jù)存取方式的不同，半導(dǎo)體存儲(chǔ)器可以分為隨機(jī)存取存儲(chǔ)器RAM(Random Access Memory)和只讀存儲(chǔ)

2、器ROM(Read Only Memory)兩大類。如下圖。 6.1.1 6.1.1 存儲(chǔ)器的分類存儲(chǔ)器的分類 1. 1.存儲(chǔ)容量存儲(chǔ)容量 2.2.存取速度存取速度 3.3.功耗功耗 4.4.可靠性可靠性 5.5.性能價(jià)格比性能價(jià)格比6.1.2 6.1.2 半導(dǎo)體存儲(chǔ)器主要性能指標(biāo)半導(dǎo)體存儲(chǔ)器主要性能指標(biāo) 1.存儲(chǔ)體 2.地址譯碼器3.控制邏輯電路 4.數(shù)據(jù)緩沖器6.1.3 6.1.3 存儲(chǔ)器芯片的一般結(jié)構(gòu)存儲(chǔ)器芯片的一般結(jié)構(gòu) 地址譯碼器存儲(chǔ)體數(shù)據(jù)緩沖器.控制邏輯電路n位地址012n-101m.m位數(shù)據(jù)R/WCS1 1靜態(tài)靜態(tài)RAMRAM基本存儲(chǔ)電路基本存儲(chǔ)電路 靜態(tài)靜態(tài)RAMRAM基本存儲(chǔ)電

3、路基本存儲(chǔ)電路用來存儲(chǔ)用來存儲(chǔ)1 1位二進(jìn)制信息位二進(jìn)制信息0 0或或1 1），是組成存儲(chǔ)器），是組成存儲(chǔ)器的基礎(chǔ)。靜態(tài)的基礎(chǔ)。靜態(tài)MOSMOS六管基本六管基本存儲(chǔ)電路如圖所示。存儲(chǔ)電路如圖所示。特點(diǎn)：不需要刷新，外圍特點(diǎn)：不需要刷新，外圍電路簡(jiǎn)化；集成度較低、電路簡(jiǎn)化；集成度較低、功耗較大等。功耗較大等。 1EN1EN1EN&CSI/OR/WVVVVVVVV78125634G1G2G3列線Y行線X+5VAB6.2 6.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器(RAM)(RAM)6.2.1 6.2.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)(SRAM)2 2靜態(tài)靜態(tài)RAMRAM芯片芯片常用的典型常用

4、的典型SRAMSRAM芯片有芯片有21142114、61166116、62646264、6225662256等等21142114芯片芯片 21142114芯片是芯片是1K1K4 4的靜態(tài)的靜態(tài)RAMRAM芯片，其引腳圖如圖芯片，其引腳圖如圖6-46-4所示。所示。地址輸入端地址輸入端1010個(gè)個(gè)(A9(A9A0)A0)；數(shù)據(jù)輸入數(shù)據(jù)輸入/ /輸出端輸出端4 4位位(I/O1(I/O1I/O4)I/O4)；片選端片選端 ；寫允許控制端寫允許控制端 。CSWE(2)6116(2)6116芯片芯片 6116 6116芯片的容量為芯片的容量為2K2K8bit8bit，有有20482048個(gè)存儲(chǔ)單元。工

5、作過程個(gè)存儲(chǔ)單元。工作過程如下：如下： 讀出時(shí)：讀出時(shí)：A10A10A0A0送地址信送地址信號(hào)到行、列地址譯碼器，經(jīng)譯號(hào)到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元；由碼后選中一個(gè)存儲(chǔ)單元；由CSCS0 0，OEOE0 0，WEWE1 1構(gòu)成讀出邏構(gòu)成讀出邏輯；被選中單元的輯；被選中單元的8 8位數(shù)據(jù)經(jīng)位數(shù)據(jù)經(jīng)I/OI/O電路和三態(tài)門送到電路和三態(tài)門送到D7D7D0D0輸輸出。出。 寫入時(shí)：寫入時(shí)：A10A10A0A0送地址信號(hào)到行、列地址譯送地址信號(hào)到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元；由碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元；由CSCS0 0，OEOE1 1，WEWE0 0構(gòu)成寫入邏輯；從

6、構(gòu)成寫入邏輯；從D7D7D0D0端輸端輸入的數(shù)據(jù)經(jīng)三態(tài)門到入的數(shù)據(jù)經(jīng)三態(tài)門到I/OI/O電路，寫到存儲(chǔ)單元電路，寫到存儲(chǔ)單元中。中。無操作：無操作：CSCS1 1，I/OI/O三態(tài)門呈高阻狀態(tài)，存三態(tài)門呈高阻狀態(tài)，存儲(chǔ)器芯片與系統(tǒng)總線儲(chǔ)器芯片與系統(tǒng)總線“脫離脫離”。（1 1存儲(chǔ)器基本電路存儲(chǔ)器基本電路單管動(dòng)態(tài)電路單管動(dòng)態(tài)電路MOSMOS管柵極與襯底之間分布電容）管柵極與襯底之間分布電容）（2 2特點(diǎn)：定時(shí)刷新。特點(diǎn)：定時(shí)刷新。（3 3刷新要求：在幾毫秒時(shí)間內(nèi)每隔一段時(shí)間刷新要求：在幾毫秒時(shí)間內(nèi)每隔一段時(shí)間刷新一次；進(jìn)行刷新操作的時(shí)間內(nèi)存儲(chǔ)器不能刷新一次；進(jìn)行刷新操作的時(shí)間內(nèi)存儲(chǔ)器不能進(jìn)行讀寫死

7、時(shí)間）；在每一個(gè)指令周期中利進(jìn)行讀寫死時(shí)間）；在每一個(gè)指令周期中利用用CPUCPU不進(jìn)行訪內(nèi)操作的時(shí)間進(jìn)行刷新。不進(jìn)行訪內(nèi)操作的時(shí)間進(jìn)行刷新。 6.2.2 6.2.2 動(dòng)態(tài)動(dòng)態(tài)RAM(DRAM)RAM(DRAM)特點(diǎn)：信息在使用時(shí)不能被改變只能讀出，特點(diǎn)：信息在使用時(shí)不能被改變只能讀出， 不能寫入）；用于存放固定的程序和常量不能寫入）；用于存放固定的程序和常量?jī)?yōu)點(diǎn)：非易失性的。優(yōu)點(diǎn)：非易失性的。 6. 3 6. 3 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM） 掩膜式掩膜式ROMROM制成后，用戶不能修改。制成后，用戶不能修改?？删幊讨蛔x存儲(chǔ)器可編程只讀存儲(chǔ)器PROMPROM）可以由用戶自可以由用戶自己

8、編程只可寫入一次）。己編程只可寫入一次）。可擦寫只讀存儲(chǔ)器可擦寫只讀存儲(chǔ)器EPROMEPROM）寫入：利用編寫入：利用編程器。擦除：利用紫外線光照射。程器。擦除：利用紫外線光照射。電擦寫可編程只讀存儲(chǔ)器電擦寫可編程只讀存儲(chǔ)器(E2PROM)(E2PROM)特點(diǎn)：特點(diǎn)：對(duì)硬件電路沒有特殊要求，操作簡(jiǎn)單；在線讀對(duì)硬件電路沒有特殊要求，操作簡(jiǎn)單；在線讀寫，在斷電情況下保存的數(shù)據(jù)信息不會(huì)丟失；寫，在斷電情況下保存的數(shù)據(jù)信息不會(huì)丟失；可在寫入過程中自動(dòng)進(jìn)行擦寫?？稍趯懭脒^程中自動(dòng)進(jìn)行擦寫。常用的典型常用的典型EPROMEPROM芯片有芯片有 270827081K1K8 8）、）、2716(2K2716(

9、2K8)8)、 2732 (4K2732 (4K8) 8) 、2764(8K2764(8K8)8)、 27128(16K27128(16K8)8)、27256(32K27256(32K8)8)、 27512(64K27512(64K8)8)等，等， 1234567891 01 11 21 31 42 82 72 62 52 42 32 22 12 01 91 81 71 61 52 7 6 4 AVP P A1 2 A7 A6 A5 A4 A3 A2 A1 A0D0D1 D2 G N DVC CP G MNc A8 A9 A1 1O E A1 0C ED7D6D5D4D3方式方式 引腳引腳A

10、A9 9A A0 0VppVppVccVcc數(shù)據(jù)端功能數(shù)據(jù)端功能讀讀低低低低高高VccVcc5V5V數(shù)據(jù)輸出數(shù)據(jù)輸出輸出禁止輸出禁止低低高高高高VccVcc5V5V高阻高阻備用備用高高VccVcc5V5V高阻高阻編程編程低低高高低低12.5V12.5VVccVcc數(shù)據(jù)輸入數(shù)據(jù)輸入校驗(yàn)校驗(yàn)低低低低高高12.5V12.5VVccVcc數(shù)據(jù)輸出數(shù)據(jù)輸出編程禁止編程禁止高高12.5V12.5VVccVcc高阻高阻標(biāo)識(shí)符標(biāo)識(shí)符低低低低高高高高低低高高VccVccVccVcc5V5V5V5V制造商編碼制造商編碼器件編碼器件編碼(1) 2764A(1) 2764A芯片芯片 EPROM2764AEPROM27

11、64A芯片為雙列直插式芯片為雙列直插式2828引腳的標(biāo)準(zhǔn)芯片，引腳的標(biāo)準(zhǔn)芯片，有有1313條地址線，條地址線，8 8條數(shù)據(jù)線，條數(shù)據(jù)線，2 2個(gè)電壓輸入端個(gè)電壓輸入端VccVcc和和VPPVPP，一個(gè)片選端一個(gè)片選端CSCS，此外還有輸出允許，此外還有輸出允許OEOE和編程控制端和編程控制端PGM PGM ，容量為，容量為8K8K8 8位，其引腳如圖所示。七種工作位，其引腳如圖所示。七種工作方式如表所示。方式如表所示。 CE CPU CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問，首先要選擇存儲(chǔ)要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問，首先要選擇存儲(chǔ)芯片，即進(jìn)行片選；然后再?gòu)倪x中的芯片中依地址芯片，即進(jìn)行片選；然后再?gòu)倪x中的芯片

12、中依地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)的存取，這碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)的存取，這稱為字選。片內(nèi)的字選是由稱為字選。片內(nèi)的字選是由CPUCPU送出的送出的N N條低位地條低位地址線完成的，地址線直接接到所有存儲(chǔ)芯片的地址址線完成的，地址線直接接到所有存儲(chǔ)芯片的地址輸入端，而片選信號(hào)則是通過高位地址得到的。實(shí)輸入端，而片選信號(hào)則是通過高位地址得到的。實(shí)現(xiàn)片選的方法可分為三種：線選法、全譯碼法和部現(xiàn)片選的方法可分為三種：線選法、全譯碼法和部分譯碼法。分譯碼法。6.4 6.4 存儲(chǔ)器地址選擇存儲(chǔ)器地址選擇 線選法就是用除片內(nèi)尋址外的高位地址線選法就是用除片內(nèi)尋址外的高位地址線直接分別接

13、至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)線直接分別接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線信號(hào)為某地址線信號(hào)為“0 0時(shí)，就選中與之對(duì)應(yīng)的時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。存儲(chǔ)芯片。 特點(diǎn)：不需要地址譯碼器，線路簡(jiǎn)單，特點(diǎn)：不需要地址譯碼器，線路簡(jiǎn)單，適用于連接存儲(chǔ)芯片較少的場(chǎng)合。適用于連接存儲(chǔ)芯片較少的場(chǎng)合。 6.4 6.4 存儲(chǔ)器地址選擇存儲(chǔ)器地址選擇6.4.1 6.4.1 線選法線選法 全譯碼法將片內(nèi)尋址外的全部高位地址全譯碼法將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分后的輸出作為各芯片的片選信號(hào)，將它們分別接到

14、存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。片的選擇。 譯碼法的優(yōu)點(diǎn)是每片譯碼法的優(yōu)點(diǎn)是每片( (或組或組) )芯片的地址芯片的地址范圍是唯范圍是唯確定的，而且是連續(xù)的，也便于確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高。碼法對(duì)譯碼電路要求較高。6.4.2 6.4.2 全譯碼法全譯碼法 部分譯碼法是對(duì)高位地址線中的一部分部分譯碼法是對(duì)高位地址線中的一部分( (而不是全部而不是全部) )進(jìn)行譯碼，以產(chǎn)生各存儲(chǔ)器芯進(jìn)行譯碼，以產(chǎn)生各存儲(chǔ)器芯片的片選控制信號(hào)。當(dāng)采用線選法地址線不片的

15、片選控制信號(hào)。當(dāng)采用線選法地址線不夠用，而又不需要全部存儲(chǔ)器空間的尋址能夠用，而又不需要全部存儲(chǔ)器空間的尋址能力時(shí)，可采用這種方法。力時(shí)，可采用這種方法。 6.4.3 6.4.3 部分譯碼法部分譯碼法1 1芯片選擇芯片選擇2 2CPUCPU與存儲(chǔ)芯片的時(shí)序驗(yàn)算與存儲(chǔ)芯片的時(shí)序驗(yàn)算3 3地址分配與連接地址分配與連接4 4數(shù)據(jù)線的連接數(shù)據(jù)線的連接 5 5控制信號(hào)的連接控制信號(hào)的連接6 6負(fù)載能力的驗(yàn)算負(fù)載能力的驗(yàn)算6.5 CPU6.5 CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接6.5.1 CPU6.5.1 CPU與存儲(chǔ)體連接時(shí)需解決的問題與存儲(chǔ)體連接時(shí)需解決的問題 8 8位位CPUCPU有有1616根地址

16、線根地址線A15A15A0A0，8 8根數(shù)據(jù)根數(shù)據(jù)線線D7D7D0D0。CPUCPU可接訪問的空間為可接訪問的空間為64K64K，地址，地址范圍為范圍為0000H0000HFFFFHFFFFH，容量擴(kuò)展存儲(chǔ)器的類，容量擴(kuò)展存儲(chǔ)器的類型可以是型可以是ROMROM和和RAMRAM。6.5 CPU6.5 CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接6.5.2 86.5.2 8位位CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 1 1ROMROM與與8 8位位CPUCPU的連接的連接 設(shè)某系統(tǒng)需擴(kuò)展設(shè)某系統(tǒng)需擴(kuò)展6KB6KB的的ROMROM，地址范圍安排在，地址范圍安排在0000H0000H17FFH17FFH，選用

17、，選用3 3片片EPROM 2716EPROM 2716構(gòu)成。構(gòu)成。 27162716的容量的容量2K2K8 8位，位，8 8根數(shù)據(jù)線，根數(shù)據(jù)線，1111根地址根地址線，線，CPUCPU地址總線地址總線A10A10A0A0與芯片的地址線直接接與芯片的地址線直接接連，高位地址線連，高位地址線A15A15A11A11通過譯碼器通過譯碼器74LS13874LS138產(chǎn)產(chǎn)生，且生，且3 3片片27162716的高位地址分別為的高位地址分別為0000000000，0000100001，0001000010。選擇。選擇A13A12A11A13A12A11作為作為3 3位輸入端，并保證位輸入端，并保證A15

18、A14A15A14分別低電平，為低電平有效，分別低電平，為低電平有效，27162716與與8 8位位CPUCPU的連接線路示意圖如圖所示。的連接線路示意圖如圖所示。6.5.2 86.5.2 8位位CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 A15 M/I0A14A13A12A11174LS138ABCG2BG2AG1Y0Y1Y2Y7ROM27162#CEROM2716ROM27163#1#CECEA10 - A0D7 - D0CPUOEOEOERD3 3ROMROM、RAMRAM與與8 8位位CPUCPU連接連接 某某8 8位微處理器有地址線位微處理器有地址線1616根，數(shù)據(jù)線根，數(shù)據(jù)線8 8根

19、，存儲(chǔ)器請(qǐng)求控制信號(hào)為根，存儲(chǔ)器請(qǐng)求控制信號(hào)為 ，讀控制，讀控制信號(hào)信號(hào) ，寫控制信號(hào)，寫控制信號(hào) ，試為該，試為該CPUCPU設(shè)計(jì)一存儲(chǔ)器，要求擴(kuò)展設(shè)計(jì)一存儲(chǔ)器，要求擴(kuò)展ROM 6KBROM 6KB，地址從，地址從0000H0000H開始連續(xù)），開始連續(xù)），RAM 16KBRAM 16KB，地址從，地址從4000H 4000H 開場(chǎng)連續(xù)）開場(chǎng)連續(xù)）MREQRDWR(1) (1) 芯片選擇芯片選擇 系統(tǒng)擴(kuò)展系統(tǒng)擴(kuò)展ROM6KBROM6KB，可選，可選4 K4 K8 8 EPROM(2732EPROM(2732與與2K2K8 EPROM8 EPROM27162716各各1 1片。片。 擴(kuò)展擴(kuò)展R

20、AMRAM可選可選8 K8 K8 SRAM8 SRAM626462642 2片。片。ROMROM、RAMRAM與與8 8位位CPUCPU的連接示意圖如圖所示。的連接示意圖如圖所示。 (2) (2) 地址分配與連接地址分配與連接 低位地址線直接與芯片地址線相連，高位地低位地址線直接與芯片地址線相連，高位地址址A15A14A15A14A13A13產(chǎn)生片選信號(hào)。地址分配如表所示。產(chǎn)生片選信號(hào)。地址分配如表所示。 (3) (3) 數(shù)據(jù)線的連接數(shù)據(jù)線的連接 芯片芯片8 8位數(shù)據(jù)線與數(shù)據(jù)總線直接接連。位數(shù)據(jù)線與數(shù)據(jù)總線直接接連。(4) (4) 控制信號(hào)連接控制信號(hào)連接 控制信號(hào)連接如圖所示?？刂菩盘?hào)連接如

21、圖所示。A A15 15 A A!4 !4 A A!3 !3 A A12 12 A A11 11 A A10 10 A A 9 9 A A 8 8 A A 7 7 A A 6 6 A A 5 5 A A 4 4 A A 3 3 A A 2 2 A A 1 1 A A0 0地址范地址范圍圍273227320 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 1 1 1 1 1 1 1 10000H0000H0FFFH0FFFH2716

22、27160 0 0 1 0 0 0 0 0 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 0 0 0 0 0 0 00 0 0 1 0 1 1 1 1 1 1 1 1 1 1 10 0 0 1 0 1 1 1 1 1 1 1 1 1 1 11000H1000H17FFH17FFH626462640 1 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 0 1 1 1 1 1 1 1 1 1 1 1 1 10 1 0 1 1 1 1 1 1 1 1 1 1 1 1 14000H4000H5FFFH5FFFH

23、626462640 1 1 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 16000H6000H7FFFH7FFFHROMROM、RAMRAM與與8 8位位CPUCPU連接地址分配表連接地址分配表 A14A13ABCG2BG2AG1WRA15RDA12-A0MREQ+5VA12A11CE2732OEY0Y1Y2Y3Y7A12A11-A0CE2716OEA10-A0CE16264OEA12-A0WE6264OEA12-A0WED7-D0CE2+5VCPUCE2+5VCE1 8086CPU 8086CPU有有2020位地址線，無論在最小方式下，位地址線，無論在最小方式下，還是在最大方式下，都可尋址還是在最大方式下，都可尋址1 MB1 MB的存儲(chǔ)空間，的存儲(chǔ)空間，存儲(chǔ)器通常按字節(jié)組織排列成一個(gè)個(gè)單元，每個(gè)存儲(chǔ)器通常按字節(jié)組織排列成一個(gè)個(gè)單元，每個(gè)單元用一個(gè)地址碼表示，這稱為存儲(chǔ)器的標(biāo)準(zhǔn)結(jié)單元用一個(gè)地址碼表示，這稱為存儲(chǔ)器的標(biāo)準(zhǔn)結(jié)構(gòu)。若存放的數(shù)據(jù)為構(gòu)。若存放的數(shù)據(jù)為