第8章常用時(shí)序邏輯部件

1、第第第第第第8 8 8章章章章章章 常用時(shí)序邏輯部件常用時(shí)序邏輯部件常用時(shí)序邏輯部件常用時(shí)序邏輯部件常用時(shí)序邏輯部件常用時(shí)序邏輯部件學(xué)習(xí)要點(diǎn)學(xué)習(xí)要點(diǎn)l理解寄存器、計(jì)數(shù)器等時(shí)序邏輯電路的理解寄存器、計(jì)數(shù)器等時(shí)序邏輯電路的工作原理和邏輯功能工作原理和邏輯功能。l了解寄存器、計(jì)數(shù)器等中規(guī)模集成電路了解寄存器、計(jì)數(shù)器等中規(guī)模集成電路的使用方法的使用方法。第第第第第第8 8 8章章章章章章 常用時(shí)序邏輯部件常用時(shí)序邏輯部件常用時(shí)序邏輯部件常用時(shí)序邏輯部件常用時(shí)序邏輯部件常用時(shí)序邏輯部件8.1 二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制

2、計(jì)數(shù)器加法計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器8.1.1 同步二進(jìn)制計(jì)數(shù)器同步二進(jìn)制計(jì)數(shù)器1 1、同步二進(jìn)制加法計(jì)數(shù)器、同步二進(jìn)制加法計(jì)數(shù)器輸出方程：C F0 F1 F2 F3Q01CP1J C11K 1J C1 1K1J C11K& 1J C1 1K&Q1Q2Q3Q0Q1Q2Q3nnnnQQQQC0123驅(qū)動(dòng)方程：nnnnnnQQQKJQQKJQKJKJ012330122011001nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQ

3、QQQQQQQQ0001010101011201201201123012301230121311)()(狀態(tài)方程：nnnnQQQQ0123 10111213 nnnnQQQQC0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01

4、1 1 10 0 0 00000000000000001狀態(tài)表：狀態(tài)表：0000 Q3Q2Q1Q0 排列：/00001/00010/00011/00100/00101/00110/001111111/01110/01101/01100/01011/01010/01001/01000/0/1/C狀態(tài)圖：時(shí)序圖：CPQ0Q1Q2Q3CnnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推廣到n位二進(jìn)制同步加法計(jì)數(shù)器驅(qū)動(dòng)方程輸出方程nnnnnnQQQQC0121輸出方程：2 2、同步二進(jìn)制減法計(jì)數(shù)器、同步二進(jìn)制減法計(jì)數(shù)器Q2Q1B F0 F1 F2 F3Q01CP1J

5、 C11K 1J C1 1K1J C11K& 1J C1 1K&Q3Q0Q1Q2Q3nnnnQQQQB0123100 KJnQKJ011nnQQKJ0122nnnQQQKJ01233驅(qū)動(dòng)方程：狀態(tài)方程：nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ0001010101011201201201123012301230121311)()(nnnnQQQQ0123 10111213 nnnnQQQQB0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1

6、00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01000000000000000狀態(tài)表：0000 Q3Q2Q1Q0 排列：/00001/00010/00011/00100/00101/00110/001111111/01110/01101/01100/01011/01010/01001/0100

7、0/0/1/BCPQ0Q1Q2Q3B狀態(tài)圖：時(shí)序圖：nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推廣到n位二進(jìn)制同步減法計(jì)數(shù)器驅(qū)動(dòng)方程輸出方程nnnnnnQQQQB0121設(shè)用U/D表示加減控制信號(hào)，且U/D0時(shí)作加計(jì)數(shù)，U/D 1時(shí)作減計(jì)數(shù)，則把二進(jìn)制同步加法計(jì)數(shù)器的驅(qū)動(dòng)方程和U/D相與，把減法計(jì)數(shù)器的驅(qū)動(dòng)方程和U/D相與，再把二者相加，便可得到二進(jìn)制同步可逆計(jì)數(shù)器的驅(qū)動(dòng)方程。輸出方程3 3、同步二進(jìn)制可逆計(jì)數(shù)器、同步二進(jìn)制可逆計(jì)數(shù)器100 KJnnQDUQDUKJ0011/nnnnQQDUQQDUKJ010122/nnnnnnQQQDUQQQDUKJ

8、01201233/nnnnnnnnQQQQDUQQQQDUBC01230123/電路圖Q3Q31J C11K1&Q0Q0C/B1F0CPQ1Q1Q2Q21J C11K1J C11K1J C11K1&1&1&1U/DF1F2F31 1、異步二進(jìn)制加法計(jì)數(shù)器、異步二進(jìn)制加法計(jì)數(shù)器Q1Q2Q3Q01F0CP1J C11K1J C11K1J C11KC1J C11K&F1F2F3Q1Q2Q3Q0時(shí)鐘方程2312010QCPQCPQCPCPCP輸出方程nnnnQQQQC01238.1.2 異步二進(jìn)制計(jì)數(shù)器異步二進(jìn)制計(jì)數(shù)器驅(qū)動(dòng)方程111133221100KJKJKJ

9、KJ狀態(tài)方程nnQQ010 CP0（即 CP）下降沿有效nnQQ111 CP1（即 Q0）下降沿有效nnQQ212 CP2（即 Q1）下降沿有效nnQQ313 CP3（即 Q2）下降沿有效nnnnQQQQ0123 10111213 nnnnQQQQC有效時(shí)鐘0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0

10、 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00000000000000001CP0CP0 CP1CP0CP0 CP1 CP2CP0CP0 CP1CP0CP0 CP1 CP2 CP3CP0CP0 CP1CP0CP0 CP1 CP2CP0CP0 CP1CP0CP0 CP1 CP2 CP32 2、異步二進(jìn)制減法計(jì)數(shù)器、異步二進(jìn)制減法計(jì)數(shù)器Q0Q1Q2Q3Q01F0CP1J C11K1J C11K1J C11KB1J C11K&F1F2F3Q1Q2Q3時(shí)鐘方程2312010QCPQCPQCPCPCP輸出方程nnnnQQQQC0123

11、驅(qū)動(dòng)方程111133221100KJKJKJKJ狀態(tài)方程nnQQ010 CP0（即 CP）下降沿有效nnQQ111 CP1（即0Q）下降沿有效nnQQ212 CP2（即1Q）下降沿有效nnQQ313 CP3（即2Q）下降沿有效nnnnQQQQ0123 10111213 nnnnQQQQB有效時(shí)鐘0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0

12、 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01000000000000000CP0 CP1 CP2 CP3CP0CP0 CP1CP0CP0 CP1 CP2CP0CP0 CP1 CP2 CP3CP0CP0 CP1 CP2 CP3CP0CP0 CP1CP0CP0 CP1 CP2CP0CP0 CP1CP0T觸發(fā)器的觸發(fā)沿連 接 規(guī) 律上 升 沿下 降 沿加 法 計(jì) 數(shù)1iiQCP1iiQCP減 法 計(jì) 數(shù)1iiQCP1iiQCP二進(jìn)制異步計(jì)數(shù)器二進(jìn)制異步計(jì)數(shù)器級(jí)間連接規(guī)律級(jí)間連接規(guī)律8.2 十進(jìn)制計(jì)數(shù)

13、器十進(jìn)制計(jì)數(shù)器8.2.1 同步十進(jìn)制計(jì)數(shù)器同步十進(jìn)制計(jì)數(shù)器1 1、同步十進(jìn)制加法計(jì)數(shù)器、同步十進(jìn)制加法計(jì)數(shù)器Q2Q2CF0Q1Q1Q0Q01CP 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&F1F2F3輸出方程nnQQC03驅(qū)動(dòng)方程nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100 1狀態(tài)方程nnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311010nnnnQQQQ0123 10111213 nnnnQQQQC0 0 0 00 0

14、0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 01 0 1 10 1 0 01 1 0 10 1 0 01 1 1 10 0 0 000000000010101010000 Q3Q2Q1Q0 排列：/00001/00010/00011/00100/11011/0101011001001/01000/001

15、11/00110/00101/011011110/11111/0/1/C/0/1CPQ0Q1Q2Q3C2 2、同步十進(jìn)制減法計(jì)數(shù)器、同步十進(jìn)制減法計(jì)數(shù)器Q0Q0FF0 FF1 FF2 FF3BQ1Q1Q2Q21CP 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&輸出方程nnnnQQQQB0123驅(qū)動(dòng)方程nnnnnnnnnnnnQKQQQJQQKQQJQKQQQJKJ03012301203201023100 1狀態(tài)方程nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ3030121320120312101023

16、11010nnnnQQQQ0123 10111213 nnnnQQQQB0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 00 1 0 11 0 1 00 0 1 11 1 0 00 1 0 11 1 1 010000000000000000000 Q3Q2Q1Q0 排列：/00001/

17、00010/00011/001001010/0101111111001/01000/00111/00110/00101/011101101/01100/0/1/C/0/0/0CPQ0Q1Q2Q3B3 3、同步十進(jìn)制可逆計(jì)數(shù)器、同步十進(jìn)制可逆計(jì)數(shù)器Q3Q31J C11K1&Q0Q0C/B1F0CPQ1Q1Q2Q21J C11K1J C11K1J C11K1&1&1&1U/DF1F2F3&1&1&1&電 路 的 輸 出 方 程 為 ：nnnnnnQQQQDUQQDUBC012303/電 路 中 各 個(gè) 觸 發(fā) 器 的 驅(qū) 動(dòng) 方 程

18、為 ：100 KJnnnnnQQQDUQQDUJ023031/，nnQDUQDUK001/nnnnQDQUQQDUJ03012/，nnnnQQDUQQDUK01012/nnnnnnQQQDUQQQDUJ0120123/，nnQDUQDUK003/當(dāng)0/DU時(shí)，輸出方程為：nnQQBC03/電路中各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100 1實(shí)現(xiàn)同步十進(jìn)制加法計(jì)數(shù)器的功能當(dāng)1/DU時(shí)，輸出方程為：nnnnQQQQBC0123/電路中各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：nnnnnnnnnnnnQKQQQJQQKQQJQKQQQJKJ03012

19、301203201023100 1實(shí)現(xiàn)同步十進(jìn)制減法計(jì)數(shù)器的功能1 1、異步十進(jìn)制加法計(jì)數(shù)器、異步十進(jìn)制加法計(jì)數(shù)器Q0CP1J C11K1J C11K1J C11K 1J C11K&F0CF1F2F3&Q1Q2Q3Q0Q1Q2Q31時(shí)鐘方程0312010QCPQCPQCPCPCP輸出方程nnQQC038.2.2 異步十進(jìn)制計(jì)數(shù)器異步十進(jìn)制計(jì)數(shù)器驅(qū)動(dòng)方程1 11 131232213100KQQJKJKQJKJnnn狀態(tài)方程nnQQ010 CP0（即 CP）下降沿有效nnnQQQ1311 CP1（即 Q0）下降沿有效nnQQ212 CP2（即 Q1）下降沿有效nnnnQQQQ312

20、13 CP3（即 Q0）下降沿有效nnnnQQQQ0123 10111213 nnnnQQQQC有效時(shí)鐘0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 01 0 1 10 1 0 01 1 0 10 1 0 01 1 1 10 0 0 00000000001010101CP0CP0 C

21、P1 CP3CP0CP0 CP1 CP2 CP3CP0CP0 CP1 CP3CP0CP0 CP1 CP2 CP3CP0CP0 CP1 CP3CP0CP0 CP1 CP2 CP3CP0CP0 CP1 CP3CP0CP0 CP1 CP2 CP30000 Q3Q2Q1Q0 排列：/00001/00010/00011/00100/11011/0101011001001/01000/00111/00110/00101/011011110/11111/0/1/C/0/1CPQ0Q1Q2Q3C2 2、異步十進(jìn)制減法計(jì)數(shù)器、異步十進(jìn)制減法計(jì)數(shù)器Q0Q0BF0Q2Q2Q1Q1Q3Q3 1J C11K1J C11

22、K&CP&1J C11K1J C11K11F1F2F3時(shí)鐘方程0312010QCPQCPQCPCPCP輸出方程nnnnQQQQB0123驅(qū)動(dòng)方程1 11 1312322123100KQQJKJKQQJKJnnnn狀態(tài)方程nnQQ010 CP0（即 CP）上升沿有效nnnnQQQQ12311)( CP1（即 Q0）上升沿有效nnQQ212 CP2（即 Q1）上升沿有效nnnnQQQQ31213 CP3（即 Q0）上升沿有效nnnnQQQQ0123 10111213 nnnnQQQQB有效時(shí)鐘0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1

23、 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 0 0 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 00 0 0 11 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01000000000000000CP0 CP1 CP3CP0CP0 CP1 CP3CP0CP0 CP1 CP2 CP3CP0CP0 CP1CP0CP0 CP1 CP2 CP3CP0CP0 CP1 CP3CP0CP0 CP1 CP2 CP3CP

24、0CP0 CP1 CP3CP00000 Q3Q2Q1Q0 排列：/00001/00010/00011/001001100/0110111111001/01000/00111/00110/00101/011101011/01010/0/1/C/0/0/0CPQ0Q1Q2Q3B8.3 集成計(jì)數(shù)器集成計(jì)數(shù)器8.3.1 集成二進(jìn)制計(jì)數(shù)器集成二進(jìn)制計(jì)數(shù)器1 1、集成同步二進(jìn)制計(jì)數(shù)器、集成同步二進(jìn)制計(jì)數(shù)器 74LS161 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS161 1 2 3 4 5 6 7 8VCC CO Q0 Q1 Q2

25、Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LDCR=0時(shí)異步清零。CR=1、LD=0時(shí)同步置數(shù)。CR=LD=1且CPT=CPP=1時(shí)，按照4位自然二進(jìn)制碼進(jìn)行同步計(jì)數(shù)。CR=LD=1且CPTCPP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變。 CC4520 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 9CC4520 1 2 3 4 5 6 7 8VDD 2CR 2Q3 2Q2 2Q1 2Q0 2EN 2CP1CP 1EN 1Q0 1Q1 1Q2 1Q3 1CR VS

26、S EN CP CRCR=1時(shí)，異步清零。CR=0、EN=1時(shí)，在CP脈沖上升沿作用下進(jìn)行同步加法計(jì)數(shù)。CR=0、CP=0時(shí)，在EN脈沖下降沿作用下進(jìn)行同步加法計(jì)數(shù)。CR=0、EN=0或CR=0、CP=1時(shí)，計(jì)數(shù)器狀態(tài)保持不變。D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CPU/D是加減計(jì)數(shù)控制端；CT

27、是使能端；LD是異步置數(shù)控制端；D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計(jì)數(shù)器狀態(tài)輸出端；CO/BO是進(jìn)位借位信號(hào)輸出端；RC是多個(gè)芯片級(jí)聯(lián)時(shí)級(jí)間串行計(jì)數(shù)使能端，CT0，CO/BO1時(shí)，RCCP，由RC端產(chǎn)生的輸出進(jìn)位脈沖的波形與輸入計(jì)數(shù)脈沖的波形相同。 BO CO LD 74LS193 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS193 1 2 3 4 5 6 7 8VCC D0 CR CO BO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPDCR是異步清零

28、端，高電平有效；LD是異步置數(shù)端，低電平有效；CPU是加法計(jì)數(shù)脈沖輸入端；CPD是減法計(jì)數(shù)脈沖輸入端； D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計(jì)數(shù)器狀態(tài)輸出端； CO是進(jìn)位脈沖輸出端；BO是借位脈沖輸出端；多個(gè)74LS193級(jí)聯(lián)時(shí)，只要把低位的CO端、BO端分別與高位的CPU、CPD連接起來，各個(gè)芯片的CR端連接在一起，LD端連接在一起，就可以了。2 2、集成異步二進(jìn)制計(jì)數(shù)器、集成異步二進(jìn)制計(jì)數(shù)器 CP1 CP0 74LS197 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 14 13 12 11 10 9 874LS197 1 2 3 4 5 6 7VCC CR Q3 D3

29、D1 Q1 CP0CT/LD Q2 D2 D0 Q0 CP1 GND D0 D1 D2 D3 CT/ LD CRCR=0時(shí)異步清零。CR=1、CT/LD=0時(shí)異步置數(shù)。CR=CT/LD=1時(shí)，異步加法計(jì)數(shù)。若將輸入時(shí)鐘脈沖CP加在CP0端、把Q0與CP1連接起來，則構(gòu)成4位二進(jìn)制即16進(jìn)制異步加法計(jì)數(shù)器。若將CP加在CP1端，則構(gòu)成3位二進(jìn)制即8進(jìn)制計(jì)數(shù)器，F(xiàn)F0不工作。如果只將CP加在CP0端，CP1接0或1，則形成1位二進(jìn)制即二進(jìn)制計(jì)數(shù)器。1 1、集成同步十進(jìn)制計(jì)數(shù)器、集成同步十進(jìn)制計(jì)數(shù)器集成十進(jìn)制同步加法計(jì)數(shù)器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同

30、，不同的是，74160和74162是十進(jìn)制同步加法計(jì)數(shù)器，而74161和74163是4位二進(jìn)制（16進(jìn)制）同步加法計(jì)數(shù)器。此外，74160和74162的區(qū)別是，74160采用的是異步清零方式，而74162采用的是同步清零方式。74190是單時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74191相同。74192是雙時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74193相同。8.3.2 集成十進(jìn)制計(jì)數(shù)器集成十進(jìn)制計(jì)數(shù)器CP1 R0A R0B NC VCC S0A S0B14 13 12 11 10 9 874LS90 1 2 3 4 5 6 7CP0 NC Q0 Q

31、3 GND Q1 Q274LS90S0A S0B R0A R0BQ0 Q3 Q1 Q2CP0CP1(a) 引腳排列圖(b) 邏輯功能示意圖R0A R0B S9A S9B CP0 CP113121110 nnnnQQQQ 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 Q0 0 0 Q1 0 0 0 0 (清零)0 0 0 0 (清零)1 0 0 1 (置 9)二進(jìn)制計(jì)數(shù)五進(jìn)制計(jì)數(shù)8421碼十進(jìn)制計(jì)數(shù) 5421碼十進(jìn)制計(jì)數(shù)2 2、集成異步十進(jìn)制計(jì)數(shù)器、集成異步十進(jìn)制計(jì)數(shù)器8.4 N進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器8.4.1 N進(jìn)制計(jì)數(shù)器的構(gòu)成進(jìn)制計(jì)數(shù)器的構(gòu)成1 1、用同步清零端或置數(shù)、用同步

32、清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器進(jìn)置計(jì)數(shù)器2 2、用異步清零端或置數(shù)、用異步清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器進(jìn)置計(jì)數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。在前面介紹的集成計(jì)數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異

33、步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。用74LS163來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（3）畫連線圖。 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用同步清零端 CR 歸零 74LS163nnnNNQQQPPPPLDCR013111111,SN-1S12-1S111011（2）求歸零邏輯。D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CO LD CR Q0

34、Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置數(shù)端 LD 歸零 74LS163用74LS197來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（3）畫連線圖。nnNNQQPPPPLDCTCR23112,/SNS121100（2）求歸零邏輯。D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CT/LD CR CP1 CP0 Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(a) 用異步清零端 CR 歸零CP 74LS197CP CP1 CP0 CT/LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(b)

35、 用異步置數(shù)端 CT/LD 歸零 74LS197用74LS161來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。nnQQCR23SNS121100D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用異步清零端 CR 歸零 74LS161用異步清零端CR歸零用同步置數(shù)端LD歸零SN-1S111011nnnQQQLD013 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置數(shù)端 LD 歸零 74LS1611 1、提高歸零可靠性的方法、提高歸零

36、可靠性的方法 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11&QQ 74LS161利用一個(gè)基本 RS 觸發(fā)器將CR或0LD暫存一下，從而保證歸零信號(hào)有足夠的作用時(shí)間，使計(jì)數(shù)器能夠可靠歸零。8.4.2 計(jì)數(shù)器功能的擴(kuò)展計(jì)數(shù)器功能的擴(kuò)展 CT /LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CP1 CP&1&QQCP0 74LS197使用 CP 下降沿觸發(fā)的集成計(jì)數(shù)器時(shí)，電路中需增加一個(gè)反相器。2 2、計(jì)數(shù)器容量的擴(kuò)展、計(jì)數(shù)器容量的擴(kuò)展異步計(jì)數(shù)器一般沒有專門的進(jìn)位信號(hào)輸出端，通?？梢杂帽炯?jí)的高位輸出信號(hào)驅(qū)動(dòng)

37、下一級(jí)計(jì)數(shù)器計(jì)數(shù)，即采用串行進(jìn)位方式來擴(kuò)展容量。 CP1 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP1 CPCP0 74LS90(個(gè)位)N1=10 Q0 Q1 Q2 Q3 S9A S9B R0A R0BCP0 74LS90(十位)N2=10 CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(個(gè)位) Q0 Q1 Q2 Q3CP0 74LS90(十位) S9A S9B R0A R0B S9A S9B R0A R0B& CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(個(gè)位)N1=10 Q0 Q1 Q2 Q3CP0 74LS90(十位)N2=

38、6 S9A S9B R0A R0B S9A S9B R0A R0B8.5 寄存器寄存器在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。8.5.1 基本寄存器基本寄存器1

39、1、單拍工作方式基本寄存器、單拍工作方式基本寄存器D11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CP無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0D3，就立即被送入進(jìn)寄存器中，即有：012310111213DDDDQQQQnnnn2 2、雙拍工作方式基本寄存器、雙拍工作方式基本寄存器CPD11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CRRDRDRDRD00000123nnnnQQQQ（1）清零。CR=0，異步清零。即

40、有：012310111213DDDDQQQQnnnn（2）送數(shù)。CR=1時(shí)，CP上升沿送數(shù)。即有：（3）保持。在CR=1、CP上升沿以外時(shí)間，寄存器內(nèi)容將保持不變。8.5.2 移位寄存器移位寄存器1 1、單向移位寄存器、單向移位寄存器Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位時(shí)鐘脈沖右移輸出右移輸入Q0 Q1 Q2 Q3并行輸出4位右移移位寄存器CPCPCPCPCP3210nnniQDQDQDDD2312010、nnnnnninQQQQQQDQ21311201110、時(shí)鐘方程：驅(qū)動(dòng)方程：

41、狀態(tài)方程：Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位時(shí)鐘脈沖右移輸出右移輸入Q0 Q1 Q2 Q3輸入現(xiàn)態(tài)次態(tài)Di CPnnnnQQQQ3210 13121110 nnnnQQQQ說明1 1110 0 0 01 0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1連續(xù)輸入4個(gè) 1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位時(shí)鐘脈沖左移輸出左移輸入

42、DiQ0 Q1 Q2 Q3并行輸出4位左移移位寄存器CPCPCPCPCP3210innnDDQDQDQD3322110、innnnnnnDQQQQQQ時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位時(shí)鐘脈沖左移輸出左移輸入DiQ0 Q1 Q2 Q3輸入現(xiàn)態(tài)次態(tài)Di CPnnnnQQQQ3210 13121110 nnnnQQQQ說明1 1110 0 0 01 0 0 01 1 0 01 1 1 00 0 0 10 0 1 10 1 1 11

43、1 1 1連續(xù)輸入4個(gè) 1單向移位寄存器具有以下主要特點(diǎn)：（1）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進(jìn)制代碼。n個(gè)CP脈沖即可完成串行輸入工作，此后可從Q0Qn-1端獲得并行的n位二進(jìn)制數(shù)碼，再用n個(gè)CP脈沖又可實(shí)現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個(gè)CP脈沖后，寄存器便被清零。2 2、雙向移位寄存器、雙向移位寄存器 D0 D1 D2 D3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q31D C11D C11D C11D C1Q0 Q1 Q2 Q3CPDSL&1&1&1&11DSRM

44、Q0 Q1 Q2 Q3SLnnnnnnnnnSRnMDQMQMQQMQMQQMQMQDMQ21331122011110nnnnnnSRnQQQQQQDQ21311201110SLnnnnnnnDQQQQQQ=0時(shí)右移M=1時(shí)左移(a) 引腳排列圖 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8VCC Q0 Q1 Q2 Q3 CP M1 M0CR DSR D0 D1 D2 D3 DSL GND M1 M0 DSL 74LS194 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖 D0 D1 D2 D3 CR CP DSR3 3、集

45、成、集成雙向移雙向移位寄存位寄存器器74LS19474LS194CPMMCR 01工作狀態(tài)0 1 0 0 1 0 1 1 1 0 1 1 1 異步清零保 持右 移左 移并行輸入8.5.3 寄存器的應(yīng)用寄存器的應(yīng)用1 1、環(huán)形計(jì)數(shù)器、環(huán)形計(jì)數(shù)器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即將FFn-1的輸出Qn-1接到FF0的輸入端D0。根據(jù)起始狀態(tài)設(shè)置的不同，在輸入計(jì)數(shù)脈沖CP的作用下，環(huán)形計(jì)數(shù)器的有效狀態(tài)可以循環(huán)移位一個(gè)1，也可以循環(huán)移位一個(gè)0。即當(dāng)連續(xù)輸入CP脈沖時(shí)，環(huán)形計(jì)數(shù)器