集成電路實(shí)驗(yàn)ppt課件

1、集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 1反相器的電路仿真 2Layout的認(rèn)識(shí) 3反相器Layout設(shè)計(jì) 4DRC驗(yàn)證 （Diva） 5LVS驗(yàn)證 （Dracula） 6) LPE & Post Layout Simulation （Dracula）集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 1NAND門電路仿真 2NAND 門電路Layout設(shè)計(jì) 3DRC驗(yàn)證 4LVS驗(yàn)證 5) LPE & Post Layout Simulation集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 P

2、MOS N-well P+ (pplus) Island (Active) Poly Metal1 Contact Pdiff集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 NMOS N+ (nplus) Island (Active) Poly Metal1 Contact Ndiff集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 1反相器的電路仿真 2Layout的認(rèn)識(shí) 3反相器Layout設(shè)計(jì) 4DRC驗(yàn)證 5LVS驗(yàn)證 6) LPE & Post Layout Simulation 集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)20

3、11春季 中北大學(xué) 電子科學(xué)與技術(shù)系 用戶名：icer 密碼：123456集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 （1在icer目錄下有display.drf和tech.file兩個(gè)文件。 （2有bd07.lvs，bd07.lpe，divaDRC.rul三個(gè)文件。這三個(gè)文件的位置可以為其他地方，但必須知道其路徑。集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 （1打開一個(gè)terminal; （2） terminal內(nèi)運(yùn)行icfb& （3注意：我是打開terminal，直接運(yùn)行icfb&命令的。集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 （1建立一

4、個(gè)庫(kù) 說明：庫(kù)的名字包含自己的名字和學(xué)號(hào)的個(gè)人信息，以便檢 查。 如：李賽男學(xué)號(hào)：0806024102），建的庫(kù)名為L(zhǎng)SN02 彭巧君學(xué)號(hào)：0806044101 ），建的庫(kù)名為PQJ01 （2） 建立一個(gè)單元 單元名字統(tǒng)一，以便出錯(cuò)時(shí)好處理： 反相器單元名：INV 與非門單元名：NAND講課過程中，我的示例中的庫(kù)名為：mylab，單元名為inv。集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 開始畫之前認(rèn)識(shí)一下整體設(shè)計(jì)的結(jié)果集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電

5、子科學(xué)與技術(shù)系也包括制作襯底接觸的也包括制作襯底接觸的active集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系也包括制作也包括制作PMOS襯底接觸的摻雜襯底接觸的摻雜集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系也包括制作也包括制作NMOS襯底接觸的摻雜襯底接觸的摻雜集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)

6、計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 DRC: Design Rule Check LVS: Layout Versus Schematic LPE: Layout Parasitic ExtractionDiva and Dracula集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 Cadence 系統(tǒng)概述版圖設(shè)計(jì)工具Virtuoso LE版圖驗(yàn)證工具Diva版圖驗(yàn)證工具Dracula集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 為什么要學(xué)習(xí)Cadence工具集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電

7、子科學(xué)與技術(shù)系v集成電路發(fā)展趨勢(shì)年1997199920012003200620092012特征尺寸(nm)2501801501301007050最低的電源電壓(V)1.82.51.51.8 1.21.5 1.21.5 0.91.2 0.60.90.5-0.6通用集成電路750120014001600200025003000 ASIC30050060070090012001500DRAM28040045056079011201580芯片面積(mm2 )MPU300340385430520620750ASIC480800850900100011001300MPU3.7M6.2M10M18M39M8

8、4M180MASIC8M14M16M24M40M64M100M桌面式產(chǎn)品7090110130160170175便攜式產(chǎn)品1.21.41.722.42.83.2工作頻率晶體管數(shù)/cm2最大功耗(W)集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 市場(chǎng)需求以及工藝技術(shù)的發(fā)展使得設(shè)計(jì) 復(fù)雜度提高，為滿足這樣的需求，我們 必須掌握最強(qiáng)大的 EDA 工具 集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系v全球最大的 EDA 公司v提供系統(tǒng)級(jí)至版圖級(jí)的全線解決方案v系統(tǒng)龐雜，工具眾多，不易入手v除綜合外，在系統(tǒng)設(shè)計(jì)，在前端設(shè)計(jì)

9、輸入和仿真，自動(dòng)布局布線，版圖設(shè)計(jì)和驗(yàn)證等領(lǐng)域居行業(yè)領(lǐng)先地位v具有廣泛的應(yīng)用支持v電子設(shè)計(jì)工程師必須掌握的工具之一集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系vSystem-Level DesignvFunction VerificationvEmulation and AccelerationvSynthesis/Place-and-RoutevAnalog,RF,and Mixed-Signal DesignvPhysical Verification and AnalysisvIC PackagingvPCB Design集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與

10、技術(shù)系 算法設(shè)計(jì)算法設(shè)計(jì)邏輯綜合邏輯綜合可測(cè)性設(shè)計(jì)可測(cè)性設(shè)計(jì)低功耗設(shè)計(jì)低功耗設(shè)計(jì)版圖驗(yàn)證版圖驗(yàn)證設(shè)計(jì)規(guī)則檢查設(shè)計(jì)規(guī)則檢查互連參數(shù)提取互連參數(shù)提取集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 Cadence 系統(tǒng)概述版圖設(shè)計(jì)工具Virtuoso LE版圖驗(yàn)證工具Diva版圖驗(yàn)證工具Dracula集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系vVirtuoso Layout Editor版圖編輯大師v Cadence最精華的部分在哪里Virtuoso Layout Editor界面漂亮友好功能強(qiáng)大完備操作方便高效集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系v

11、目的理解 Layout Editor 環(huán)境學(xué)會(huì)如何使用 Layout Editor學(xué)會(huì)運(yùn)行交互 DRC&LVS學(xué)會(huì)將設(shè)計(jì)轉(zhuǎn)為Stream format學(xué)會(huì)定制版圖編輯環(huán)境集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系v主要編輯命令vUndo取消vRedo恢復(fù)vMove挪動(dòng)vCopy復(fù)制vStretch拉伸vDelete刪除vMerge合并vSearch搜索編輯命令非常友好，先點(diǎn)擊命令，然后對(duì)目標(biāo)圖形進(jìn)行操作集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系v主要?jiǎng)?chuàng)建命令vRectangle矩形vPolygon多邊形vPath互聯(lián)vLabel標(biāo)簽vInstance例元vCon

12、tact通孔現(xiàn)在LSW中選中層，然后點(diǎn)擊創(chuàng)建命令，在畫相應(yīng)圖形集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 Cadence 系統(tǒng)概述版圖設(shè)計(jì)工具Virtuoso LE版圖驗(yàn)證工具Diva版圖驗(yàn)證工具Dracula集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系版圖驗(yàn)證的必要性？確保版圖繪制滿足設(shè)計(jì)規(guī)則確保版圖與實(shí)際電路圖一致確保版圖沒有違反電氣規(guī)則可供參數(shù)提取以便進(jìn)行后模擬集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系q Divaq Diva 是 Cadence 的版圖編輯大師Virtuoso集成的

13、交互式版圖驗(yàn)證工具，具有使用方便、操作快捷的特點(diǎn)，非常適合中小規(guī)模單元的版圖驗(yàn)證。q Draculaq Dracula吸血鬼是 Cadence 的一個(gè)獨(dú)立的版圖驗(yàn)證工具，按批處理方式工作，功能十分強(qiáng)大，目前是完整芯片驗(yàn)證的標(biāo)準(zhǔn)。集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系v Diva Design Interactive Verification Automationv DIVA 是 Cadence軟件中的驗(yàn)證工具集，用它可以找出并糾正設(shè)計(jì)中的錯(cuò)誤.它除了可以處理物理版圖和準(zhǔn)備好的電氣數(shù)據(jù)，從而進(jìn)行版圖和線路圖的對(duì)查L(zhǎng)VS外。還可以在設(shè)計(jì)的初期就進(jìn)行版圖檢查，盡早發(fā)現(xiàn)錯(cuò)誤并互動(dòng)地

14、把錯(cuò)誤顯示出來(lái)，有利于及時(shí)發(fā)現(xiàn)錯(cuò)誤所在，易于糾正。 集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系v Remark:v Diva中各個(gè)組件之間是互相聯(lián)系的，有時(shí)候一個(gè)組件的執(zhí)行要依賴另一個(gè)組件先執(zhí)行。例如：要執(zhí)行LVS就先要執(zhí)行DRC。 v 運(yùn)行 Diva 之前，要準(zhǔn)備好規(guī)則驗(yàn)證文件，這些文件有默認(rèn)名稱：做DRC時(shí)的文件應(yīng)以divaDRC.rul命名，版圖提取文件以divaEXT.rul命名。做LVS時(shí)規(guī)則文件應(yīng)以divaLVS.rul命名。集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系vDRC:對(duì) IC 版圖做幾何空間檢查，以確保線路能夠被v 特定加工工藝實(shí)現(xiàn)。vER

15、C:檢查電源、地的短路，懸空器件和節(jié)點(diǎn)等電氣 v 特性。vLVS:將版圖與電路原理圖做對(duì)比，以檢查電路的連 v 接，與MOS的長(zhǎng)寬值是否匹配。vLPE:從版圖數(shù)據(jù)庫(kù)提取電氣參數(shù)如MOS的W、L值v BJT、二極管的面積，周長(zhǎng)，結(jié)點(diǎn)寄生電容等）v 并以Hspice 網(wǎng)表方式表示電路。v 集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系要拷貝要拷貝divaDRC.rul到到/home/icer/mylab里，里，mylab是自己建的庫(kù)名，每是自己建的庫(kù)名，每個(gè)人根據(jù)自己的情況而定。從個(gè)人根據(jù)自己的情況而定。從Verify里選擇里選擇DRC，如下圖設(shè)置，點(diǎn)擊，如下圖設(shè)置，點(diǎn)擊OK。集成電路

16、分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系DRC檢查結(jié)果如下圖：檢查結(jié)果如下圖：errors為為0，表示通過檢查。，表示通過檢查。集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系v Diva 查錯(cuò):v 錯(cuò)誤在版圖文件中會(huì)高亮顯示，很容易觀察到。另外也可以選擇Verify-Markers-Find菜單來(lái)幫助找錯(cuò)。單擊菜單后會(huì)彈出一個(gè)窗口，在這個(gè)窗口中單擊apply就可以顯示第一個(gè)錯(cuò)誤。v 同樣，可以選擇Verify-Markers-Explain來(lái)看錯(cuò)誤的原因提示。選中該菜單后，用鼠標(biāo)在版圖上出錯(cuò)了的地方單擊就可以了。也可以選擇Verify-Markers-Delete把這些錯(cuò)

17、誤提示刪除。v 集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 Cadence 系統(tǒng)概述版圖設(shè)計(jì)工具Virtuoso LE版圖驗(yàn)證工具Diva版圖驗(yàn)證工具Dracula集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系vDracula （吸血鬼是（吸血鬼是 Cadence 的一個(gè)獨(dú)的一個(gè)獨(dú)立的版圖驗(yàn)證工具，它采用批處理的工作立的版圖驗(yàn)證工具，它采用批處理的工作方式。方式。Dracula 功能強(qiáng)大，目前被認(rèn)為布功能強(qiáng)大，目前被認(rèn)為布局驗(yàn)證的標(biāo)準(zhǔn)，幾乎全世界所有的局驗(yàn)證的標(biāo)準(zhǔn)，幾乎全世界所有的 IC 公司公司都拿它作都拿它作 sigh-off 的憑據(jù)。特別是對(duì)整個(gè)的憑據(jù)。特別是

18、對(duì)整個(gè)芯片版圖的最后驗(yàn)證，一定要交由芯片版圖的最后驗(yàn)證，一定要交由 Dracula 處置。處置。 集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系vBasics of Dracula Vericationv版圖驗(yàn)證與工藝相關(guān)-需要工藝信息數(shù)據(jù)庫(kù)v版圖驗(yàn)證輸入-版圖數(shù)據(jù)(GDSII格式);網(wǎng)表信息(用于LVS);工藝相關(guān)信息集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系vDracula 主要功能: v1設(shè)計(jì)規(guī)則檢查DRC v2電氣規(guī)則檢查ERCv3幅員&原理圖一致性檢查L(zhǎng)VS v4版圖參數(shù)提取LPEv5寄生電阻提取PRE集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技

19、術(shù)系vDracula 的處理流程集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系vHow to Use Dracula Toolv創(chuàng)建/獲取命令文件;v填充設(shè)計(jì)數(shù)據(jù)信息;v編譯命令文件;v提交執(zhí)行文件;v查詢驗(yàn)證結(jié)果報(bào)表并修改錯(cuò)誤;集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系v幅員GDSII 格式轉(zhuǎn)換v WHY：Dracula 處理對(duì)象是GDSII文件v操作步驟：v執(zhí)行：CIWFileExportStreamv.集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系v Function of DRCv檢查布局設(shè)計(jì)與制程規(guī)則的一致性;v基本設(shè)計(jì)規(guī)則包括各層width,

20、spcing及不同層之間的spcing,enclosure等關(guān)系;v設(shè)計(jì)規(guī)則的規(guī)定是基于process variation, equipment limitation,circuit reliability;v特殊情況下,設(shè)計(jì)規(guī)則允許有部分彈性;集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系Dracula LVS(包含器件提取步驟:1.把版圖的GDSII文件導(dǎo)出到含有LVS規(guī)則文件的目錄；2.把單元的hspice網(wǎng)單文件導(dǎo)出到含有LVS規(guī)則文件的目錄；3.更改LVS規(guī)則文件中的INDISK和PRIMARY值；4.在控制終端的含LVS規(guī)則文件的目錄下輸入：LOGLVShtvcasec

21、ir /home/icer/test/inv.sp (網(wǎng)表的路徑)集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系%con inv （網(wǎng)表中單元名）%exit_%PDRACULA%/g /home/icer/test/bd07.lvs (LVS規(guī)則文件名)%/f%./jxrun集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系vLVS 比較結(jié)果查看:v 按上述步驟執(zhí)行完LVS后，工作目錄下會(huì)生成名為lvsout.lvs的文件，打開此文件可以查看LVS結(jié)果報(bào)告。如果版圖與電路圖匹配，會(huì)顯示“LAYOUT AND SCHEMATIC MATCHED”，否則，會(huì)列出Discrepa

22、ncy項(xiàng)，并注有不能匹配的部分在版圖中的坐標(biāo)和網(wǎng)單中的器件名。集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系拷貝拷貝divaDRC.rul到到/home/icer/mylab里，里，mylab是自己建的庫(kù)名，每個(gè)是自己建的庫(kù)名，每個(gè)人根據(jù)自己的情況而定。從人根據(jù)自己的情況而定。從Verify里選擇里選擇DRC，如下圖設(shè)置，點(diǎn)擊，如下圖設(shè)置，點(diǎn)擊OK。集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系執(zhí)行如下指令：執(zhí)行如下指令：（1先在先在icer下建立一個(gè)下建立一個(gè)test文件夾，文件夾，test文件夾下建一個(gè)文件夾下建一個(gè)run的文件的文件夾。使用夾。使用mkdir /t

23、est/run完成。完成。（2拷貝拷貝bd07.lvs和和inv.gds和和INV.sp到到test文件夾里。修改文件夾里。修改bd07.lvs如下圖中所示。如下圖中所示。集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系在控制終端的含LVS規(guī)則文件的目錄下輸入：%PDRACULA%:/g /home/icer/test/bd07.lpe (LPE規(guī)則文件名)%:/f%./jxrun集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系 利用LPE得到的網(wǎng)表進(jìn)行后仿真，使用前仿真的激勵(lì)進(jìn)行仿真通常可以把LPE得到的網(wǎng)表做成一個(gè)subckt，然后調(diào)用，就很方便。） 后仿真顯示：功能沒問題！后仿真顯示：功能沒問題！集成電路分析與設(shè)計(jì)2011春季 中北大學(xué) 電子科學(xué)與技術(shù)系