模擬電子技術(shù)第6章 組合邏輯電路

1、L220VS2S1+UCCRD1ABLD2下面分析當(dāng)輸入信號為高、低電平下面分析當(dāng)輸入信號為高、低電平的不同組合時(shí)，輸出信號的狀態(tài)。的不同組合時(shí)，輸出信號的狀態(tài)。ABLD1D20000101111000v0v5v5vABLD1D2000010111100&ABLABLS2S1L220VRD1ABLD2下面分析當(dāng)輸入信號為高、低電平下面分析當(dāng)輸入信號為高、低電平的不同組合時(shí)，輸出信號的狀態(tài)。的不同組合時(shí)，輸出信號的狀態(tài)。ABLD1D20000111111010005v5v5vABLD1D2000011111101ABLABLS220VRLAL +UCC-UBBAR1R2RCLT+UD0截止截止“

2、1”飽和飽和AL1ALLL &ABC1LLL&ABCABCLABCL 00010011101111011001011101011110ABLCCBAL00010010101011001000011001001110ABLCLABC1LABCL222111CBACBAL&A1B1C1&A2B2C2LB2B1LA1C1&A2C2：LABBABABALABL&ABL&ABE&ABL&EEN=1時(shí)時(shí) G1工作工作 G2高阻高阻數(shù)據(jù)從數(shù)據(jù)從D0 D1EN=0時(shí)時(shí) G2工作工作 G1高阻高阻數(shù)據(jù)從數(shù)據(jù)從D1 D0&ENEND0D1ENG1G2用三態(tài)門實(shí)現(xiàn)雙向傳輸用三態(tài)門實(shí)現(xiàn)雙向傳輸00AF1&BA0F11

3、1F2B1F3ACCF1F2F3AA11BF2CAF3門電路是實(shí)現(xiàn)一定邏輯關(guān)系的電路。門電路是實(shí)現(xiàn)一定邏輯關(guān)系的電路。類型類型: :與門、或門、非門、與非門、或非門、與門、或門、非門、與非門、或非門、 異或門異或門 。1 1、用二極管、三極管實(shí)現(xiàn)、用二極管、三極管實(shí)現(xiàn)2 2、數(shù)字集成電路、數(shù)字集成電路( (大量使用大量使用) ) 1) TTL 1) TTL集成門電路集成門電路 2) MOS2) MOS集成門電路集成門電路 實(shí)現(xiàn)方法實(shí)現(xiàn)方法: :門電路小結(jié)門電路小結(jié)門電路門電路小結(jié)小結(jié)門電路門電路 符號符號 表示式表示式與門與門& &A AB BY YA AB BY Y11或門或門非門非門1 1

4、Y YA AY=ABY=ABY=A+BY=A+BY= AY= A與非門與非門& &A AB BY YY= ABY= AB或非門或非門A AB BY Y11Y= A+BY= A+B異或門異或門=1=1A AB BY YY= AY= A B BAB 兩輸入端的與門、或門、與非門、或非門對應(yīng)兩輸入端的與門、或門、與非門、或非門對應(yīng)下列輸入波形的輸出波形分別如下：下列輸入波形的輸出波形分別如下：與門與門或門或門與門：全與門：全1才才1；或門：有；或門：有1就就1與非門與非門或非門或非門與非門：有低必高，全高才低；與非門：有低必高，全高才低；或非門：有高必低，全低才高或非門：有高必低，全低才高數(shù)字電路要

5、研究的是電路的輸入輸出之間的數(shù)字電路要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路邏輯電路，相應(yīng)的，相應(yīng)的研究工具是研究工具是邏輯代數(shù)（布爾代數(shù)）邏輯代數(shù)（布爾代數(shù)）。三三人人表表決決電電路路10A+5VBCRFA B C F00000001101110001111010010111 011真值表真值表BALBABAL思考思考BABALABLABCCABCBABCAL。B, AABCL00000001101110001111010010111011真值表真值表CABABCBCACBA三人表決電路三人表決電路10A+5VBCRF=AB AC BCF&A

6、BCCABCBABCAFAAAA100011AA01AAAAABBAABBA)()(CBACBA )()(CBACBACABACBA)()()()(CABACBA分配律分配律求證求證: : A+BC=(A+B)(A+C)A+BC=(A+B)(A+C)證明證明: :右邊右邊 =(A+B)(A+C)=(A+B)(A+C)=AA+AB+AC+BC ; =AA+AB+AC+BC ; 分配律分配律 AA=AAA=A=A(1+B+C)+BC ; =A(1+B+C)+BC ; 結(jié)合律結(jié)合律, ,分配律分配律=A =A 1+BC ; 1+B+C=1 1+BC ; 1+B+C=1=A+BC ; A =A+BC

7、; A 1=1 1=1= =左邊左邊BABABABAAAAAAAAA ABBAA)(BABAA)()()()(CABACBCABACAABBCCAAB反演定理（德摩根定理）反演定理（德摩根定理）AB =A+B A+B = AB用真值表證明用真值表證明A B AB A+B 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 0 證明證明: :A+AB=A+BA+AB=A+B: : 紅色變紅色變量被吸收掉！量被吸收掉！A+AB = 證明證明: :=A+ 1B ; A+A=1=A+B=A+(A+A)B A+AB+AB AB+AC+BC=AB+AC+(A+A)BC AB+AC+BC =AB+A

8、C證明證明: :=AB +AC=AB(1+C) +AC(1+B) =AB+AC+ABC+ABC 1. 1. 利用邏輯代數(shù)公式化簡利用邏輯代數(shù)公式化簡（1）并項(xiàng)法并項(xiàng)法 A+A=1（2）吸收法吸收法 A+AB=A（1+B）=A（3）消去法消去法 A+AB=A+B（4）配項(xiàng)法配項(xiàng)法 A=A（B+B） 化簡化簡 F=ABC+ABD+ABC+CD+BD解：解：F=ABC+ABC+CD+B(AD+D)= ABC+ABC+CD+B(A+D)= ABC+ABC+CD+BA+BD=AB +ABC+CD+BD=B(A+AC)+CD+BD=B(A+C)+CD+BD=BA+BC+CD+BD=BA+B(C+D)+CD

9、=BA+BCD+CD=BA+B+CD=B(A+1)+CD=B+CD消去法消去法消去法消去法ABCCABCBABCALABCCABCBABCAL)()()(ABCCABABCCBAABCBCA)()()(CCABBBACAABCABACBC )(CBACBABABAABL)(CBACBABABAABL)(CBACBABA)(CBACBABABA并項(xiàng)法并項(xiàng)法并項(xiàng)法并項(xiàng)法配項(xiàng)法配項(xiàng)法CBACABCBABCALABCL00010011101110001111010010101010真值表真值表ABC001001 11 10卡諾圖卡諾圖00111001BCACBACABCBACABACABALCABAB

10、ABABAABAB0001 11 10CD00011110AB0001 11 10CD00011110大新全少AB0001 11 10CD00011110大新全少AB0001 11 10CD00011110大新全少AB0001 11 10CD00011110大新全少CACBABCALCBBACBABCA)(CBACABCBABCAABC001001 11 10ABC001001 11 10CABACABALDCBACDDCBDBALDCBACDDCBDBALDCBACDBBAADCBAADCCBA)()()(CDBADCABDCBADCBACDBADCBACDBABCDAABCDDCBACDD

11、CBDBALCDBADCABDCBADCBACDBALDCBACDBABCDAABCDAB0001 11 10CD00011110CBABDDAL此步可省略此步可省略如何？如何？四種四種表示方法表示方法Y=AB + ABY=AB + AB邏輯代數(shù)式邏輯代數(shù)式( (邏輯表示式邏輯表示式, , 邏輯函數(shù)式邏輯函數(shù)式) )1 11 1& & &11A AB BY Y 邏輯電路圖邏輯電路圖: :卡諾圖卡諾圖 將邏輯函數(shù)輸入變量取值的不同組合與將邏輯函數(shù)輸入變量取值的不同組合與所對應(yīng)的輸出變量值用列表的方式一一對應(yīng)列出所對應(yīng)的輸出變量值用列表的方式一一對應(yīng)列出的表格。的表格。n2N N個(gè)輸入變量個(gè)輸入變

12、量 種組合種組合。真值表真值表：小結(jié)小結(jié): :邏輯函數(shù)的表示法邏輯函數(shù)的表示法已知組合邏輯電路圖，確定它們的邏輯功能。已知組合邏輯電路圖，確定它們的邏輯功能。分析步驟：分析步驟：（1）根據(jù)邏輯圖，寫出邏輯函數(shù)表達(dá)式根據(jù)邏輯圖，寫出邏輯函數(shù)表達(dá)式 （2）對邏輯函數(shù)表達(dá)式化簡）對邏輯函數(shù)表達(dá)式化簡 （3）根據(jù)最簡表達(dá)式列出真值表）根據(jù)最簡表達(dá)式列出真值表 （4）由真值表確定邏輯電路的功能）由真值表確定邏輯電路的功能組合邏輯電路：組合邏輯電路：邏輯電路在某一時(shí)刻的輸出狀態(tài)僅邏輯電路在某一時(shí)刻的輸出狀態(tài)僅 由該時(shí)刻電路的輸入信號所決定由該時(shí)刻電路的輸入信號所決定。邏輯代數(shù)式邏輯代數(shù)式 邏輯圖邏輯圖F=

13、BC+AAB1C&F1ABCF00011011101110001111010010111011真值表真值表例例1: 列下圖邏輯電路的表達(dá)式和真值表列下圖邏輯電路的表達(dá)式和真值表&1分析下圖邏輯電路的功能。分析下圖邏輯電路的功能。&1&ABFABABABF= AB AB=AB+AB真值表真值表A B F0 0 10 1 01 0 01 1 1功能功能:當(dāng)當(dāng)A、B取值相同時(shí)，取值相同時(shí)， 輸出為輸出為1, 是同或電路。是同或電路。AB=1FA+B = A B反演定理：反演定理：A B = A+B&1分析下圖邏輯電路的功能。分析下圖邏輯電路的功能。&1&ABF真值表真值表A B F0 0 00 1

14、11 0 11 1 0功能功能:當(dāng)當(dāng)A、B取值不同時(shí)，取值不同時(shí)， 輸出為輸出為1, 是異或電路。是異或電路。AB=1FF=AB+AB=AB+ABBABALBABABABABAL分析下圖邏輯電路的功能。分析下圖邏輯電路的功能。根據(jù)給定的邏輯要求，設(shè)計(jì)出邏輯電路圖。根據(jù)給定的邏輯要求，設(shè)計(jì)出邏輯電路圖。設(shè)計(jì)步驟：設(shè)計(jì)步驟：（1）根據(jù)邏輯要求，定義輸入輸出邏輯變根據(jù)邏輯要求，定義輸入輸出邏輯變 量，列出真值表量，列出真值表 （2）由真值表寫出邏輯函數(shù)表達(dá)式）由真值表寫出邏輯函數(shù)表達(dá)式 （3）化簡邏輯函數(shù)表達(dá)式）化簡邏輯函數(shù)表達(dá)式 （4）畫出邏輯圖）畫出邏輯圖小結(jié)小結(jié): :組合邏輯電路的設(shè)計(jì)組合邏輯

15、電路的設(shè)計(jì) 兩個(gè)二進(jìn)制數(shù)相加時(shí)不考慮進(jìn)位信號，稱為兩個(gè)二進(jìn)制數(shù)相加時(shí)不考慮進(jìn)位信號，稱為“半加半加”，實(shí)現(xiàn)半加操作的電路叫做半加器。，實(shí)現(xiàn)半加操作的電路叫做半加器。=1&ABSC COSCABS=AB+AB=A+BC=AB半加器邏輯圖半加器邏輯圖半加器邏輯符號半加器邏輯符號真值表真值表A B C0 0 00 1 01 0 1 1 S010 11 0半加器半加器CBAHCBACBACBAABCABCBAJ)(ABCCABCBABCA11110000001010111101100001110100ABJCH 被加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱被加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱 為為“全加全加”

16、，實(shí)現(xiàn)全加操作的電路叫做，實(shí)現(xiàn)全加操作的電路叫做 全加器。全加器。AnBnCn-1Sn00000001101110001111010010111011真值表真值表Cn01111000全加器全加器 COCnAnBnCISnCn-1全加器邏輯符號全加器邏輯符號 試構(gòu)成一個(gè)四位二進(jìn)制數(shù)相加的電路試構(gòu)成一個(gè)四位二進(jìn)制數(shù)相加的電路Ci S iAi Bi Ci-1 2#Ci S iAi Bi Ci-1 1#Ci S iAi Bi Ci-1 0#S0S1S2A2 B2A1 B1A0 B0Ci S iAi Bi Ci-1 3#S3C3A3 B3 試用試用74LS248構(gòu)成一個(gè)四位二進(jìn)制數(shù)相加的電路構(gòu)成一個(gè)四位

17、二進(jìn)制數(shù)相加的電路S0S1S2C3A2 B2A1 B12Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS1832Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183S3A0 B0A3 B374LS183是加法器集成電路組件，含有兩個(gè)獨(dú)立的全加是加法器集成電路組件，含有兩個(gè)獨(dú)立的全加器。器。BABA)(BAABBABABA)(BABA)(00211)(BAPBABA52)(PPBA00211)(BAPBABA11112BABAP00005BABAP編碼器編碼器: 具有編碼功能的邏輯電路成為編碼器具有編碼功能的邏輯電路成為編碼器 編

18、碼：編碼：用數(shù)字或符號來表示某一對象或信號的過程稱為編碼用數(shù)字或符號來表示某一對象或信號的過程稱為編碼8421編碼編碼：將十進(jìn)制的十個(gè)數(shù)：將十進(jìn)制的十個(gè)數(shù)0、19編成二進(jìn)制的編成二進(jìn)制的8421代碼代碼98983B765476542B763276321B97531975310B00123BBBBS98983B765476542B763276321B97531975310B00123BBBBS000111010000111100011011000000001110 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 1 0 1

19、 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 Y0Y2Y5Y4Y1Y3Y6Y7Y8Y9數(shù)字集成編碼器數(shù)字集成編碼器T1147(T1147(優(yōu)先編碼器）優(yōu)先編碼器）T114716 15 14 13 12 11 10 91 2 3 4 5 6 7 8 I5 I6 I7 I8 I9 Y2 Y1 地地 VCC I4 Y3 I3 I2 I1 I0 Y0I0 I9：信號信號輸入端輸入端 低電平有效低電平有

20、效Y0Y3：信號輸出端信號輸出端 以反碼形式以反碼形式 輸出輸出若輸入變量的數(shù)目為若輸入變量的數(shù)目為n，則輸出端的數(shù)目，則輸出端的數(shù)目N=2n例如：例如：2線線4線譯碼器、線譯碼器、 3線線8線譯碼器、線譯碼器、 4線線16線譯碼器等。線譯碼器等。 如：集成器件：如：集成器件： 74LS138 (3線線8線譯碼器線譯碼器)注意信號注意信號E E的作用的作用)()(0122100AAAEEEY)()(0122101AAAEEEY)()(0122102AAAEEEY)()(0122103AAAEEEY)()(0122104AAAEEEY)()(0122105AAAEEEY)()(0122106AA

21、AEEEY)()(0122107AAAEEEY輸輸 入入A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0輸輸 出出E0E1+E200000000111111113-83-8譯碼器的真值表譯碼器的真值表(74LS138)(74LS138)1

22、 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地地 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y674LS13816 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS138管腳圖管腳圖A2 A0是譯碼器輸入端，是譯碼器輸入端，Y0 Y7是譯碼器輸出端。是譯碼器輸出端。且低電平有效。且低電平有效。SC SB SA為三個(gè)使能輸入端，只有為三個(gè)使能輸入端，只有當(dāng)它們分別為當(dāng)它們分別為0、0、1，譯碼器才正常譯碼；否則，譯碼器才正常譯碼；否則不論不論A2 A0為何值，為何值，Y0 Y7都輸出高電平。都輸出高電平。二二-十進(jìn)十進(jìn)制編碼制編碼顯示譯

23、顯示譯碼器碼器顯示顯示器件器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器顯示譯碼器。gfedcbaabfgecdf g a be d c +a b c d e f ga b c d e f g+ + +共陰極接法共陰極接法共陽極接法共陽極接法共有兩種接法共有兩種接法顯示器件：常用的是顯示器件：常用的是七段顯示器件七段顯示器件七段字形顯示譯碼器的真值表七段字形顯示譯碼器的真值表(74LS48)(74LS48)Q3 Q2 Q1 Q0 a b c d e f g顯示顯示字形字形0 0 0 01

24、 1 1 1 1 1 00 0 0 10 1 1 0 0 0 0.1 0 0 01 1 1 1 1 1 11 0 0 11 1 1 1 0 1 10120123QQQQQQQa012012QQQQQQb012QQQc 0120120123QQQQQQQQQQd0012QQQQe0112023QQQQQQQf012123QQQQQQgQ3 Q2Q1Q0agfedcb譯譯碼碼器器1010010111174LS4874LS48與數(shù)碼管的連接與數(shù)碼管的連接74LS48數(shù)碼管數(shù)碼管譯碼器的應(yīng)用舉例譯碼器的應(yīng)用舉例: :(1) 模擬信號多路轉(zhuǎn)換的數(shù)字控制模擬信號多路轉(zhuǎn)換的數(shù)字控制 輸入模擬電壓輸入模擬電壓

25、模擬電子開關(guān)模擬電子開關(guān)u0u1u2u3譯碼器譯碼器A1A0Y0Y1Y2Y3u輸出模擬電壓輸出模擬電壓數(shù)字控制信號數(shù)字控制信號(2) 計(jì)算機(jī)中存儲(chǔ)器單元及輸入輸出接口的尋址計(jì)算機(jī)中存儲(chǔ)器單元及輸入輸出接口的尋址0單元單元1單元單元2單元單元3單元單元控制門控制門控制門控制門控制門控制門控制門控制門譯碼器譯碼器A1A0Y0Y1Y2Y3或接口單元或接口單元存儲(chǔ)器單元存儲(chǔ)器單元 計(jì)算機(jī)計(jì)算機(jī) 中央控制中央控制 單元單元 (CPU)數(shù)據(jù)線數(shù)據(jù)線地址線地址線 單元選擇線單元選擇線譯碼器的應(yīng)用舉例譯碼器的應(yīng)用舉例: :地址線數(shù)地址線數(shù)n 尋址范圍尋址范圍(可選擇的單元數(shù)可選擇的單元數(shù)) n 2 3 4 1

26、6 (單片機(jī)單片機(jī)) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK)1624422823K64216K512220M32226n20123DBABDADBAABDL0123DBABDADBAABDABL輸輸 入入A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y71 D 0 0 0 D 1 1 1 1 1 1 1 1 D 0 0 1 1 D 1 1 1 1 1 11 D 0 1 0 1 1 D 1 1 1 1 11 D 0 1 1 1 1 1 D 1 1 1 11 D 1 0 0 1 1 1 1 D 1 1 11 D 1 0 1 1 1 1 1 1 D 1

27、11 D 1 1 0 1 1 1 1 1 1 D 11 D 1 1 1 1 1 1 1 1 1 1 D輸輸 出出E0 E20 X X X X 1 1 1 1 1 1 1 1+5VABCV1R1R2V2V3V4V5R3R5R4FT1等效電路等效電路+5vA B C R1C1B1+5VABCV1R1R2V2V3V4V5R3R5R4uo (F) 設(shè)設(shè) uA= 0.3V 則則 VB1= 0.3+0.7= 1VRLuo= 5 uBE3 uBE4 uR2（?。ㄐ。?= 5 0.7 0.7= 3.6V拉電流拉電流VB1=1Vuo=3.6V+5vA B C R1 C1B1V2 、V5 截截 止止V3、 V4

28、導(dǎo)導(dǎo) 通通+5VABCV1R1R2V2V3V4V5R3R5R4uo (F)設(shè)設(shè) uA=uB=uC=3.6V ，V2 ,V5導(dǎo)通，導(dǎo)通，uo=0.3V。且。且VB1=2.1V。VC2=VCE2+VBE5=0.3+0.7=1V，使，使V3導(dǎo)通，導(dǎo)通，V4截止。截止。灌電流灌電流V1R1+VccVB1=2.1VVC2=1Vuo=0.3V5vA B C R1 C1B1 當(dāng)輸入端當(dāng)輸入端A、B、C均為高電平時(shí)，輸出端均為高電平時(shí)，輸出端Y為為低電平。低電平。 當(dāng)輸入端當(dāng)輸入端A、B、C中只要有一個(gè)為低電平，輸中只要有一個(gè)為低電平，輸出端就為高電平。符合與非門的邏輯關(guān)系。出端就為高電平。符合與非門的邏輯關(guān)系。ABCF&F=ABC結(jié)論結(jié)論: :+5VABV1R1R2V2V3V4V5R3R5R4FVDEN VB1=1VEN=0時(shí)時(shí)， VB1=1V， V2 、V5截止；截止；EN=1時(shí)，二極管時(shí)，二極管VD截止，截止， F=AB，同，同TTL與非門。與非門。VB3=1V二極管二極管VD導(dǎo)通，使導(dǎo)通，使VB3=1VV3、V4截止，截止，輸出端開路（高阻狀態(tài)）輸出端開路（高阻狀態(tài)）RLUCC三三、集電極開路的與非門集電極開路的與非門（OCOC門）門）輸入全輸入全1時(shí)，輸出時(shí)，輸出=0；輸入任輸入任0時(shí)，輸出懸空時(shí)，輸