第6章微機(jī)原理課件

1、第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第1頁共頁共120頁頁2022-5-4第6章 主 存 儲(chǔ) 器6.1 概述概述 6.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器(RAM) 6.3 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM) 6.4 CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 6.5 IBM-PC/XT中的存儲(chǔ)器中的存儲(chǔ)器 6.6 擴(kuò)展存儲(chǔ)器及其管理擴(kuò)展存儲(chǔ)器及其管理 習(xí)題習(xí)題6 第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第2頁共頁共120頁頁2022-5-46.1 概概 述述6.1.1 存儲(chǔ)器的一般概念和分類存儲(chǔ)器的一般概念和分類 按存取速度和用途可把存儲(chǔ)器分為按存取速度和用途可把存儲(chǔ)器分為兩大類兩大類，內(nèi)部

2、存儲(chǔ)器內(nèi)部存儲(chǔ)器和和外部存儲(chǔ)器外部存儲(chǔ)器。把具有一定容量，存取速度快的存儲(chǔ)器稱為內(nèi)部把具有一定容量，存取速度快的存儲(chǔ)器稱為內(nèi)部存儲(chǔ)器，簡(jiǎn)稱存儲(chǔ)器，簡(jiǎn)稱內(nèi)存內(nèi)存。內(nèi)存是計(jì)算機(jī)的重要組成部分，。內(nèi)存是計(jì)算機(jī)的重要組成部分，CPU可對(duì)可對(duì)它進(jìn)行訪問。目前應(yīng)用在微型計(jì)算機(jī)的主內(nèi)存容量已達(dá)它進(jìn)行訪問。目前應(yīng)用在微型計(jì)算機(jī)的主內(nèi)存容量已達(dá)64256 MB，高速緩存器，高速緩存器(Cache)的存儲(chǔ)容量已達(dá)的存儲(chǔ)容量已達(dá)128512 KB。把存把存儲(chǔ)容量大而速度較慢的存儲(chǔ)器稱為外部存儲(chǔ)器，簡(jiǎn)稱儲(chǔ)容量大而速度較慢的存儲(chǔ)器稱為外部存儲(chǔ)器，簡(jiǎn)稱外存外存。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第3頁共頁

3、共120頁頁2022-5-4 在微型計(jì)算機(jī)中在微型計(jì)算機(jī)中常見的外存常見的外存有有軟磁盤、硬磁盤、盒式磁帶軟磁盤、硬磁盤、盒式磁帶等，近年來，由于多媒體計(jì)算機(jī)的發(fā)展，普遍采用了等，近年來，由于多媒體計(jì)算機(jī)的發(fā)展，普遍采用了光盤存儲(chǔ)光盤存儲(chǔ)器器。光盤存儲(chǔ)器的外存容量很大，如。光盤存儲(chǔ)器的外存容量很大，如CD-ROM光盤容量可達(dá)光盤容量可達(dá)650 MB，硬盤已達(dá)幾個(gè)，硬盤已達(dá)幾個(gè)GB乃至幾十個(gè)乃至幾十個(gè)GB，而且容量還在增加，而且容量還在增加，故也稱外存為海量存儲(chǔ)器。不過，要配備專門的設(shè)備才能完成故也稱外存為海量存儲(chǔ)器。不過，要配備專門的設(shè)備才能完成對(duì)外存的讀寫。例如，軟盤和硬盤要配有驅(qū)動(dòng)器，磁帶

4、要有磁對(duì)外存的讀寫。例如，軟盤和硬盤要配有驅(qū)動(dòng)器，磁帶要有磁帶機(jī)。帶機(jī)。通常，將外存歸入到計(jì)算機(jī)外部設(shè)備一類，它所存放的通常，將外存歸入到計(jì)算機(jī)外部設(shè)備一類，它所存放的信息調(diào)入內(nèi)存后信息調(diào)入內(nèi)存后CPU才能使用才能使用。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第4頁共頁共120頁頁2022-5-46.1.2 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類 早期的內(nèi)存使用磁芯，隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)早期的內(nèi)存使用磁芯，隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲(chǔ)器集成度大大提高，成本迅速降低，存取速度大大加快，體存儲(chǔ)器集成度大大提高，成本迅速降低，存取速度大大加快，所以在微型計(jì)算機(jī)中，內(nèi)存一般都

5、使用半導(dǎo)體存儲(chǔ)器。所以在微型計(jì)算機(jī)中，內(nèi)存一般都使用半導(dǎo)體存儲(chǔ)器。從制造從制造工藝工藝的角度來分，半導(dǎo)體存儲(chǔ)器分為的角度來分，半導(dǎo)體存儲(chǔ)器分為雙極型、雙極型、CMOS型、型、HMOS型等；型等；從應(yīng)用角度來從應(yīng)用角度來分分，可分為，可分為隨機(jī)讀寫存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器(Random Access Memory，又稱為隨機(jī)存取存儲(chǔ)器，簡(jiǎn)稱，又稱為隨機(jī)存取存儲(chǔ)器，簡(jiǎn)稱RAM)和和只讀存儲(chǔ)器只讀存儲(chǔ)器(Read Only Memory，簡(jiǎn)稱，簡(jiǎn)稱ROM) )，如圖，如圖6.1所示。所示。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第5頁共頁共120頁頁2022-5-41. 只讀存儲(chǔ)器只讀存儲(chǔ)器(

6、ROM)圖圖6.l 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類掩膜ROM可編程ROM(PROM)電可擦PROM(EEPROM)可擦除ROM(EPROM)非易失RAM(NVRAM)靜態(tài)RAM(SRAM)動(dòng)態(tài)RAM(DRAM)組合RAM(IRAM)雙極型RAMMOS型RAM只讀存儲(chǔ)器(ROM)隨機(jī)讀寫存儲(chǔ)器(RAM)半導(dǎo)體存儲(chǔ)器第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第6頁共頁共120頁頁2022-5-41) 掩膜掩膜ROM 掩膜掩膜ROM是利用掩膜工藝制造的存儲(chǔ)器，程序和數(shù)據(jù)在是利用掩膜工藝制造的存儲(chǔ)器，程序和數(shù)據(jù)在制造器件過程中已經(jīng)寫入，一旦做好，不能更改。因此，只適制造器件過程中已經(jīng)寫入

7、，一旦做好，不能更改。因此，只適合于存儲(chǔ)成熟的固定程序和數(shù)據(jù)，大量生產(chǎn)時(shí)，成本很低。例合于存儲(chǔ)成熟的固定程序和數(shù)據(jù)，大量生產(chǎn)時(shí)，成本很低。例如，鍵盤的控制芯片。如，鍵盤的控制芯片。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第7頁共頁共120頁頁2022-5-42) 可編程可編程ROM 可編程可編程ROM簡(jiǎn)稱簡(jiǎn)稱PROM(Programable ROM)。PROM由由廠家生產(chǎn)出的廠家生產(chǎn)出的“空白空白”存儲(chǔ)器，根據(jù)用戶需要，利用特殊方法存儲(chǔ)器，根據(jù)用戶需要，利用特殊方法寫入程序和數(shù)據(jù)，即對(duì)存儲(chǔ)器進(jìn)行編程。但寫入程序和數(shù)據(jù)，即對(duì)存儲(chǔ)器進(jìn)行編程。但只能寫入一次，寫只能寫入一次，寫入后信息是固

8、定的，不能更改入后信息是固定的，不能更改。它。它PROM類似于掩膜類似于掩膜ROM，適合于批量使用。適合于批量使用。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第8頁共頁共120頁頁2022-5-43) 可擦除可擦除PROM 可擦除可擦除PROM簡(jiǎn)稱簡(jiǎn)稱EPROM(Erasable Programable ROM)。這種存儲(chǔ)器可由用戶按規(guī)定的方法多次編程，如編程之后想修這種存儲(chǔ)器可由用戶按規(guī)定的方法多次編程，如編程之后想修改，可用紫外線燈制作的擦除器照射改，可用紫外線燈制作的擦除器照射730分鐘左右分鐘左右( (新的芯片新的芯片擦除時(shí)間短，多次擦除過的芯片擦除時(shí)間長(zhǎng)擦除時(shí)間短，多次擦除過

9、的芯片擦除時(shí)間長(zhǎng)) )，使存儲(chǔ)器復(fù)原，使存儲(chǔ)器復(fù)原，用戶可再編程。這對(duì)于專門用途的研制和開發(fā)特別有利，因此用戶可再編程。這對(duì)于專門用途的研制和開發(fā)特別有利，因此應(yīng)用十分廣泛。應(yīng)用十分廣泛。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第9頁共頁共120頁頁2022-5-4 4) 電可擦電可擦PROM 電擦除的電擦除的PROM簡(jiǎn)稱簡(jiǎn)稱EEPROM或或E2PROM(Electrically Erasable PROM)。這種存儲(chǔ)器能以字節(jié)為單位擦除和改寫，而。這種存儲(chǔ)器能以字節(jié)為單位擦除和改寫，而且不需把芯片拔下插入編程器編程，在用戶系統(tǒng)即可進(jìn)行。隨且不需把芯片拔下插入編程器編程，在用戶系統(tǒng)即

10、可進(jìn)行。隨著技術(shù)的進(jìn)步，著技術(shù)的進(jìn)步，EEPROM的擦寫速度將不斷加快，將可作為不的擦寫速度將不斷加快，將可作為不易失的易失的RAM使用。使用。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第10頁共頁共120頁頁2022-5-42. 隨機(jī)讀寫存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器(RAM) 這種存儲(chǔ)器在使用過程中既可利用程序隨時(shí)寫入信息，又這種存儲(chǔ)器在使用過程中既可利用程序隨時(shí)寫入信息，又可隨時(shí)讀出信息。它分為雙極型和可隨時(shí)讀出信息。它分為雙極型和MOS型兩種，前者讀寫速度型兩種，前者讀寫速度高，但功耗大，集成度低，故在微型機(jī)中幾乎都用后者。高，但功耗大，集成度低，故在微型機(jī)中幾乎都用后者。RAM可分為三

11、類。可分為三類。 1) 靜態(tài)靜態(tài)RAM 靜態(tài)靜態(tài)RAM即即SRAM(Static RAM)，其存儲(chǔ)電路以雙穩(wěn)態(tài)觸，其存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息不會(huì)丟失。優(yōu)點(diǎn)是發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息不會(huì)丟失。優(yōu)點(diǎn)是不需刷新，缺點(diǎn)是集成度低。它適用于不需要大存儲(chǔ)容量的微不需刷新，缺點(diǎn)是集成度低。它適用于不需要大存儲(chǔ)容量的微型計(jì)算機(jī)型計(jì)算機(jī)( (例如，單板機(jī)和單片機(jī)例如，單板機(jī)和單片機(jī)) )中。中。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第11頁共頁共120頁頁2022-5-42) 動(dòng)態(tài)動(dòng)態(tài)RAM 動(dòng)態(tài)動(dòng)態(tài)RAM即即DRAM(Dynamic RAM)，其存儲(chǔ)單

12、元以電容，其存儲(chǔ)單元以電容為基礎(chǔ)，電路簡(jiǎn)單，集成度高。但也存在問題，即電容中電荷為基礎(chǔ)，電路簡(jiǎn)單，集成度高。但也存在問題，即電容中電荷由于漏電會(huì)逐漸丟失，因此由于漏電會(huì)逐漸丟失，因此DRAM需定時(shí)刷新。它適用于大存需定時(shí)刷新。它適用于大存儲(chǔ)容量的計(jì)算機(jī)。儲(chǔ)容量的計(jì)算機(jī)。 第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第12頁共頁共120頁頁2022-5-4 3) 非易失非易失RAM 非易失非易失RAM或稱掉電自保護(hù)或稱掉電自保護(hù)RAM，即，即NVRAM(Non Volative RAM)，這種，這種RAM是由是由SRAM和和EEPROM共同構(gòu)成共同構(gòu)成的的存儲(chǔ)器，正常運(yùn)行時(shí)和存儲(chǔ)器，正常運(yùn)

13、行時(shí)和SRAM一樣，而在掉電或電源有故障的一樣，而在掉電或電源有故障的瞬間，它把瞬間，它把SRAM的信息保存在的信息保存在EEPROM中，從而使信息不會(huì)中，從而使信息不會(huì)丟失。丟失。NVRAM多用于存儲(chǔ)非常重要的信息和掉電保護(hù)多用于存儲(chǔ)非常重要的信息和掉電保護(hù)。 其他新型存儲(chǔ)器還有很多，如快擦寫其他新型存儲(chǔ)器還有很多，如快擦寫ROM( (即即Flash ROM)以及以及Integrated RAM，它們已得到應(yīng)用，詳細(xì)內(nèi)容請(qǐng)參閱存儲(chǔ)，它們已得到應(yīng)用，詳細(xì)內(nèi)容請(qǐng)參閱存儲(chǔ)器數(shù)據(jù)手冊(cè)。器數(shù)據(jù)手冊(cè)。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第13頁共頁共120頁頁2022-5-46.1.3 半

14、導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo) 衡量半導(dǎo)體存儲(chǔ)器的指標(biāo)很多，諸如可靠性、功耗、價(jià)格、衡量半導(dǎo)體存儲(chǔ)器的指標(biāo)很多，諸如可靠性、功耗、價(jià)格、電源種類等，但從接口電路來看，最重要的指標(biāo)是存儲(chǔ)器芯片電源種類等，但從接口電路來看，最重要的指標(biāo)是存儲(chǔ)器芯片的容量和存取速度。的容量和存取速度。 1. 容量容量 存儲(chǔ)器芯片的容量是以存儲(chǔ)存儲(chǔ)器芯片的容量是以存儲(chǔ)1位二進(jìn)制數(shù)位二進(jìn)制數(shù)(bit)為單位的，因?yàn)閱挝坏?，因此此存?chǔ)器的容量指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)存儲(chǔ)器的容量指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。例如，例如，1024位位/ /片指芯片內(nèi)集成了片指芯片內(nèi)集成了102

15、4位的存儲(chǔ)器。由于在微機(jī)位的存儲(chǔ)器。由于在微機(jī)中，數(shù)據(jù)大都是以字節(jié)中，數(shù)據(jù)大都是以字節(jié)(Byte)為單位并行傳送的，因此，對(duì)存為單位并行傳送的，因此，對(duì)存儲(chǔ)器的讀寫也是以字節(jié)為單位尋址的。儲(chǔ)器的讀寫也是以字節(jié)為單位尋址的。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第14頁共頁共120頁頁2022-5-4 然而，存儲(chǔ)器芯片因?yàn)橐m用于然而，存儲(chǔ)器芯片因?yàn)橐m用于1位、位、4位、位、8位計(jì)算機(jī)的需位計(jì)算機(jī)的需要，或因工藝上的原因，其數(shù)據(jù)線也有要，或因工藝上的原因，其數(shù)據(jù)線也有1位、位、4位、位、8位之不同。位之不同。例如，例如，Intel 2116為為1位，位，Intel 2114為為4位

16、位，Intel 6264為為8位，所位，所以在標(biāo)定存儲(chǔ)器容量時(shí)，經(jīng)常同時(shí)標(biāo)出存儲(chǔ)單元的數(shù)目和位數(shù)，以在標(biāo)定存儲(chǔ)器容量時(shí)，經(jīng)常同時(shí)標(biāo)出存儲(chǔ)單元的數(shù)目和位數(shù)，因此有因此有: :存儲(chǔ)器芯片容量存儲(chǔ)器芯片容量= =單元數(shù)單元數(shù)數(shù)據(jù)線位數(shù)數(shù)據(jù)線位數(shù)如如Intel 2114芯片容量為芯片容量為1 K4位位/ /片，片，Intel 6264為為8 K8位位/ /片。片。 雖然微型計(jì)算機(jī)的字長(zhǎng)已經(jīng)達(dá)到雖然微型計(jì)算機(jī)的字長(zhǎng)已經(jīng)達(dá)到16位、位、32位甚至位甚至64位，但位，但其內(nèi)存仍以一個(gè)字節(jié)為一個(gè)單元，不過在這種微機(jī)中，一次可其內(nèi)存仍以一個(gè)字節(jié)為一個(gè)單元，不過在這種微機(jī)中，一次可同時(shí)對(duì)同時(shí)對(duì)2、4、8個(gè)單元進(jìn)行

17、訪問。個(gè)單元進(jìn)行訪問。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第15頁共頁共120頁頁2022-5-4 2. 存取速度存取速度 存儲(chǔ)器芯片的存儲(chǔ)器芯片的存取速度存取速度是用存取時(shí)間來衡量的，它是指從是用存取時(shí)間來衡量的，它是指從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)間間。存取時(shí)間越小，速度越快。超高速存儲(chǔ)器的存取速度小于。存取時(shí)間越小，速度越快。超高速存儲(chǔ)器的存取速度小于20 ns，中速存儲(chǔ)器的存取速度在，中速存儲(chǔ)器的存取速度在100200 ns之間，低速存儲(chǔ)器之間，低速存儲(chǔ)器的存取速度在的存取速度在300 ns以上

18、?，F(xiàn)在以上。現(xiàn)在Pentium 4 CPU時(shí)鐘已達(dá)時(shí)鐘已達(dá)2.4 GHz以上，這說明存儲(chǔ)器的存取速度已非常高。以上，這說明存儲(chǔ)器的存取速度已非常高。 隨著半導(dǎo)體技術(shù)的進(jìn)步，存儲(chǔ)器的容量越來越大，速度越隨著半導(dǎo)體技術(shù)的進(jìn)步，存儲(chǔ)器的容量越來越大，速度越來越高，而體積卻越來越小。來越高，而體積卻越來越小。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第16頁共頁共120頁頁2022-5-46.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器(RAM) 該電路通常由如圖該電路通常由如圖6.2所示的六個(gè)所示的六個(gè)MOS管組成。在此電路管組成。在此電路中，中，V1V4管組成雙穩(wěn)態(tài)觸發(fā)器，管組成雙穩(wěn)態(tài)觸發(fā)器，V1、V2為放大

19、管，為放大管，V3、V4為為負(fù)載管。負(fù)載管。01101圖圖6.2 六個(gè)六個(gè)MOS管組成的靜態(tài)管組成的靜態(tài)RAM存儲(chǔ)電路存儲(chǔ)電路V5V3VCCV6AI/OI/O選擇線V4V1V26.2.1 靜態(tài)靜態(tài)RAM 1. 靜態(tài)靜態(tài)RAM的基本存儲(chǔ)電路的基本存儲(chǔ)電路第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第17頁共頁共120頁頁2022-5-4 若若V1截止，則截止，則A點(diǎn)為高電平，它使點(diǎn)為高電平，它使V2導(dǎo)通，于是導(dǎo)通，于是B點(diǎn)點(diǎn)為低電平，這又保證了為低電平，這又保證了V1的截止。同樣，的截止。同樣，V1導(dǎo)通而導(dǎo)通而V2截止，截止，這是另一個(gè)穩(wěn)定狀態(tài)。因此，可用這是另一個(gè)穩(wěn)定狀態(tài)。因此，可用V1

20、管的兩種狀態(tài)表示管的兩種狀態(tài)表示“1”或或“0”。由此可知，靜態(tài)。由此可知，靜態(tài)RAM保存信息的特點(diǎn)是和保存信息的特點(diǎn)是和這個(gè)雙穩(wěn)態(tài)觸發(fā)器的穩(wěn)定狀態(tài)密切相關(guān)的。顯然，僅僅能這個(gè)雙穩(wěn)態(tài)觸發(fā)器的穩(wěn)定狀態(tài)密切相關(guān)的。顯然，僅僅能保持這兩個(gè)狀態(tài)的一種還是不夠的，還要對(duì)狀態(tài)進(jìn)行控制，保持這兩個(gè)狀態(tài)的一種還是不夠的，還要對(duì)狀態(tài)進(jìn)行控制，于是就加上了控制管于是就加上了控制管V5、V6。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第18頁共頁共120頁頁2022-5-4 當(dāng)?shù)刂纷g碼器的某一個(gè)輸出線送出高電平到當(dāng)?shù)刂纷g碼器的某一個(gè)輸出線送出高電平到V5、V6控制管控制管的柵極時(shí)，的柵極時(shí)，V5、V6導(dǎo)通，

21、于是，導(dǎo)通，于是，A點(diǎn)與點(diǎn)與I/O線相連，線相連，B點(diǎn)與點(diǎn)與I/O線線相連。這時(shí)如要寫相連。這時(shí)如要寫“1”，則，則I/O為為“1”， I/O為為“0”，它們，它們通過通過V5、V6管與管與A、B點(diǎn)相連，即點(diǎn)相連，即A=“1”，B=“0”，使，使V1截止，截止，V2導(dǎo)通。而當(dāng)寫入信號(hào)和地址譯碼信號(hào)消失后，導(dǎo)通。而當(dāng)寫入信號(hào)和地址譯碼信號(hào)消失后，V5、V6截止，截止，該狀態(tài)仍能保持。如要寫該狀態(tài)仍能保持。如要寫“0”， I/O線線線為線為“1”，I/O線為線為“0”，這使這使V1導(dǎo)通，導(dǎo)通，V2截止。只要不掉電，這個(gè)狀態(tài)會(huì)一直保持，除截止。只要不掉電，這個(gè)狀態(tài)會(huì)一直保持，除非重新寫入一個(gè)新的數(shù)據(jù)

22、。對(duì)所存的內(nèi)容讀出時(shí)，仍需地址譯非重新寫入一個(gè)新的數(shù)據(jù)。對(duì)所存的內(nèi)容讀出時(shí)，仍需地址譯碼器的某一輸出線送出高電平到碼器的某一輸出線送出高電平到V5、V6管柵極，即此存儲(chǔ)單元管柵極，即此存儲(chǔ)單元被選中，此時(shí)被選中，此時(shí)V5、V6導(dǎo)通。于是，導(dǎo)通。于是，V1、V2管的狀態(tài)被分別送至管的狀態(tài)被分別送至I/O線、線、 I/O線，這樣就讀取了所保存的信息。顯然，存儲(chǔ)的信線，這樣就讀取了所保存的信息。顯然，存儲(chǔ)的信息被讀出后，存儲(chǔ)的內(nèi)容并不改變，除非重寫一個(gè)數(shù)據(jù)。息被讀出后，存儲(chǔ)的內(nèi)容并不改變，除非重寫一個(gè)數(shù)據(jù)。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第19頁共頁共120頁頁2022-5-4 由

23、于由于SRAM存儲(chǔ)電路中，存儲(chǔ)電路中，MOS管數(shù)目多管數(shù)目多，故，故集成度較低集成度較低，而而V1、V2管組成的雙穩(wěn)態(tài)觸發(fā)器必有一個(gè)是導(dǎo)通的，管組成的雙穩(wěn)態(tài)觸發(fā)器必有一個(gè)是導(dǎo)通的，功耗也功耗也比比DRAM大大，這是，這是SRAM的的兩大缺點(diǎn)兩大缺點(diǎn)。其。其優(yōu)點(diǎn)優(yōu)點(diǎn)是是不需要刷新電不需要刷新電路路，從而，從而簡(jiǎn)化了外部電路簡(jiǎn)化了外部電路。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第20頁共頁共120頁頁2022-5-4 2. 靜態(tài)靜態(tài)RAM的的結(jié)構(gòu)結(jié)構(gòu) 靜態(tài)靜態(tài)RAM內(nèi)部是由很多如圖內(nèi)部是由很多如圖6.2所示的所示的基本存儲(chǔ)電路基本存儲(chǔ)電路組成的，組成的，容量為單元數(shù)與數(shù)據(jù)線位數(shù)之乘積容

24、量為單元數(shù)與數(shù)據(jù)線位數(shù)之乘積。為了選中某一個(gè)單元，往往。為了選中某一個(gè)單元，往往利用矩陣式排列的地址譯碼電路。例如，利用矩陣式排列的地址譯碼電路。例如，1 K單元的內(nèi)存需單元的內(nèi)存需10根根地址線，其中地址線，其中5根用于行譯碼，另根用于行譯碼，另5根用于列譯碼，譯碼后在芯片根用于列譯碼，譯碼后在芯片內(nèi)部排列成內(nèi)部排列成32條行選擇線和條行選擇線和32條列選擇線，這樣可選中條列選擇線，這樣可選中1024個(gè)單個(gè)單元中的任何一個(gè)，而每一個(gè)單元的基本存儲(chǔ)電路的個(gè)數(shù)與數(shù)據(jù)線元中的任何一個(gè)，而每一個(gè)單元的基本存儲(chǔ)電路的個(gè)數(shù)與數(shù)據(jù)線位數(shù)相同。位數(shù)相同。 第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第

25、21頁共頁共120頁頁2022-5-4 常用的典型常用的典型SRAM芯片有芯片有6116、6264、62256、628128等。等。Intel 6116的管腳及功能框圖如圖的管腳及功能框圖如圖6.3所示。所示。6116芯片的容量為芯片的容量為2 K8 bit，有有2048個(gè)存儲(chǔ)單元個(gè)存儲(chǔ)單元，需，需11根地址線根地址線，7根用于行地址根用于行地址譯碼輸入，譯碼輸入，4根用于列譯碼地址輸入，每條列線控制根用于列譯碼地址輸入，每條列線控制8位，從而位，從而形成了形成了128128個(gè)存儲(chǔ)陣列，即個(gè)存儲(chǔ)陣列，即16 384個(gè)存儲(chǔ)體。個(gè)存儲(chǔ)體。6116的控制線的控制線有三條，片選有三條，片選CS、輸出允

26、許、輸出允許OE和讀寫控制和讀寫控制WE。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第22頁共頁共120頁頁2022-5-4圖圖6.3 6116管腳和功能框圖管腳和功能框圖A71A62A53A44A35A26A17A08D09D110D211GND12242322212019181716151413VCCA8A9WEOEA10CSD7D6D5D4D3行譯碼128128存儲(chǔ)矩陣A10A4列I/O列譯碼輸入數(shù)據(jù)控制邏輯D7D0CSWEOEA3A0第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第23頁共頁共120頁頁2022-5-4 Intel 6116存儲(chǔ)器芯片的工作過程如下：存儲(chǔ)器芯

27、片的工作過程如下： 讀出時(shí)讀出時(shí)，地址輸入線，地址輸入線A10A0送來的地址信號(hào)經(jīng)地址譯碼器送來的地址信號(hào)經(jīng)地址譯碼器送到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元送到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元( (其中有其中有8個(gè)存儲(chǔ)位個(gè)存儲(chǔ)位) )，由，由CS、OE、WE構(gòu)成讀出邏輯構(gòu)成讀出邏輯(CS=0，OE=0，WE=1)，打開右面的，打開右面的8個(gè)三態(tài)門，被選中單元的個(gè)三態(tài)門，被選中單元的8位數(shù)據(jù)經(jīng)位數(shù)據(jù)經(jīng)I/O電電路和三態(tài)門送到路和三態(tài)門送到D7D0輸出。輸出。寫入時(shí)寫入時(shí)，地址選中某一存儲(chǔ)單元，地址選中某一存儲(chǔ)單元的方法和讀出時(shí)相同，不過這時(shí)的方法和讀出時(shí)相同，不過這時(shí)CS=0，

28、OE=1，WE=0，打開左，打開左邊的三態(tài)門，從邊的三態(tài)門，從D7D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到電路送到I/O電路，從而寫到存儲(chǔ)單元的電路，從而寫到存儲(chǔ)單元的8個(gè)存儲(chǔ)位中。當(dāng)沒有個(gè)存儲(chǔ)位中。當(dāng)沒有讀寫操作時(shí)，讀寫操作時(shí)，CS=1，即片選處于無效狀態(tài)，輸入輸出三態(tài)門至，即片選處于無效狀態(tài)，輸入輸出三態(tài)門至高阻狀態(tài)，從而使存儲(chǔ)器芯片與系統(tǒng)總線高阻狀態(tài)，從而使存儲(chǔ)器芯片與系統(tǒng)總線“脫離脫離”。6116的存的存取時(shí)間在取時(shí)間在85150 ns之間。之間。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第24頁共頁共120頁頁2022-5-4 其他靜態(tài)

29、其他靜態(tài)RAM的結(jié)構(gòu)與的結(jié)構(gòu)與6116相似，只是地址線不同而已。相似，只是地址線不同而已。常用的型號(hào)有常用的型號(hào)有6264、62256，它們都是，它們都是28個(gè)引腳的雙列直插式芯個(gè)引腳的雙列直插式芯片，使用單一的片，使用單一的+5 V電源，它們與同樣容量的電源，它們與同樣容量的EPROM引腳相互引腳相互兼容，從而使接口電路的連線更為方便。兼容，從而使接口電路的連線更為方便。 值得注意的是，值得注意的是，6264芯片還設(shè)有一個(gè)芯片還設(shè)有一個(gè)CS2引腳，通常接到引腳，通常接到5 V電源，當(dāng)?shù)綦姇r(shí)，電壓下降到小于或等于電源，當(dāng)?shù)綦姇r(shí)，電壓下降到小于或等于+0.2 V時(shí)，只需時(shí)，只需向該引腳提供向該引

30、腳提供2 A的電流，則在的電流，則在VCC=2 V時(shí)，該時(shí)，該RAM芯片就進(jìn)芯片就進(jìn)入數(shù)據(jù)保護(hù)狀態(tài)。根據(jù)這一特點(diǎn)，在電源掉電檢測(cè)和切換電路的入數(shù)據(jù)保護(hù)狀態(tài)。根據(jù)這一特點(diǎn)，在電源掉電檢測(cè)和切換電路的控制下，當(dāng)檢測(cè)到電源電壓下降到小于芯片的最低工作電壓控制下，當(dāng)檢測(cè)到電源電壓下降到小于芯片的最低工作電壓( (CMOS電路為電路為+4.5 V，非，非CMOS為為+4.75 V) )時(shí)，將時(shí)，將6264RAM切切換到由換到由鎳鉻電池鎳鉻電池或或銀電池銀電池提供的提供的備用電源供電備用電源供電，即可實(shí)現(xiàn)斷電后，即可實(shí)現(xiàn)斷電后長(zhǎng)時(shí)間的數(shù)據(jù)保護(hù)。數(shù)據(jù)保護(hù)電路如圖長(zhǎng)時(shí)間的數(shù)據(jù)保護(hù)。數(shù)據(jù)保護(hù)電路如圖6.4所示。

31、所示。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第25頁共頁共120頁頁2022-5-4圖圖6.4 6264SRAM數(shù)據(jù)保護(hù)電路數(shù)據(jù)保護(hù)電路47 k4.7 k2.5V470.1FGND5V200CS26264VCCCS26264VCC5V1 kA71A62A53A44A35A26A17A08D09D110D211GND1224232221201918171615VCCWECS2OEA10D7D6D5131425262728A8A9A111CSD4D3A12NC626447 k第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第26頁共頁共120頁頁2022-5-4 在電子盤和大容量存儲(chǔ)

32、器中，需要容量更大的在電子盤和大容量存儲(chǔ)器中，需要容量更大的SRAM，例，例如，如，HM628126容量為容量為1 Mbit(128 K8 bit)，而，而HM628512芯芯片容量達(dá)片容量達(dá)4 Mbit。限于篇幅，在此不再贅述，讀者可參閱存儲(chǔ)。限于篇幅，在此不再贅述，讀者可參閱存儲(chǔ)器手冊(cè)。器手冊(cè)。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第27頁共頁共120頁頁2022-5-4數(shù)據(jù)線條數(shù)與尋址范圍的關(guān)系數(shù)據(jù)線條數(shù)與尋址范圍的關(guān)系:A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0A9A0 尋址范圍尋址范圍:3FF000H 1K A10

33、A0 尋址范圍尋址范圍:7FF000H 2K A11A0 尋址范圍尋址范圍:FFF000H 4K A12A0 尋址范圍尋址范圍:1FFF0000H 8K A13A0 尋址范圍尋址范圍:3FFF0000H 16K A14A0 尋址范圍尋址范圍:7FFF0000H 32K A15A0 尋址范圍尋址范圍:FFFF0000H 64K A16A0 尋址范圍尋址范圍:1FFFF0000H 128K A17A0 尋址范圍尋址范圍:3FFFF0000H 256K A18A0尋址范圍尋址范圍:7FFFF0000H 512K A19A0 尋址范圍尋址范圍:FFFFF0000H 1M第第6 6章章 主主 存存 儲(chǔ)儲(chǔ)

34、 器器第第6章第章第28頁共頁共120頁頁2022-5-46.2.2 動(dòng)態(tài)動(dòng)態(tài)RAM 1. 動(dòng)態(tài)動(dòng)態(tài)RAM存儲(chǔ)電路存儲(chǔ)電路圖圖6.5 單管動(dòng)態(tài)存儲(chǔ)器電路單管動(dòng)態(tài)存儲(chǔ)器電路刷 新放大器DV列選擇信號(hào)數(shù)據(jù)輸入輸出行選擇信號(hào)第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第29頁共頁共120頁頁2022-5-4 由圖可見，由圖可見，DRAM存放信息靠的是電容存放信息靠的是電容C，電容，電容C有電荷時(shí)，有電荷時(shí)，為邏輯為邏輯“1”，沒有電荷時(shí)，為邏輯，沒有電荷時(shí)，為邏輯“0”。但由于任何電容都存。但由于任何電容都存在漏電現(xiàn)象，因此，當(dāng)電容在漏電現(xiàn)象，因此，當(dāng)電容C存有電荷時(shí)，過一段時(shí)間由于電容存有電

35、荷時(shí)，過一段時(shí)間由于電容的放電導(dǎo)致電荷流失，信息也就丟失。解決的辦法是刷新，即的放電導(dǎo)致電荷流失，信息也就丟失。解決的辦法是刷新，即每隔一定時(shí)間每隔一定時(shí)間( (一般為一般為2 ms) )就要刷新一次，使原來處于邏輯電就要刷新一次，使原來處于邏輯電平平“l(fā)”的電容的電荷又得到補(bǔ)充，而原來處于電平的電容的電荷又得到補(bǔ)充，而原來處于電平“0”的電容仍的電容仍保持保持“0”。 在進(jìn)行讀操作時(shí)在進(jìn)行讀操作時(shí)，根據(jù)行地址譯碼，使某一條行選擇線為，根據(jù)行地址譯碼，使某一條行選擇線為高電平，于是使本行上所有的基本存儲(chǔ)電路中的管子高電平，于是使本行上所有的基本存儲(chǔ)電路中的管子V導(dǎo)通，使導(dǎo)通，使連在每一列上的刷

36、新放大器讀取對(duì)應(yīng)存儲(chǔ)電容上的電壓值，刷連在每一列上的刷新放大器讀取對(duì)應(yīng)存儲(chǔ)電容上的電壓值，刷新放大器將此電壓值轉(zhuǎn)換為對(duì)應(yīng)的邏輯電平新放大器將此電壓值轉(zhuǎn)換為對(duì)應(yīng)的邏輯電平“0”或或“1”，又重，又重寫到存儲(chǔ)電容上。而列地址譯碼產(chǎn)生列選擇信號(hào)，所選中那一寫到存儲(chǔ)電容上。而列地址譯碼產(chǎn)生列選擇信號(hào)，所選中那一列的基本存儲(chǔ)電路才受到驅(qū)動(dòng)，從而可讀取信息。列的基本存儲(chǔ)電路才受到驅(qū)動(dòng)，從而可讀取信息。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第30頁共頁共120頁頁2022-5-4 在寫操作時(shí)在寫操作時(shí)，行選擇信號(hào)為，行選擇信號(hào)為“l(fā)”，V管處于導(dǎo)通狀態(tài)，此時(shí)管處于導(dǎo)通狀態(tài)，此時(shí)列選擇信號(hào)也為列選

37、擇信號(hào)也為“1”，則此基本存儲(chǔ)電路被選中，于是由外接，則此基本存儲(chǔ)電路被選中，于是由外接數(shù)據(jù)線送來的信息通過刷新放大器和數(shù)據(jù)線送來的信息通過刷新放大器和V V管送到電容管送到電容C上。刷新是上。刷新是逐行進(jìn)行的，當(dāng)某一行選擇信號(hào)為逐行進(jìn)行的，當(dāng)某一行選擇信號(hào)為“1”時(shí)，選中了該行，電容時(shí)，選中了該行，電容上信息送到刷新放大器上，刷新放大器又對(duì)這些電容立即進(jìn)行上信息送到刷新放大器上，刷新放大器又對(duì)這些電容立即進(jìn)行重寫。由于刷新時(shí)，列選擇信號(hào)總為重寫。由于刷新時(shí)，列選擇信號(hào)總為“0”，因此電容上信息不，因此電容上信息不可能被送到數(shù)據(jù)總線上?？赡鼙凰偷綌?shù)據(jù)總線上。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器

38、器第第6章第章第31頁共頁共120頁頁2022-5-42. 動(dòng)態(tài)動(dòng)態(tài)RAM舉例舉例圖圖6.6 Intel 2164A引腳與邏輯符號(hào)引腳與邏輯符號(hào)A7A0RASCASDINDOUTWE12345678NCDINWERASA0A2A1VDD161514131211109A7A5A4A3A6DOUTCASVSSCASRASWEA7A0VDDVSS地址輸入列地址選通行地址選通寫允許5V地第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第32頁共頁共120頁頁2022-5-4 DRAM芯片芯片2164A的容量為的容量為64 K1 bit，即片內(nèi)有，即片內(nèi)有65 536個(gè)個(gè)存儲(chǔ)單元，每個(gè)單元只有存儲(chǔ)單元

39、，每個(gè)單元只有1位數(shù)據(jù)，用位數(shù)據(jù)，用8片片2164A才能構(gòu)成才能構(gòu)成64 KB的存儲(chǔ)器。若想在的存儲(chǔ)器。若想在2164A芯片內(nèi)尋址芯片內(nèi)尋址64 K個(gè)單元，必須用個(gè)單元，必須用16條地條地址線。但址線。但為減少地址線引腳數(shù)目，地址線又分為行地址線和列為減少地址線引腳數(shù)目，地址線又分為行地址線和列地址線，而且分時(shí)工作，這樣地址線，而且分時(shí)工作，這樣DRAM對(duì)外部只需引出對(duì)外部只需引出8條地址線條地址線。芯片內(nèi)部有地址鎖存器，利用多路開關(guān)，由行地址選通信號(hào)芯片內(nèi)部有地址鎖存器，利用多路開關(guān)，由行地址選通信號(hào)RAS(Row Address Strobe)，把先送來的，把先送來的8位地址送至行地址鎖位

40、地址送至行地址鎖存器，由隨后出現(xiàn)的列地址選通信號(hào)存器，由隨后出現(xiàn)的列地址選通信號(hào)CAS(Column Address Strobe)把后送來的把后送來的8位地址送至列地址鎖存器，這位地址送至列地址鎖存器，這8條地址線也條地址線也用于刷新，刷新時(shí)一次選中一行，用于刷新，刷新時(shí)一次選中一行，2 ms內(nèi)全部刷新一次。內(nèi)全部刷新一次。Intel 2164A的內(nèi)部結(jié)構(gòu)示意圖如圖的內(nèi)部結(jié)構(gòu)示意圖如圖6.7所示。所示。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第33頁共頁共120頁頁2022-5-4圖圖6.7 Intel 2164A內(nèi)部結(jié)構(gòu)示意圖內(nèi)部結(jié)構(gòu)示意圖128128存儲(chǔ)矩陣1/128行譯碼器1

41、28128存儲(chǔ)矩陣128讀出放大器1/128列譯碼128讀出放大器128128存儲(chǔ)矩陣1/128行譯碼器128128存儲(chǔ)矩陣128讀出放大器1/128列譯碼128讀出放大器A0A1A2A3A4A5A6A78位地址鎖存器行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫允許時(shí) 鐘緩沖器RASCASWEDIN數(shù)據(jù)輸入緩 沖 器1/4I/O門輸 出緩沖器DOUTVDDVSS第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第34頁共頁共120頁頁2022-5-4 圖中圖中64 K存儲(chǔ)體由存儲(chǔ)體由4個(gè)個(gè)128128的存儲(chǔ)矩陣組成，每個(gè)的存儲(chǔ)矩陣組成，每個(gè)128128的存儲(chǔ)矩陣，由的存儲(chǔ)矩陣，由7條行地址線和條行地址線和7條列

42、地址線進(jìn)行選擇，條列地址線進(jìn)行選擇，在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇128行和行和128列。鎖存在行地列。鎖存在行地址鎖存器中的七位行地址址鎖存器中的七位行地址RA6RA0同時(shí)加到同時(shí)加到4個(gè)存儲(chǔ)矩陣上，在個(gè)存儲(chǔ)矩陣上，在每個(gè)存儲(chǔ)矩陣中都選中一行，則共有每個(gè)存儲(chǔ)矩陣中都選中一行，則共有512個(gè)存儲(chǔ)電路可被選中，個(gè)存儲(chǔ)電路可被選中，它們存放的信息被選通至它們存放的信息被選通至512個(gè)讀出放大器，經(jīng)過鑒別后鎖存或個(gè)讀出放大器，經(jīng)過鑒別后鎖存或重寫。鎖存在列地址鎖存器中的七位列地址重寫。鎖存在列地址鎖存器中的七位列地址CA6CA0( (相當(dāng)于地相當(dāng)于地址總線的址總線的

43、A14A8) )，在每個(gè)存儲(chǔ)矩陣中選中一列，然后經(jīng)過，在每個(gè)存儲(chǔ)矩陣中選中一列，然后經(jīng)過4選選1的的I/O門控電路門控電路( (由由RA7、CA7控制控制) )選中一個(gè)單元，對(duì)該單元進(jìn)行選中一個(gè)單元，對(duì)該單元進(jìn)行讀寫。讀寫。 2164A數(shù)據(jù)的讀出和寫入是分開的數(shù)據(jù)的讀出和寫入是分開的，由，由WE信號(hào)控制讀寫。信號(hào)控制讀寫。當(dāng)當(dāng)WE為高時(shí)，實(shí)現(xiàn)讀出，即所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩為高時(shí)，實(shí)現(xiàn)讀出，即所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩沖器在沖器在DOUT腳讀出。而腳讀出。而WE當(dāng)為低電平時(shí)，實(shí)現(xiàn)寫入，當(dāng)為低電平時(shí)，實(shí)現(xiàn)寫入，DIN引引腳上的信號(hào)經(jīng)輸入三態(tài)緩沖器對(duì)選中單元進(jìn)行寫入。腳上的信號(hào)經(jīng)輸入三態(tài)

44、緩沖器對(duì)選中單元進(jìn)行寫入。2164A沒有沒有片選信號(hào)，實(shí)際上用行選片選信號(hào)，實(shí)際上用行選RAS、列選列選CAS信號(hào)作為片選信號(hào)。信號(hào)作為片選信號(hào)。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第35頁共頁共120頁頁2022-5-4 3. 高集成度高集成度DRAM 由于微型計(jì)算機(jī)內(nèi)存的實(shí)際配置已從由于微型計(jì)算機(jī)內(nèi)存的實(shí)際配置已從640 KB發(fā)展到高發(fā)展到高達(dá)達(dá)16 MB甚至甚至256 MB，因此要求配套的，因此要求配套的DRAM集成度也越來集成度也越來越高，容量為越高，容量為1 M1 bit，1 M4 bit，4 M1 bit以及更高集以及更高集成度的存儲(chǔ)器芯片已大量使用。通常，把這些芯片

45、放在內(nèi)存條成度的存儲(chǔ)器芯片已大量使用。通常，把這些芯片放在內(nèi)存條上，用戶只需把內(nèi)存條插到系統(tǒng)板上提供的存儲(chǔ)條插座上即可上，用戶只需把內(nèi)存條插到系統(tǒng)板上提供的存儲(chǔ)條插座上即可使用。例如，有使用。例如，有256 K8 bit，1 M8 bit，256 K9 bit，1 M9 bit(9位時(shí)有一位為奇偶校驗(yàn)位位時(shí)有一位為奇偶校驗(yàn)位) )及更高集成度的存儲(chǔ)條。及更高集成度的存儲(chǔ)條。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第36頁共頁共120頁頁2022-5-4 圖圖6.8是采用是采用HYM59256A的存儲(chǔ)條，圖中給出了引腳和方的存儲(chǔ)條，圖中給出了引腳和方塊圖，其中塊圖，其中A8A0為地址輸

46、入線，為地址輸入線，DQ7DQ0為雙向數(shù)據(jù)圖為雙向數(shù)據(jù)圖6.8 256 K9 bit存儲(chǔ)條線，存儲(chǔ)條線，PD為奇偶校驗(yàn)數(shù)據(jù)輸入，為奇偶校驗(yàn)數(shù)據(jù)輸入，PCAS為奇偶為奇偶校驗(yàn)的地址選通信號(hào)，校驗(yàn)的地址選通信號(hào)，PQ為奇偶校驗(yàn)數(shù)據(jù)輸出，為奇偶校驗(yàn)數(shù)據(jù)輸出，WE為讀寫控為讀寫控制信號(hào)，制信號(hào)，RAS、CAS為行、列地址選通信號(hào)，為行、列地址選通信號(hào)，VDD為電源為電源(+5V)，Vss為地線。為地線。30個(gè)引腳定義是存儲(chǔ)條通用標(biāo)準(zhǔn)。個(gè)引腳定義是存儲(chǔ)條通用標(biāo)準(zhǔn)。 另外，還有另外，還有1 M8 bit的內(nèi)存條，的內(nèi)存條，HYM58100由由1 M1 bit的的8片片DRAM組成，也可由組成，也可由1 M

47、4 bit DRAM 2片組成，片組成，更高集成度的內(nèi)存條請(qǐng)參閱存儲(chǔ)器手冊(cè)。更高集成度的內(nèi)存條請(qǐng)參閱存儲(chǔ)器手冊(cè)。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第37頁共頁共120頁頁2022-5-4RASA8A0CASWE256K4256K4256K1PCASPDDQ0DQ1DQ2DQ3DQ4DQ5DQ6DQ7PQVDDCASDQ0(1)(2)(3)(4)(5)(6)(7)(8)(9)(10)(11)(12)(13)(14)(15)(16)(17)(18)(19)(20)(21)(22)(23)(24)(25)(26)(27)(28)(29)(30)A0A1DQ1A2A3VSSDQ2A4A

48、5DQ3A6A7DQ4A8NCNCDQ5WEVSSDQ6NCDQ7PQRASPCASPDVDD圖圖6.8 256 K9 bit存儲(chǔ)條存儲(chǔ)條 第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第38頁共頁共120頁頁2022-5-46.3 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)6.3.1 掩膜掩膜ROM 掩膜掩膜ROM制成后，用戶不能修改，圖制成后，用戶不能修改，圖6.9為一個(gè)簡(jiǎn)單的為一個(gè)簡(jiǎn)單的44位位MOS管管ROM，采用單譯碼結(jié)構(gòu)。兩位地址線，采用單譯碼結(jié)構(gòu)。兩位地址線A1、A0譯譯碼后可譯出四種狀態(tài)，輸出碼后可譯出四種狀態(tài)，輸出4條選擇線，分別選中條選擇線，分別選中4個(gè)單元，每個(gè)單元，每個(gè)單元有個(gè)

49、單元有4位輸出。位輸出。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第39頁共頁共120頁頁2022-5-4圖圖6.9 掩膜掩膜ROM電路原理圖電路原理圖單元3單元2單元1單元0VCC地址譯碼器A1A0D3D2D1D0第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第40頁共頁共120頁頁2022-5-4 在圖中所示的矩陣中，行和列的交點(diǎn)，有的連有管子，有在圖中所示的矩陣中，行和列的交點(diǎn)，有的連有管子，有的沒有，這是工廠根據(jù)用戶提供的程序?qū)π酒瑘D形的沒有，這是工廠根據(jù)用戶提供的程序?qū)π酒瑘D形( (掩膜掩膜) )進(jìn)行進(jìn)行二次光刻所決定的，所以稱為掩膜二次光刻所決定的，所以稱為掩膜ROM。

50、若地址線若地址線A1A0=00，則選中則選中0號(hào)單元，即字線號(hào)單元，即字線0為高電平，若有管子與其相連為高電平，若有管子與其相連( (如位線如位線2和和0)，其相應(yīng)的，其相應(yīng)的MOS管導(dǎo)通，位線輸出為管導(dǎo)通，位線輸出為0，而位線，而位線1 1和和3 3沒有沒有管子與字線相連，則輸出為管子與字線相連，則輸出為1。故存儲(chǔ)器的內(nèi)容取決于制造工藝，。故存儲(chǔ)器的內(nèi)容取決于制造工藝，圖圖4.9存儲(chǔ)矩陣的內(nèi)容如表存儲(chǔ)矩陣的內(nèi)容如表6-1所示。所示。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第41頁共頁共120頁頁2022-5-4表表6-1 掩膜掩膜ROM存儲(chǔ)矩陣的內(nèi)容存儲(chǔ)矩陣的內(nèi)容 位單元D3D2D

51、1D001010111012010130110第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第42頁共頁共120頁頁2022-5-46.3.2 可擦可編程只讀存儲(chǔ)器可擦可編程只讀存儲(chǔ)器(EPROM) 在某些應(yīng)用中，程序需要經(jīng)常修改，因此能夠重復(fù)擦在某些應(yīng)用中，程序需要經(jīng)常修改，因此能夠重復(fù)擦寫的寫的EPROM被廣泛應(yīng)用。這種存儲(chǔ)器利用編程器寫入后，信被廣泛應(yīng)用。這種存儲(chǔ)器利用編程器寫入后，信息可長(zhǎng)久保持，因此可作為只讀存儲(chǔ)器。當(dāng)其內(nèi)容需要變更時(shí)，息可長(zhǎng)久保持，因此可作為只讀存儲(chǔ)器。當(dāng)其內(nèi)容需要變更時(shí)，可利用擦除器可利用擦除器( (由紫外線燈照射由紫外線燈照射) )將其擦除，各單位內(nèi)容復(fù)原為

52、將其擦除，各單位內(nèi)容復(fù)原為FFH，再根據(jù)需要利用，再根據(jù)需要利用EPROM編程器編程，因此這種芯片可編程器編程，因此這種芯片可反復(fù)使用。反復(fù)使用。 第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第43頁共頁共120頁頁2022-5-41. EPROM的存儲(chǔ)單元電路的存儲(chǔ)單元電路 通常通常EPROM存儲(chǔ)電路是利用浮柵存儲(chǔ)電路是利用浮柵MOS管構(gòu)成的，又稱管構(gòu)成的，又稱FAMOS管管(Floating gate Avalanche Injection Metal-Oxide-Semiconductor，即浮柵雪崩注入，即浮柵雪崩注入MOS管管) )，其構(gòu)造如圖，其構(gòu)造如圖6.10(a)所示。所

53、示。圖圖6.10a 浮柵浮柵MOS EPROM存儲(chǔ)電路存儲(chǔ)電路SSiO2浮柵 PPN襯底(a)行線位線輸出位線DS浮柵管(b)VCCD 該電路和普通該電路和普通P溝道增強(qiáng)型溝道增強(qiáng)型MOS管相似，只是浮柵管的管相似，只是浮柵管的柵極沒有引出端，而被柵極沒有引出端，而被SiO2絕緣層所包圍，稱為絕緣層所包圍，稱為“浮柵浮柵”。在原始狀態(tài)，該管柵極上沒有電荷，沒有導(dǎo)通溝道，在原始狀態(tài)，該管柵極上沒有電荷，沒有導(dǎo)通溝道，D和和S是是不導(dǎo)通的。不導(dǎo)通的。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第44頁共頁共120頁頁2022-5-4 如果將源極和襯底接地，在襯底和漏極形成的如果將源極和襯底接

54、地，在襯底和漏極形成的PN結(jié)上加一結(jié)上加一個(gè)約個(gè)約24 V的反向電壓，可導(dǎo)致雪崩擊穿，產(chǎn)生許多高能量的電的反向電壓，可導(dǎo)致雪崩擊穿，產(chǎn)生許多高能量的電子，這些電子比較容易越過絕緣薄層進(jìn)入浮柵。子，這些電子比較容易越過絕緣薄層進(jìn)入浮柵。注入浮柵的電注入浮柵的電子數(shù)量由所加電壓脈沖的幅度和寬度來控制子數(shù)量由所加電壓脈沖的幅度和寬度來控制，如果注入的電子，如果注入的電子足夠多，這些負(fù)電子在硅表面上感應(yīng)出一個(gè)連接源足夠多，這些負(fù)電子在硅表面上感應(yīng)出一個(gè)連接源漏極的反漏極的反型層，使源型層，使源漏極呈低阻態(tài)。當(dāng)外加電壓取消后，積累在浮柵漏極呈低阻態(tài)。當(dāng)外加電壓取消后，積累在浮柵上的電子沒有放電回路，因而

55、在室溫和無光照的條件下可長(zhǎng)期上的電子沒有放電回路，因而在室溫和無光照的條件下可長(zhǎng)期地保存在浮柵中。地保存在浮柵中。SSiO2浮柵 PPN襯底(a)行線位線輸出位線DS浮柵管(b)VCCD第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第45頁共頁共120頁頁2022-5-4 將一個(gè)浮柵管和將一個(gè)浮柵管和MOS管串起管串起來組成如圖來組成如圖6.10(b)所示的存儲(chǔ)單所示的存儲(chǔ)單元電路。于是浮柵中注入了電子元電路。于是浮柵中注入了電子的的MOS管管源源漏極導(dǎo)通，當(dāng)行選漏極導(dǎo)通，當(dāng)行選線選中該存儲(chǔ)單元時(shí)，相應(yīng)的位線選中該存儲(chǔ)單元時(shí)，相應(yīng)的位線為低電平，即讀取值為線為低電平，即讀取值為“0”，而未

56、注入電子的浮柵管的源而未注入電子的浮柵管的源漏漏極是不導(dǎo)通的，故讀取值為極是不導(dǎo)通的，故讀取值為“1”。在原始狀態(tài)在原始狀態(tài)( (即廠家出廠即廠家出廠) )，沒有，沒有經(jīng)過編程，浮柵中沒注入電子，經(jīng)過編程，浮柵中沒注入電子，位線上總是位線上總是“l(fā)”。SSiO2浮柵 PPN襯底(a)行線位線輸出位線DS浮柵管(b)VCC第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第46頁共頁共120頁頁2022-5-4 消除浮柵電荷的辦法是利用紫外線光照射，由于紫外線光消除浮柵電荷的辦法是利用紫外線光照射，由于紫外線光子能量較高，從而可使浮柵中的電子獲得能量，形成光電流從子能量較高，從而可使浮柵中的電子

57、獲得能量，形成光電流從浮柵流入基片，使浮柵恢復(fù)初態(tài)。浮柵流入基片，使浮柵恢復(fù)初態(tài)。EPROM芯片上方有一個(gè)石芯片上方有一個(gè)石英玻璃窗口，只要將此芯片放入一個(gè)靠近紫外線燈管的小盒中，英玻璃窗口，只要將此芯片放入一個(gè)靠近紫外線燈管的小盒中，一般照射一般照射10分鐘左右，讀出各單元的內(nèi)容均為分鐘左右，讀出各單元的內(nèi)容均為FFH，則說明該，則說明該EPROM已擦除。已擦除。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第47頁共頁共120頁頁2022-5-4 2. 典型典型EPROM芯片介紹芯片介紹 EPROM芯片有多種型號(hào)，如芯片有多種型號(hào)，如2716(2 K8 bit)、2732(4 (4 K

58、8 bit)、2764(8 K8 bit)、27128(16 K8 bit)、27256(32 K8 bit)等。下面以等。下面以2764A為例，介紹為例，介紹EPROM的性能和工作方的性能和工作方式。式。 Intel 2764A有有13條地址線，條地址線，8條數(shù)據(jù)線，條數(shù)據(jù)線，2個(gè)電壓輸入個(gè)電壓輸入端端VCC和和VPP，一個(gè)片選端，一個(gè)片選端CE( (功能同功能同CS) )，此外還有輸出允許，此外還有輸出允許OE和編程控制端和編程控制端PGM，其功能框圖見圖，其功能框圖見圖6.11。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第48頁共頁共120頁頁2022-5-4圖圖6.11 276

59、4A功能框圖功能框圖OEPGMCE輸出允許編程邏輯輸出緩沖D7D0Y門256256存儲(chǔ)矩陣Y譯碼X譯碼A12A8A7A0第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第49頁共頁共120頁頁2022-5-41) 讀方式讀方式 讀方式是讀方式是2764A通常使用的方式，此時(shí)兩個(gè)電源引腳通常使用的方式，此時(shí)兩個(gè)電源引腳VCC和和VPP都接至都接至+5 V，PGM接至高電平，當(dāng)從接至高電平，當(dāng)從2764A的某個(gè)單元的某個(gè)單元讀數(shù)據(jù)時(shí)，先通過地址引腳接收來自讀數(shù)據(jù)時(shí)，先通過地址引腳接收來自CPU的地址信號(hào)，然后的地址信號(hào)，然后使控制信號(hào)和使控制信號(hào)和CE、OE都有效，于是經(jīng)過一個(gè)時(shí)間間隔，指都有效

60、，于是經(jīng)過一個(gè)時(shí)間間隔，指定單元的內(nèi)容即可讀到數(shù)據(jù)總線上定單元的內(nèi)容即可讀到數(shù)據(jù)總線上。Intel 2764A有七種工作有七種工作方式，如表方式，如表6-2所示。所示。第第6 6章章 主主 存存 儲(chǔ)儲(chǔ) 器器第第6章第章第50頁共頁共120頁頁2022-5-4表表6-2 2764A的工作方式選擇表的工作方式選擇表方式方式A9A0VPPVCC數(shù)據(jù)端功能數(shù)據(jù)端功能讀讀低低低低高高VCC5 V數(shù)據(jù)輸出數(shù)據(jù)輸出輸出禁止輸出禁止低低高高高高VCC5 V高阻高阻備用備用高高VCC5 V高阻高阻編程編程低低高高低低12.5 VVCC數(shù)據(jù)輸入數(shù)據(jù)輸入校驗(yàn)校驗(yàn)低低低低高高12.5 VVCC數(shù)據(jù)輸出數(shù)據(jù)輸出編程禁止