lvds接口定義及原理知識(shí)

1、Ivds接口定義及原理知識(shí)LVD牖口定義作者:bechade更新時(shí)間：2007-9-227:31:10文章錄入:chfygl20PIN單6定義：1:電源2:電源3:地4:地5:R0-6:R0+7地8:R1-9:R1+10:地11:R2-12:R2+13:地14:CLK-15:CLK+16空17空18空19空20空每組信號(hào)線之間電阻為（數(shù)字表120歐左右）20PIN雙6定義：1:電源2:電源3:地4:地5:R0-6:R0+7:R1-8:R1+9:R2-10:R2+11:CLK-12:CLK+13:RO1-14:RO1+15:RO2-16:RO2+17:RO3-18:RO3+19:CLK1-20:

2、CLK1+每組信號(hào)線之間電阻為（數(shù)字表120歐左右）20PIN單8定義:1:電源2:電源3:地4:地5:R0-6:R0+7地8:R1-9:R1+10:地11:R2-12:R2+13:地14:CLK-15:CLK+16:R3-17:R3+每組信號(hào)線之間電阻為（數(shù)字表120歐左右）30PIN單6定義：1:空2:電源3:電源4:空5:空6:空7:空8:R0-9:R0+10:地11:R1-12:R1+13:地14:R2-15:R2+16:地17:CLK-18:CLK+19:地20:空-21:空22:空23:空24:空25:空26:空27:空28空29空30空每組信號(hào)線之間電阻為（數(shù)字表120歐左右）3

3、0PIN單8定義：1:空2:電源3:電源4:空5:空6:空7:空8:R0-9:R0+10:地11:R1-12:R1+13:地14:R2-15:R2+16:地17:CLK-18:CLK+19:地20:R3-21:R3+22:地23:空24:空25:空26:空27:空28空29空30空每組信號(hào)線之間電阻為（數(shù)字表120歐左右）30PIN雙6定義：1:電源2:電源3:地4:地5:R0-6:R0+7地8:R1-9:R1+10:地11:R2-12:R2+13:地14:CLK-15:CLK+16:地17:RS0-18:RS0+19:地20:RS1-21:RS1+22:地23:RS2-24:RS2+25:地

4、26:CLK2-27:CLK2+每組信號(hào)線之間電阻為（數(shù)字表120歐左右）30PIN雙8定義：1:電源2:電源3:電源4:空5:空6:空7:地8:R0-9:R0+10:R1-11:R1+12:R2-13:R2+14:地15:CLK-16:CLK+17:地18:R3-19:R3+20:RB0-21:RB0+22:RB1-23:RB1+24:地25:RB2-26:RB2+27:CLK2-28CLK2+29RB3-30:RB3+每組信號(hào)線之間電阻為（數(shù)字表120歐左右）一般14PIN20PIN、30PIN為LVDSS口。什么是LVDS現(xiàn)在的液晶顯示屏普遍采用LVDS接口，那么什么是LVDS5B?LV

5、DS（LowVoltageDifferentialSignaling即低壓差分信號(hào)傳輸，是一種滿足當(dāng)今高性能數(shù)據(jù)傳輸應(yīng)用的新型技術(shù)。由于其可使系統(tǒng)供電電壓低至2V,因此它還能滿足未來應(yīng)用的需要。此技術(shù)基于ANSI/TIA/EIA-644LVDSi口標(biāo)準(zhǔn)。LVDS技術(shù)擁有330mV的低壓差分信號(hào)(250mVMINand450mVMAX)和快速過渡時(shí)間。這可以讓產(chǎn)品達(dá)到自100Mbps至超過1Gbps的高數(shù)據(jù)速率。止匕外，這種低壓擺幅可以降低功耗消散，同時(shí)具備差分傳輸?shù)膬?yōu)點(diǎn)。LVDS技術(shù)用于簡單的線路驅(qū)動(dòng)器和接收器物理層器件以及比較復(fù)雜的接口通信芯片組。通道鏈路芯片組多路復(fù)用和解多路復(fù)用慢速TTL

6、信號(hào)線路以提供窄式高速低功耗LVDS接口。這些芯片組可以大幅節(jié)省系統(tǒng)的電纜和連接器成本，并且可以減少連接器所占面積所需的物理空間。LVDS解決方案為設(shè)計(jì)人員解決高速I/O接口問題提供了新選擇。LVDS為當(dāng)今和未來的高帶寬數(shù)據(jù)傳輸應(yīng)用提供毫瓦每千兆位的方案。更先進(jìn)的總線LVDS(BLVD麋在LVDS基礎(chǔ)上面發(fā)展起來的，總線LVDS(BLVDS)是基于LVDS技術(shù)的總線接口電路的一個(gè)新系列，專門用于實(shí)現(xiàn)多點(diǎn)電纜或背板應(yīng)用。它不同于標(biāo)準(zhǔn)的LVDS提供增強(qiáng)的驅(qū)動(dòng)電流，以處理多點(diǎn)應(yīng)用中所需的雙重傳輸。BLVDSM備大約250mV的低壓差分信號(hào)以及快速的過渡時(shí)間。這可以讓產(chǎn)品達(dá)到自100Mbps至超過1G

7、bps的高數(shù)據(jù)傳輸速率。此外，低電壓擺幅可以降低功耗和噪聲至最小化。差分?jǐn)?shù)據(jù)傳輸配置提供有源總線的+/-1V共模范圍和熱插拔器件。BLVDS產(chǎn)品有兩種類型，可以為所有總線配置提供最優(yōu)化的接口器件。兩個(gè)系列分別是：線路驅(qū)動(dòng)器和接收器和串行器/解串器芯片組?？偩€LVDS可以解決高速總線設(shè)計(jì)中面臨的許多挑戰(zhàn)。BLVDS無需特殊的終端上拉軌。它無需有源終端器件，利用常見的供電軌(3.3V或5V),采用簡單的終端配置，使接口器件的功耗最小化，產(chǎn)生很少的噪聲，支持業(yè)務(wù)卡熱插拔和以100Mbps的速率驅(qū)動(dòng)重載多點(diǎn)總線。總線LVDS產(chǎn)品為設(shè)計(jì)人員解決高速多點(diǎn)總線接口問題提供了一個(gè)新選擇。附件：摘要：介紹了LV

8、DS（低電壓差分信號(hào)）技術(shù)的原理和應(yīng)用，并討論了在單板和系統(tǒng)設(shè)計(jì)中應(yīng)用LVDS時(shí)的布線技巧。關(guān)鍵詞：LVDSPCB設(shè)計(jì)1LVDS介紹LVDS（LowVoltageDifferentialSignaling是一種低擺幅的差分信號(hào)技術(shù)，它使得信號(hào)能在差分PC瞭對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸,其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。幾十年來，5V供電的使用簡化了不同技術(shù)和廠商邏輯電路之間的接口。然而，隨著集成電路的發(fā)展和對(duì)更高數(shù)據(jù)速率的要求，低壓供電成為急需。降低供電電壓不僅減少了高密度集成電路的功率消耗，而且減少了芯片內(nèi)部的散熱，有助于提高集成度。減少供電電壓和邏輯電壓擺幅的一個(gè)極好

9、例子是低壓差分信號(hào)（LVDS。LVD電理接口使用1.2V偏置提供400mV擺幅的信號(hào)（使用差分信號(hào)的原因是噪聲以共模的方式在一對(duì)差分線上耦合出現(xiàn)，并在接收器中相減從而可消除噪聲）。LVDS驅(qū)動(dòng)和接收器不依賴于特定的供電電壓，因此它很容易遷移到低壓供電的系統(tǒng)中去，而性能不變。作為比較，ECL和PEC技術(shù)依賴于供電電壓，ECL要求負(fù)的供電電壓，PECL#考正的供電電壓總線上電壓值（VccM定。而GLVD提一種發(fā)展中的標(biāo)準(zhǔn)尚未確定的新技術(shù)，使用500mV的供電電壓可提供250mV的信號(hào)擺幅。不同低壓邏輯信號(hào)的差分電壓擺幅示于圖1。LVDS在兩個(gè)標(biāo)準(zhǔn)中定義。IEEEP1596.3（199奔3月通過），

10、主要面向SCI（ScalableCoherentInterface）定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時(shí)的編碼；ANSI/EIA/EIA-644（199奔11月通過），主要定義了LVDS勺電特性，并建議了655Mbps的最大速率和1.823Gbps的無失真媒質(zhì)上的理論極限速率。在兩個(gè)標(biāo)準(zhǔn)中都指定了與物理媒質(zhì)無關(guān)的特性，這意味著只要媒質(zhì)在指定的噪聲邊緣和歪斜容忍范圍內(nèi)發(fā)送信號(hào)到接收器，接口都能正常工作。LVDSM有許多優(yōu)點(diǎn)：終端適配容易；功耗低；具有fail-safe特性確保可靠性；低成本；高速傳送。這些特性使得LVD夠計(jì)算機(jī)、通信設(shè)備、消費(fèi)電子等方面得到了廣泛應(yīng)用。圖2給出了典

11、型的LVDS接口，這是一種單工方式，必要時(shí)也可使用半雙工、多點(diǎn)配置方式，但一般在噪聲較小、距離較短的情況下才適用。每個(gè)點(diǎn)到點(diǎn)連接的差分對(duì)由一個(gè)驅(qū)動(dòng)器、互連器和接收器組成。驅(qū)動(dòng)器和接收器主要完成TTL信號(hào)和LVDS信號(hào)之間的轉(zhuǎn)換。互連器包含電纜、PCB上差分導(dǎo)線對(duì)以及匹配電阻。LVDSS區(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線對(duì)的電流源組成通常電流為3.5mA）,LVDS接收器具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過100Q的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mA的電壓。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)時(shí)，它改變流經(jīng)電阻的電流方向，因此產(chǎn)生有效的邏輯1和邏輯0狀態(tài)。低擺幅驅(qū)動(dòng)信號(hào)實(shí)現(xiàn)了高速操作并減小了功率消耗，差

12、分信號(hào)提供了適當(dāng)噪聲邊緣和功率消耗大幅減少的低壓擺幅。功率的大幅降低允許在單個(gè)集成電路上集成多個(gè)接口驅(qū)動(dòng)器和接收器。這提高了PCB板的效能，減少了成本。不管使用的LVDSW輸媒質(zhì)是PCB線對(duì)還是電纜，都必須采取措施防止信號(hào)在媒質(zhì)終端發(fā)生反射，同時(shí)減少電磁干擾。LVDS要求使用一個(gè)與媒質(zhì)相匹配的終端電阻（100±20Q）,該電阻終止了環(huán)流信號(hào)，應(yīng)該將它盡可能靠近接收器輸入端放置。LVDS®動(dòng)器能以超過155.5Mbps的速度驅(qū)動(dòng)雙絞線對(duì)，距離超過10m對(duì)速度的實(shí)際限制是：送到驅(qū)動(dòng)器的TTL數(shù)據(jù)的速度；媒質(zhì)的帶寬性能。通常在驅(qū)動(dòng)器側(cè)使用復(fù)用器、在接收器側(cè)使用解復(fù)用器來實(shí)現(xiàn)多個(gè)T

13、TL信道和一個(gè)LVDS信道的復(fù)用轉(zhuǎn)換，以提高信號(hào)速率，降低功耗。并減少傳輸媒質(zhì)和接口數(shù)，降低設(shè)備復(fù)雜性。LVDSg收器可以承受至少士1V的驅(qū)動(dòng)器與接收器之間的地的電壓變化。由于LVDSS區(qū)動(dòng)器典型的偏置電壓為+1.2V,地的電壓變化、驅(qū)動(dòng)器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對(duì)于接收器的地是共模電壓。這個(gè)共模范圍是：+0.2V+2.2V。建議接收器的輸入電壓范圍為：0V+2.4V。2LVDS系統(tǒng)的設(shè)計(jì)LVDS系統(tǒng)的設(shè)計(jì)要求設(shè)計(jì)者應(yīng)具備超高速單板設(shè)計(jì)的經(jīng)驗(yàn)并了解差分信號(hào)的理論。設(shè)計(jì)高速差分板并不很困難，下面將簡要介紹一下各注意點(diǎn)。2.1PCB板（A）至少使用4層PCB板（從頂層到

14、底層）：LVDSB號(hào)層、地層、電源層、TTL信號(hào)層；（B）使TTL信號(hào)和LVDS言號(hào)相互隔離，否則TTL可能會(huì)耦合到LVD¥t上，最好將TTL和LVDS言號(hào)放在由電源/地層隔離的不同層上；（C）使LVDSB動(dòng)器和接收器盡可能地靠近連接器的LVDS端;（D）使用分布式的多個(gè)電容來旁路LVD皺備，表面貼電容靠近電源/地層管腳放置；（E）電源層和地層應(yīng)使用粗線，不要使用50Q布線規(guī)則；（F）保持PCBfe線層返回路徑寬而短；（G）應(yīng)該使用利用地層返回銅線（gu9oundreturnwire）的電纜連接兩個(gè)系統(tǒng)的地層；（H）使用多過孔（至少兩個(gè)）連接到電源層（線）和地層（線），表面貼電容可以

15、直接焊接到過孔焊盤以減少線頭。2.2板上導(dǎo)線（A）微波傳輸線（microstrip）和帶狀線（stripline）都有較好性能；（B）微波傳輸線的優(yōu)點(diǎn)：一般有更高的差分阻抗、不需要額外的過孔；（C）帶狀線在信號(hào)間提供了更好的屏蔽。2.3差分線（A）使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對(duì)離開集成芯片后立刻盡可能地相互靠近（距離小于10mm）,這樣能減少反射并能確保耦合到的噪聲為共模噪聲；（B）使差分線對(duì)的長度相互匹配以減少信號(hào)扭曲，防止引起信號(hào)間的相位差而導(dǎo)致電磁輻射；（C）不要僅僅依賴自動(dòng)布線功能，而應(yīng)仔細(xì)修改以實(shí)現(xiàn)差分阻抗匹配并實(shí)現(xiàn)差分線的隔離；（D）盡量減少過

16、孔和其它會(huì)引起線路不連續(xù)性的因素；（E）避免將導(dǎo)致阻值不連續(xù)性的90走線，使用圓弧或45折線來代替;（F）在差分線對(duì)內(nèi)，兩條線之間的距離應(yīng)盡可能短，以保持接收器的共模抑制能力。在印制板上，兩條差分線之間的距離應(yīng)盡可能保持一致，以避免差分阻抗的不連續(xù)性。2.4終端（A）使用終端電阻實(shí)現(xiàn)對(duì)差分傳輸線的最大匹配，阻值一般在90130Q之間，系統(tǒng)也需要此終端電阻來產(chǎn)生正常工作的差分電壓；（B）最好使用精度12%的表面貼電阻跨接在差分線上，必要時(shí)也可使用兩個(gè)阻值各為50Q的電阻，并在中間通過一個(gè)電容接地，以濾去共模噪聲。2.5未使用的管腳所有未使用的LVD酸收器輸入管腳懸空，所有未使用的LVDSffiT

17、TL輸出管腳懸空，將未使用的TTL發(fā)送/驅(qū)動(dòng)器輸入和控制/使能管腳接電源或地。2.6媒質(zhì)（電纜和連接器）選擇（A）使用受控阻抗媒質(zhì)，差分阻抗約為100Q,不會(huì)引入較大的阻抗不連續(xù)性；（B）僅就減少噪聲和提高信號(hào)質(zhì)量而言，平衡電纜（如雙絞線對(duì)）通常比非平衡電纜好；（C）電纜長度小于0.5m時(shí)，大部分電纜都能有效工作，距離在0.5m10m之間時(shí),CAT3（Categiory3）雙絞線對(duì)電纜效果好、便宜并且容易買到，距離大于10m并且要求高速率時(shí)，建議使用CAT網(wǎng)絞線對(duì)。2.7在噪聲環(huán)境中提高可靠性設(shè)計(jì)LVDS接收器在內(nèi)部提供了可靠性線路，用以保護(hù)在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當(dāng)驅(qū)動(dòng)器三態(tài)或者接收器上的電纜沒有連接到驅(qū)動(dòng)器上時(shí)，它并沒有提供在噪聲環(huán)境中的可靠性保證。在此情況下，電纜就變成了浮動(dòng)的天線，如果電纜感應(yīng)到的噪聲超過LVDS內(nèi)部可靠性線路的容限時(shí)，接收器就會(huì)開關(guān)或振蕩。如果此種情況發(fā)生，建議使用平衡或屏蔽電纜。另外，也可以外加電阻來提高噪聲容限，如圖3所示。圖中R1、R3是可選的外接電阻，用來提高噪聲容限，R2弋100Q。當(dāng)然，如果使用內(nèi)嵌在芯片中的LVDS攵發(fā)器，由于一般都有控制收發(fā)器是否工作的機(jī)制，因而這種懸置不會(huì)影響系統(tǒng)。3應(yīng)用實(shí)例LVDS技術(shù)目前在高速系統(tǒng)中應(yīng)用的非常廣泛，本文給出一個(gè)簡單的例子來看一下具