計算機組成原理課后習題及答案

1、第一章第一章 計算機系統概論計算機系統概論 1. 什么是計算機系統、計算機硬件和計算機軟件？硬件和軟件哪個更重要？ 解：P3 計算機系統：由計算機硬件系統和軟件系統組成的綜合體。 計算機硬件：指計算機中的電子線路和物理裝置。 計算機軟件：計算機運行所需的程序及相關資料。 硬件和軟件在計算機系統中相互依存，缺一不可，因此同樣重要。 5. 馮諾依曼計算機的特點是什么？ 解：馮諾依曼計算機的特點是：P8 計算機由運算器、控制器、存儲器、輸入設備、輸出設備五大部件組成； 指令和數據以同同等地位存放于存儲器內，并可以按地址訪問； 指令和數據均用二進制表示； 指令由操作碼、地址碼兩大部分組成，操作碼用來表

2、示操作的性質，地址碼用來表示操作數在存儲器中的位置； 指令在存儲器中順序存放，通常自動順序取出執(zhí)行； 機器以運算器為中心（原始馮諾依曼機）。7. 解釋下列概念：主機、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機器字長、指令字長。解：P9-10 主機：是計算機硬件的主體部分，由CPU和主存儲器MM合成為主機。 CPU：中央處理器，是計算機硬件的核心部件，由運算器和控制器組成；（早期的運算器和控制器不在同一芯片上，現在的CPU內除含有運算器和控制器外還集成了CACHE）。 主存：計算機中存放正在運行的程序和數據的存儲器，為計算機的主要工作存儲器，可隨機存取；由

3、存儲體、各種邏輯部件及控制電路組成。 存儲單元：可存放一個機器字并具有特定存儲地址的存儲單位。 存儲元件：存儲一位二進制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元或存儲元，不能單獨存取。 存儲字：一個存儲單元所存二進制代碼的邏輯單位。 存儲字長：一個存儲單元所存二進制代碼的位數。 存儲容量：存儲器中可存二進制代碼的總量；（通常主、輔存容量分開描述）。 機器字長：指CPU一次能處理的二進制數據的位數，通常與CPU的寄存器位數有關。 指令字長：一條指令的二進制代碼位數。8. 解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS

4、、CPI、FLOPS解：全面的回答應分英文全稱、中文名、功能三部分。CPU：Central Processing Unit，中央處理機（器），是計算機硬件的核心部件，主要由運算器和控制器組成。PC：Program Counter，程序計數器，其功能是存放當前欲執(zhí)行指令的地址，并可自動計數形成下一條指令地址。IR：Instruction Register，指令寄存器，其功能是存放當前正在執(zhí)行的指令。CU：Control Unit，控制單元（部件），為控制器的核心部件，其功能是產生微操作命令序列。ALU：Arithmetic Logic Unit，算術邏輯運算單元，為運算器的核心部件，其功能是進行

5、算術、邏輯運算。ACC：Accumulator，累加器，是運算器中既能存放運算前的操作數，又能存放運算結果的寄存器。MQ：Multiplier-Quotient Register，乘商寄存器，乘法運算時存放乘數、除法時存放商的寄存器。X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數寄存器，即運算器中工作寄存器之一，用來存放操作數；MAR：Memory Address Register，存儲器地址寄存器，在主存中用來存放欲訪問的存儲單元的地址。MDR：Memory Data Register，存儲器數據緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲單元的數據。I/O：I

6、nput/Output equipment，輸入/輸出設備，為輸入設備和輸出設備的總稱，用于計算機內部和外界信息的轉換與傳送。MIPS：Million Instruction Per Second，每秒執(zhí)行百萬條指令數，為計算機運算速度指標的一種計量單位。9. 畫出主機框圖，分別以存數指令“STA M”和加法指令“ADD M”（M均為主存地址）為例，在圖中按序標出完成該指令（包括取指令階段）的信息流程（如）。假設主存容量為256M*32位，在指令字長、存儲字長、機器字長相等的條件下，指出圖中各寄存器的位數。解：主機框圖如P13圖1.11所示。（1）STA M指令：PCMAR，MARMM，MMM

7、DR，MDRIR，OP(IR) CU，Ad(IR) MAR，ACCMDR，MARMM，WR（2）ADD M指令：PCMAR，MARMM，MMMDR，MDRIR， OP(IR) CU，Ad(IR) MAR，RD，MMMDR，MDRX，ADD，ALUACC，ACCMDR，WR假設主存容量256M*32位，在指令字長、存儲字長、機器字長相等的條件下，ACC、X、IR、MDR寄存器均為32位，PC和MAR寄存器均為28位。 10. 指令和數據都存于存儲器中，計算機如何區(qū)分它們？ 解：計算機區(qū)分指令和數據有以下2種方法： 通過不同的時間段來區(qū)分指令和數據，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)

8、行指令階段（或相應微程序）取出的即為數據。 通過地址來源區(qū)分，由PC提供存儲單元地址的取出的是指令，由指令地址碼部分提供存儲單元地址的取出的是操作數 第二章第二章 計算機的發(fā)展與應用計算機的發(fā)展與應用 1. 通常計算機的更新換代以什么為依據？ 答：P22 主要以組成計算機基本電路的元器件為依據，如電子管、晶體管、集成電路等。 2. 舉例說明專用計算機和通用計算機的區(qū)別。 答：按照計算機的效率、速度、價格和運行的經濟性和實用性可以將計算機劃分為通用計算機和專用計算機。通用計算機適應性強，但犧牲了效率、速度和經濟性，而專用計算機是最有效、最經濟和最快的計算機，但適應性很差。例如個人電腦和計算器。

9、3. 什么是摩爾定律？該定律是否永遠生效？為什么？ 答：P23，否，P36系系 統統 總總 線線 1. 什么是什么是總線總線？總線傳輸有何？總線傳輸有何特點特點？為了減輕總線的負載，總線上的為了減輕總線的負載，總線上的部件都部件都應應具備什么特點？具備什么特點？ 解：總線是解：總線是多個部件共享多個部件共享的傳輸部件；的傳輸部件； 總線傳輸的總線傳輸的特點特點是：某一時刻只能有是：某一時刻只能有一路信息在總線上傳輸，一路信息在總線上傳輸，即分時使用；即分時使用； 為了減輕總線負載，總線上的部件應為了減輕總線負載，總線上的部件應通過通過三態(tài)驅動緩沖電路三態(tài)驅動緩沖電路與總線連通。與總線連通。 4

10、. 為什么要設置為什么要設置總線判優(yōu)控制總線判優(yōu)控制？常見的集？常見的集中式總線控制有中式總線控制有幾種幾種？各有何？各有何特點特點？哪種方式響？哪種方式響應時間應時間最快最快？哪種方式對電路故障？哪種方式對電路故障最敏感最敏感？ 解：總線判優(yōu)控制解：總線判優(yōu)控制解決多個部件同時申請總解決多個部件同時申請總線時的使用權分配問題線時的使用權分配問題； 常見的集中式總線控制有常見的集中式總線控制有三種三種：鏈式查詢、計數器查詢、獨立請求；鏈式查詢、計數器查詢、獨立請求； 特點：特點：鏈式查詢方式連線簡單，易于擴充，鏈式查詢方式連線簡單，易于擴充，對電路故障最敏感對電路故障最敏感；計數器查詢方式；計

11、數器查詢方式優(yōu)先級設置優(yōu)先級設置較靈活較靈活，對故障不敏感，連線及控制過程較復雜；，對故障不敏感，連線及控制過程較復雜；獨立請求方式獨立請求方式判優(yōu)速度最快判優(yōu)速度最快，但硬件器件用量大，但硬件器件用量大，連線多，成本較高。連線多，成本較高。 5. 解釋概念：解釋概念：總線寬度、總線帶寬、總線復總線寬度、總線帶寬、總線復用、總線的主設備（或主模塊）、總線的從設備用、總線的主設備（或主模塊）、總線的從設備（或從模塊）、總線的傳輸周期、總線的通信控制。（或從模塊）、總線的傳輸周期、總線的通信控制。 解：解： 總線寬度總線寬度指數據總線的位（根）數，用指數據總線的位（根）數，用bit（位）作單位。（

12、位）作單位。 總線帶寬總線帶寬指總線在單位時間內可以傳輸的指總線在單位時間內可以傳輸的數據總量，相當于總線的數據傳輸率，等于總線工數據總量，相當于總線的數據傳輸率，等于總線工作頻率作頻率與與總線寬度（字節(jié)數）的乘積。總線寬度（字節(jié)數）的乘積。 總線復用總線復用指兩種不同性質且不同時出現的指兩種不同性質且不同時出現的信號分時使用同一組總線，稱為總線的信號分時使用同一組總線，稱為總線的“多路分時多路分時復用復用”。 總線的主設備總線的主設備（主模塊）（主模塊）指一次總指一次總線傳輸期間，線傳輸期間，擁有總線控制權擁有總線控制權的設備（模塊）；的設備（模塊）； 總線的從設備總線的從設備（從模塊）（從

13、模塊）指一次總指一次總線傳輸期間，線傳輸期間，配合配合主設備完成傳輸的設備（模主設備完成傳輸的設備（模塊），它只能塊），它只能被動接受被動接受主設備發(fā)來的命令；主設備發(fā)來的命令； 總線的傳輸周期總線的傳輸周期總線完成總線完成一次完整一次完整而可靠的傳輸而可靠的傳輸所需時間；所需時間； 總線的通信控制總線的通信控制指總線傳送過程中指總線傳送過程中雙方的雙方的時間配合方式時間配合方式。 6. 試試比較比較同步通信和異步通信。同步通信和異步通信。 解：解： 同步通信同步通信由統一時鐘控制的通信由統一時鐘控制的通信，控制方式簡單，靈活性差，當系統中各部件控制方式簡單，靈活性差，當系統中各部件工作速度差

14、異較大時，總線工作效率明顯下工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合；降。適合于速度差別不大的場合； 異步通信異步通信不由統一時鐘控制的通信，不由統一時鐘控制的通信，部件間部件間采用應答方式采用應答方式進行聯系，控制方式較進行聯系，控制方式較同步復雜，靈活性高，當系統中各部件工作同步復雜，靈活性高，當系統中各部件工作速度差異較大時，有利于提高總線工作效率。速度差異較大時，有利于提高總線工作效率。 8. 為什么說為什么說半同步通信半同步通信同時保留同時保留了同步通信和異步了同步通信和異步通信的特點？通信的特點？ 解：解： 半同步通信半同步通信既能像既能像同步同步通信通信

15、那樣那樣由統一時鐘控制由統一時鐘控制，又能像又能像異步通信異步通信那樣那樣允許傳允許傳輸時間不一致輸時間不一致，因此因此工作效工作效率介于兩者之間率介于兩者之間。 10. 什么是什么是總線標準總線標準？為什么要？為什么要設設置置總線標準？目前總線標準？目前流行的流行的總線標準有哪些？總線標準有哪些？什么是什么是即插即用即插即用？哪些哪些總線有這一特點？總線有這一特點？ 解：解： 總線標準總線標準可理解為系統與模塊、可理解為系統與模塊、模塊與模塊之間的互連的標準界面。模塊與模塊之間的互連的標準界面。 總線標準的總線標準的設置設置主要解決不同廠家各主要解決不同廠家各類模塊化產品的類模塊化產品的兼容

16、兼容問題；問題； 目前流行的總線標準有：目前流行的總線標準有：ISA、EISA、PCI等；等； 即插即用即插即用指任何擴展卡插入系統指任何擴展卡插入系統便可工作。便可工作。EISA、PCI等具有此功能。等具有此功能。 11. 畫一個具有畫一個具有雙向傳輸功能的總線雙向傳輸功能的總線邏邏輯圖。輯圖。 解：此題實際上是要求設計一個解：此題實際上是要求設計一個雙向總雙向總線收發(fā)器線收發(fā)器，設計要素為設計要素為三態(tài)、方向、使能三態(tài)、方向、使能等等控制功能的實現，可參考控制功能的實現，可參考74LS245等總線緩等總線緩沖器芯片內部電路。沖器芯片內部電路。 邏輯圖邏輯圖如下：如下：（n位）位）GDIRA

17、1B1AnBn 使能使能控制控制方向方向控制控制錯誤的設計：錯誤的設計：CPUMMI/O1I/O2I/On這個方案的這個方案的錯誤錯誤是：是： 不合題意不合題意。按題意要求應畫出邏輯線路圖而。按題意要求應畫出邏輯線路圖而不是邏輯框圖。不是邏輯框圖。 12. 設數據總線上接有設數據總線上接有A、B、C、D四個寄存器，要求四個寄存器，要求選用合適的選用合適的74系列芯片系列芯片，完，完成下列邏輯設計：成下列邏輯設計： （1） 設計一個電路，在同設計一個電路，在同一時間實現一時間實現DA、DB和和DC寄存器間的傳送；寄存器間的傳送； （2） 設計一個電路，實現設計一個電路，實現下列操作：下列操作：

18、T0時刻完成時刻完成D總線；總線； T1時刻完成時刻完成總線總線A； T2時刻完成時刻完成A總線；總線； T3時刻完成時刻完成總線總線B。解：解： （1）采用）采用三態(tài)輸出三態(tài)輸出的的D型寄存器型寄存器74LS374做做A、B、C、D四個寄存四個寄存器，其器，其輸出可直接掛總線輸出可直接掛總線。A、B、C三個寄存器的輸入三個寄存器的輸入采用同一脈沖采用同一脈沖打入打入。注意。注意-OE為為電平控制電平控制，與打，與打入脈沖間的時間配合關系為：入脈沖間的時間配合關系為： 現以現以8位總線為例，設計此電路，如下圖位總線為例，設計此電路，如下圖示：示： （2）寄存器設置同（）寄存器設置同（1），由）

19、，由于本題中發(fā)送、接收不在同一節(jié)拍，于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設因此總線需設鎖存器緩沖鎖存器緩沖，鎖存器，鎖存器采用采用74LS373（電平使能輸入）。（電平使能輸入）。節(jié)拍、脈沖配合關系如下：節(jié)拍、脈沖配合關系如下： 節(jié)拍、脈沖分配邏輯如下：節(jié)拍、脈沖分配邏輯如下：節(jié)拍、脈沖時序圖如下：節(jié)拍、脈沖時序圖如下： 以以8位總線為例，電路設計如下：位總線為例，電路設計如下：（圖中，（圖中，A、B、C、D四個寄存器與數據總線四個寄存器與數據總線的連接方法同上。）的連接方法同上。） 14. 設總線的時鐘頻率為設總線的時鐘頻率為8MHz，一個一個總線周期等于總線周期等于一個一個時時鐘周期

20、。如果一個總線周期中并鐘周期。如果一個總線周期中并行傳送行傳送16位位數據，試問數據，試問總線的帶總線的帶寬寬是多少？是多少？ 解：解： 總線寬度總線寬度 = 16位位/8 =2B 總線帶寬總線帶寬 = 8MHz2B =16MB/s 15. 在一個在一個32位位的總線系統中，總線的的總線系統中，總線的時鐘頻率為時鐘頻率為66MHz，假設總線最短傳輸周期，假設總線最短傳輸周期為為4個個時鐘周期，試計算總線的時鐘周期，試計算總線的最大數據傳輸最大數據傳輸率率。若想。若想提高提高數據傳輸率，可采取什么數據傳輸率，可采取什么措施措施？ 解法解法1： 總線寬度總線寬度 =32位位/8 =4B 時鐘周期時

21、鐘周期 =1/ 66MHz =0.015s 總線最短傳輸周期總線最短傳輸周期 =0.015s4 =0.06s 總線最大數據傳輸率總線最大數據傳輸率 = 4B/0.06s =66.67MB/s解法解法2： 總線工作頻率總線工作頻率 = 66MHz/4 =16.5MHz 總線最大數據傳輸率總線最大數據傳輸率 =16.5MHz4B =66MB/s 若想若想提高提高總線的數據傳輸率，總線的數據傳輸率，可可提高提高總線的時鐘頻率，或總線的時鐘頻率，或減少減少總總線周期中的時鐘個數，或線周期中的時鐘個數，或增加增加總線總線寬度。寬度。 16. 在異步串行傳送系統中，字符格在異步串行傳送系統中，字符格式為：

22、式為：1個個起始位、起始位、8個個數據位、數據位、1個個校驗位、校驗位、2個個終止位。若要求每秒傳送終止位。若要求每秒傳送120個個字符，字符，試求傳送的試求傳送的波特率波特率和和比特率比特率。 解：解： 一幀一幀 =1+8+1+2 =12位位 波特率波特率 =120幀幀/秒秒12位位 =1440波特波特 比特率比特率 = 1440波特波特（8/12） =960bps或：或：比特率比特率 = 120幀幀/秒秒8 =960bps存存 儲儲 器器 3. 存儲器的層次結構主要體現在什么地方？為什么要分這些層次？計算機如何管理這些層次？ 答：存儲器的層次結構主要體現在Cache主存和主存輔存這兩個存儲

23、層次上。 Cache主存層次在存儲系統中主要對CPU訪存起加速作用，即從整體運行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。 主存輔存層次在存儲系統中主要起擴容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。 綜合上述兩個存儲層次的作用，從整個存儲系統來看，就達到了速度快、容量大、位價低的優(yōu)化效果。 主存與CACHE之間的信息調度功能全部由硬件自動完成。而主存輔存層次的調度目前廣泛采用虛擬存儲技術實現，即將主存與輔存的一部份通過軟硬結合的技術組成虛擬存儲器，程序員可使用這個比主存實際空間（物理地址空間）大得多的虛擬地

24、址空間（邏輯地址空間）編程，當程序運行時，再由軟、硬件自動配合完成虛擬地址空間與主存實際物理空間的轉換。因此，這兩個層次上的調度或轉換操作對于程序員來說都是透明的。 4. 說明存取周期和存取時間的區(qū)別。 解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復時間。即： 存取周期 = 存取時間 + 恢復時間 5. 什么是存儲器的帶寬？若存儲器的數據總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？ 解：存儲器的帶寬指單位時間內從存儲器進出信息的最大數量。 存儲器帶寬 = 1/200ns 32位= 160M位/秒 = 20

25、MB/S = 5M字/秒 注意字長（32位）不是16位。 （注：本題的兆單位來自時間=106） 6. 某機字長為32位，其存儲容量是64KB，按字編址其尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。 解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是64KB，則： 按字尋址范圍 = 64K8 / 32=16K字 按字節(jié)編址時的主存地址分配圖如下：3討論： 1、 在按字節(jié)編址的前提下，按字尋址時，地址仍為16位，即地址編碼范圍仍為064K-1，但字空間為16K字，字地址不連續(xù)。 2、 字尋址的單位為字，不是B（字節(jié)）。 3、 畫存儲空間分配圖時要畫出上限。 7. 一個容

26、量為16K32位的存儲器，其地址線和數據線的總和是多少？當選用下列不同規(guī)格的存儲芯片時，各需要多少片？ 1K4位，2K8位，4K4位，16K1位，4K8位，8K8位 解：地址線和數據線的總和 = 14 + 32 = 46根； 各需要的片數為： 1K4：16K32 /1K4 = 168 = 128片 2K8：16K32 /2K 8 = 8 4 = 32片 4K4：16K32 /4K 4 = 4 8 = 32片 16K1：16K 32 / 16K 1 = 32片 4K8：16K32 /4K8 = 4 4 = 16片 8K8：16K32 / 8K 8 = 2X4 = 8片 討論： 地址線根數與容量為

27、2的冪的關系，在此為214，14根； 數據線根數與字長位數相等，在此為32根。（注：不是2的冪的關系。 ） ：32=25，5根8. 試比較靜態(tài)RAM和動態(tài)RAM。答：靜態(tài)RAM和動態(tài)RAM的比較見下表： 9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。 解：刷新對DRAM定期進行的全部重寫過程； 刷新原因因電容泄漏而引起的DRAM所存信息的衰減需要及時補充，因此安排了定期刷新操作； 常用的刷新方法有三種集中式、分散式、異步式。 集中式：在最大刷新間隔時間內，集中安排一段時間進行刷新； 分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間； 異步式：是集中式和分散式的折衷。討論：

28、1）刷新與再生的比較： 共同點： 動作機制一樣。都是利用DRAM存儲元破壞性讀操作時的重寫過程實現； 操作性質一樣。都是屬于重寫操作。區(qū)別： 解決的問題不一樣。再生主要解決DRAM存儲元破壞性讀出時的信息重寫問題；刷新主要解決長時間不訪存時的信息衰減問題。 操作的時間不一樣。再生緊跟在讀操作之后，時間上是隨機進行的；刷新以最大間隔時間為周期定時重復進行。 動作單位不一樣。再生以存儲單元為單位，每次僅重寫剛被讀出的一個字的所有位；刷新以行為單位，每次重寫整個存儲器所有芯片內部存儲矩陣的同一行。 芯片內部I/O操作不一樣。讀出再生時芯片數據引腳上有讀出數據輸出；刷新時由于CAS信號無效，芯片數據引

29、腳上無讀出數據輸出（唯RAS有效刷新，內部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。 2）CPU訪存周期與存取周期的區(qū)別： CPU訪存周期是從CPU一邊看到的存儲器工作周期，他不一定是真正的存儲器工作周期；存取周期是存儲器速度指標之一，它反映了存儲器真正的工作周期時間。 3）分散刷新是在讀寫周期之后插入一個刷新周期，而不是在讀寫周期內插入一個刷新周期，但此時讀寫周期和刷新周期合起來構成CPU訪存周期。 4）刷新定時方式有3種而不是2種，一定不要忘了最重要、性能最好的異步刷新方式。 10. 半導體存儲器芯片的譯碼驅動方式有幾種？ 解：半導體存儲器芯片的譯碼驅動方式有兩種：線選法

30、和重合法。 線選法：地址譯碼信號只選中同一個字的所有位，結構簡單，費器材； 重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼。可大大節(jié)省器材用量，是最常用的譯碼驅動方式。 11. 一個8K8位的動態(tài)RAM芯片，其內部結構排列成256256形式，存取周期為0.1s。試問采用集中刷新、分散刷新及異步刷新三種方式的刷新間隔各為多少？ 注：該題題意不太明確。實際上，只有異步刷新需要計算刷新間隔。 解：設DRAM的刷新最大間隔時間為2ms，則 異步刷新的刷新間隔 =2ms/256行 =0.0078125ms =7.8125s 即：每7

31、.8125s刷新一行。 集中刷新時，刷新最晚啟動時間=2ms-0.1s256行 =2ms-25.6s=1974.4s 集中刷新啟動后， 刷新間隔 = 0.1s 即：每0.1s刷新一行。 集中刷新的死時間 =0.1s256行 =25.6s 分散刷新的刷新間隔 =0.1s2 =0.2s 即：每0.2s刷新一行。 分散刷新一遍的時間 =0.1s2256行 =51.2s 則 分散刷新時， 2ms內可重復刷新遍數 =2ms/ 51.2s 39遍 12. 畫出用10244位的存儲芯片組成一個容量為64K8位的存儲器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片？（注：將存儲器

32、分成若干個容量相等的區(qū)域，每一個區(qū)域可看做一個頁面。） 解：設采用SRAM芯片， 總片數 = 64K 8位 / 1024 4位 = 64 2 = 128片 題意分析：本題設計的存儲器結構上分為總體、頁面、組三級，因此畫圖時也應分三級畫。首先應確定各級的容量： 頁面容量 = 總容量 / 頁面數 = 64K 8位 / 4 = 16K 8位； 組容量 = 頁面容量 / 組數 = 16K 8位 / 16 = 1K 8位； 組內片數 = 組容量 / 片容量 = 1K8位 / 1K4位 = 2片；地址分配： 組邏輯圖如下：（組邏輯圖如下：（位擴展位擴展） 頁面邏輯框圖：（字擴展）4:16 存儲器邏輯框圖：

33、（字擴展） 13. 設有一個64K8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應滿足地址線和數據線的總和為最小，試確定這種芯片的地址線和數據線，并說明有幾種解答。 解： 存儲基元總數 = 64K 8位 = 512K位 = 219位； 思路：如要滿足地址線和數據線總和最小，應盡量把存儲元安排在字向，因為地址位數和字數成2的冪的關系，可較好地壓縮線數。 設地址線根數為a，數據線根數為b，則片容量為：2a b = 219；b = 219-a；若a = 19，b = 1，總和 = 19+1 = 20； a = 18，b

34、 = 2，總和 = 18+2 = 20； a = 17，b = 4，總和 = 17+4 = 21； a = 16，b = 8 總和 = 16+8 = 24； 由上可看出：片字數越少，片字長越長，引腳數越多。片字數、片位數均按2的冪變化。 結論：如果滿足地址線和數據線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數據線 = 1根；或地址線 = 18根，數據線 = 2根。 14. 某某8位位微型機微型機地址碼為地址碼為18位位，若使，若使用用4K4位位的的RAM芯片組成模塊板結構的存芯片組成模塊板結構的存儲器，試問：儲器，試問： （1）該機所允許的）該機所允許的最大主存空間最大主

35、存空間是多是多少？少？ （2）若每個模塊板為）若每個模塊板為32K8位位，共，共需需幾個幾個模塊板？模塊板？ （3）每個模塊板內共有）每個模塊板內共有幾片幾片RAM芯片？芯片？ （4）共有）共有多少片多少片RAM？ （5）CPU如何如何選擇選擇各模塊板？各模塊板？ 解： （1）218 = 256K，則該機所允許的最大主存空間是256K8位（或256KB）； （2）模塊板總數 = 256K8 / 32K8 = 8塊； （3）板內片數 = 32K8位 / 4K4位 = 8 2 = 16片； （4）總片數 = 16片 8 = 128片； （5）CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地

36、址格式分配如下：17 15 14 12 11 0 15. 設CPU共有16根地址線，8根數據線，并用-MREQ（低電平有效）作訪存控制信號，R/-W作讀/寫命令信號（高電平為讀，低電平為寫）?，F有這些存儲芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位），及74138譯碼器和其他門電路（門電路自定）。 試從上述規(guī)格中選用合適的芯片，畫出CPU和存儲芯片的連接圖。要求如下： （1）最小4K地址為系統程序區(qū)，409616383地址范圍為用戶程序區(qū)； （2）指出選用的存儲芯片類型及數量； （3）詳細畫出片選邏輯。 解： （1）地址空間分配圖如下： （2）選片：ROM

37、：4K 4位：2片； RAM：4K 8位：3片； （3）CPU和存儲器連接邏輯圖及片選邏輯：CBA -Y0-Y1-Y2-Y3討論： 1）選片：當采用字擴展和位擴展所用芯片一樣多時，選位擴展。 理由：字擴展需設計片選譯碼，較麻煩，而位擴展只需將數據線按位引出即可。 本題如選用2K8 ROM，則RAM也應選2K8的。否則片選要采用二級譯碼，實現較麻煩。 當需要RAM、ROM等多種芯片混用時，應盡量選容量等外特性較為一致的芯片，以便于簡化連線。 2）應盡可能的避免使用二級譯碼，以使設計簡練。但要注意在需要二級譯碼時如果不使用，會使選片產生二意性。 3）片選譯碼器的各輸出所選的存儲區(qū)域是一樣大的，因此

38、所選芯片的字容量應一致，如不一致時就要考慮二級譯碼。 4）其它常見錯誤： EPROM的PD端接地；（PD為功率下降控制端，當輸入為高時，進入功率下降狀態(tài)。因此PD端的合理接法是與片選端-CS并聯。） ROM連讀/寫控制線-WE；（ROM無讀/寫控制端） 注：該題缺少“系統程序工作區(qū)”條件。 16. CPU假設同上題，現有8片8K8位的RAM芯片與CPU相連。 （1）用74138譯碼器畫出CPU與存儲芯片的連接圖； （2）寫出每片RAM的地址范圍； （3）如果運行時發(fā)現不論往哪片RAM寫入數據，以A000H為起始地址的存儲芯片都有與其相同的數據，分析故障原因。 （4）根據（1）的連接圖，若出現地

39、址線A13與CPU斷線，并搭接到高電平上，將出現什么后果？ 解： （1）CPU與存儲器芯片連接邏輯圖：R/-WD70A120-MREQA13A14A15 （2）地址空間分配圖： （3）如果運行時發(fā)現不論往哪片RAM寫入數據后，以A000H為起始地址的存儲芯片都有與其相同的數據，則根本的故障原因為：該存儲芯片的片選輸入端很可能總是處于低電平?？赡艿那闆r有：1）該片的-CS端與-WE端錯連或短路；2）該片的-CS端與CPU的-MREQ端錯連或短路；3）該片的-CS端與地線錯連或短路； 在此，假設芯片與譯碼器本身都是好的。 （4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現A13恒為“1

40、”的情況。此時存儲器只能尋址A13=1的地址空間，A13=0的另一半地址空間將永遠訪問不到。若對A13=0的地址空間進行訪問，只能錯誤地訪問到A13=1的對應空間中去。 22. 某機字長為16位，常規(guī)的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。 解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術，圖示如下：8體交叉訪問時序： 23. 設CPU共有16根地址線，8根數據線，并用M/-IO作為訪問存儲器或I/O的控制信號（高電平為訪存，低電平為訪I/O)，-WR（低電平有效）為寫命令，-RD（低電平有效）為讀命令。設

41、計一個容量為64KB的采用低位交叉編址的8體并行結構存儲器。現有右圖所示的存儲芯片及138譯碼器。 畫出CPU和存儲芯片（芯片容量自定）的連接圖，并寫出圖中每個存儲芯片的地址范圍（用十六進制數表示）。解：芯片容量=64KB/8=8KB 每個芯片（體）的地址范圍以8為模低位交叉分布如下：方案1：8體交叉編址的CPU和存儲芯片的連接圖：方案2：8體交叉并行存取系統體內邏輯如下： CPU和各體的連接圖：由于存儲器單體的工作速率和總線速率不一致，因此各體之間存在總線分配問題，存儲器不能簡單地和CPU直接相連，要在存儲管理部件的控制下連接。 24. 一個4體低位交叉的存儲器，假設存取周期為T，CPU每隔

42、1/4存取周期啟動一個存儲體，試問依次訪問64個字需多少個存取周期？ 解：本題中，只有訪問第一個字需一個存取周期，從第二個字開始，每隔1/4存取周期即可訪問一個字，因此，依次訪問64個字需： 存取周期個數 =(64-1)(1/4)T+T =（63/4+1）T =15.75+1 =16.75T 與常規(guī)存儲器的速度相比，加快了：（64-16.75）T =47.25T 注：4體交叉存取雖然從理論上講可將存取速度提高到4倍，但實現時由于并行存取的分時啟動需要一定的時間，故實際上只能提高到接近4倍。 25. 什么是“程序訪問的局部性”？存儲系統中哪一級采用了程序訪問的局部性原理？ 解：程序運行的局部性原

43、理指：在一小段時間內，最近被訪問過的程序和數據很可能再次被訪問；在空間上，這些被訪問的程序和數據往往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉移執(zhí)行的可能性大 (大約 5:1 )。存儲系統中Cache主存層次采用了程序訪問的局部性原理。 26. 計算機中設置Cache的作用是什么？能不能把Cache的容量擴大，最后取代主存，為什么？ 答：計算機中設置Cache主要是為了加速CPU訪存速度； 不能把Cache的容量擴大到最后取代主存，主要因為Cache和主存的結構原理以及訪問機制不同（主存是按地址訪問，Cache是按內容及地址訪問）。 27. Cache制作在CPU芯片內有什么好處？將指

44、令Cache和數據Cache分開又有什么好處？ 答：Cache做在CPU芯片內主要有下面幾個好處： 1）可提高外部總線的利用率。因為Cache在CPU芯片內，CPU訪問Cache時不必占用外部總線； 2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設備與主存的信息傳輸，增強了系統的整體效率； 3）可提高存取速度。因為Cache與CPU之間的數據通路大大縮短,故存取速度得以提高； 將指令Cache和數據Cache分開有如下好處： 1）可支持超前控制和流水線控制，有利于這類控制方式下指令預取操作的完成； 2）指令Cache可用ROM實現，以提高指令存取的可靠性； 3）數據Cache對

45、不同數據類型的支持更為靈活，既可支持整數（例32位），也可支持浮點數據（如64位）。 補充討論： Cache結構改進的第三個措施是分級實現，如二級緩存結構，即在片內Cache（L1）和主存之間再設一個片外Cache（L2），片外緩存既可以彌補片內緩存容量不夠大的缺點，又可在主存與片內緩存間起到平滑速度差的作用，加速片內緩存的調入調出速度（主存L2L1）。 28. 設主存容量為256K字，Cache容量為2K字，塊長為4。（1）設計Cache地址格式，Cache中可裝入多少塊數據？（2）在直接映射方式下，設計主存地址格式。（3）在四路組相聯映射方式下，設計主存地址格式。（4）在全相聯映射方式下，

46、設計主存地址格式。（5）若存儲字長為32位，存儲器按字節(jié)尋址，寫出上述三種映射方式下主存的地址格式。 29. 假設CPU執(zhí)行某段程序時共訪問Cache命中4800次，訪問主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系統的平均訪問時間和效率，試問該系統的性能提高了多少？ 30. 一個組相聯映射的Cache由64塊組成，每組內包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問主存和Cache的地址各為幾位？畫出主存的地址格式。 31. 設主存容量為1MB，采用直接映射方式的Cache容量為16KB，塊長

47、為4，每字32位。試問主存地址為ABCDEH的存儲單元在Cache中的什么位置？ 32. 設某機主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設計一個四路組相聯映射（即Cache每組內共有4個字塊）的Cache組織。（1）畫出主存地址字段中各段的位數；（2）設Cache的初態(tài)為空，CPU依次從主存第0、1、289號單元讀出90個字（主存一次讀出一個字），并重復按此次序讀8次，問命中率是多少？（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度約提高多少倍？ 答：（1）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下： 8 7 2 3 2 （

48、2）由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參加字的讀出操作。當主存讀0號字單元時，將主存0號字塊（07）調入Cache（0組0號塊），主存讀8號字單元時，將1號塊（815）調入Cache（1組0號塊） 主存讀89號單元時，將11號塊（8889）調入Cache（11組0號塊）。塊內字地址塊內字地址組內塊號組內塊號Cache組號組號主存字塊標記主存字塊標記字節(jié)地址字節(jié)地址 共需調90/8 12次，就把主存中的90個字調入Cache。除讀第1遍時CPU需訪問主存12次外，以后重復讀時不需再訪問主存。則在908 =720個讀操作中： 訪Cache次數 =（90-12）+630

49、=708次 Cache命中率 =708/720 0.98 98%（3）設無Cache時訪主存需時720T（T為主存周期），加入Cache后需時： 708T/6+12T =（118+12）T =130T 則：720T/130T 5.54倍 有Cache和無Cache相比，速度提高了4.54倍左右。 35. 畫出RZ、NRZ、NRZ1、PE、FM寫入數字串1011001的寫電流波形圖。 解：ttttt 36. 以寫入1001 0110為例，比較調頻制和改進調頻制的寫電流波形圖。 解：寫電流波形圖如下：ttt 比較： 1）FM和MFM寫電流在位周期中心處的變化規(guī)則相同； 2）MFM制除連續(xù)一串“0”

50、時兩個0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化； 3）FM制記錄一位二進制代碼最多兩次磁翻轉，MFM制記錄一位二進制代碼最多一次磁翻轉，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時位周期時間縮短一倍的情況。由圖可知，當MFM制記錄密度提高一倍時，其寫電流頻率與FM制的寫電流頻率相當； 4）由于MFM制并不是每個位周期都有電流變化，故自同步脈沖的分離需依據相鄰兩個位周期的讀出信息產生，自同步技術比FM制復雜得多。 37. 畫出調相制記錄01100010的驅動電流、記錄磁通、感應電勢、同步脈沖及讀出代碼等幾種波形。 解：ttttt注意： 1）畫波形圖時應嚴格對準各種

51、信號的時間關系。 2）讀出感應信號不是方波而是與磁翻轉邊沿對應的尖脈沖； 3）同步脈沖的出現時間應能“包裹”要選的讀出感應信號，才能保證選通有效的讀出數據信號，并屏蔽掉無用的感應信號。PE記錄方式的同步脈沖應安排對準代碼周期的中間。 4）最后讀出的數據代碼應與寫入代碼一致。 38. 磁盤組有6片磁盤，最外兩側盤面可以記錄，存儲區(qū)域內徑22cm，外徑33cm，道密度為40道/cm，內層密度為400位/cm，轉速3600轉/分。 （1）共有多少存儲面可用？ （2）共有多少柱面？ （3）盤組總存儲容量是多少？ （4）數據傳輸率是多少？ 解：（1）共有：62 = 12個存儲面可用；（2）有效存儲區(qū)域

52、=（33-22）/2 = 5.5cm 柱面數 = 40道/cm 5.5cm= 220道（3）內層道周長=22cm= 69.08cm 道容量=400位/cm69.08cm = 3454B 面容量=3454B220道 = 759 880B 盤組總容量 =759，880B12面 = 9，118，560B（4）轉速 = 3600轉 / 60秒 = 60轉/秒 數據傳輸率 = 3454B 60轉/秒 = 207，240 B/S 注意： 1）的精度選取不同將引起答案不同，一般取兩位小數； 2）柱面數盤組總磁道數（=一個盤面上的磁道數） 3）數據傳輸率與盤面數無關； 4）數據傳輸率的單位時間是秒，不是分。

53、39. 某磁盤存儲器轉速為3000轉/分，共有4個記錄盤面，每毫米5道，每道記錄信息12 288字節(jié)，最小磁道直徑為230mm，共有275道，求： （1）磁盤存儲器的存儲容量； （2）最高位密度（最小磁道的位密度）和最低位密度； （3）磁盤數據傳輸率； （4）平均等待時間。解： （1）存儲容量 = 275道12 288B/道4面 = 13 516 800B （2）最高位密度 = 12 288B/23017B/mm136位/mm（向下取整） 最大磁道直徑 =230mm+275道/5道 2 = 230mm + 110mm = 340mm 最低位密度 = 12 288B / 34011B/mm92位

54、 / mm （向下取整） （3）磁盤數據傳輸率 = 12 288B 3000轉/分 =12 288B 50轉/秒=614 400B/S （4）平均等待時間 = 1/50 / 2 = 10ms討論： 1、本題給出的道容量單位為字節(jié)，因此算出的存儲容量單位也是字節(jié)，而不是位； 2、由此算出的位密度單位最終應轉換成bpm(位/毫米）； 3、平均等待時間是磁盤轉半圈的時間，與容量無關。 40. 采用定長數據塊記錄格式的磁盤存儲器，直接尋址的最小單位是什么？尋址命令中如何表示磁盤地址？ 答：采用定長數據塊記錄格式，直接尋址的最小單位是一個記錄塊（數據塊），尋址命令中可用如下格式表示磁盤地址： 41. 設

55、有效信息為110，試用生成多項式G(x) =11011將其編成循環(huán)冗余校驗碼。 解：編碼過程如下： M(x) =110 n =3 G(x) =11011 k+1 =5 k =4 M(x)x4 =110 0000 M(x)x4/G(x) =110 0000/11011 =100+1100/11011 R(x) =1100 M(x)x4+R(x) =110 0000+1100 =110 1100 =CRC碼 （7，3）碼 注：此題的G(x)選得不太好，當最高位和最低位出錯時，余數相同，均為0001。此時只能檢錯，無法糾錯。 42. 有一個（7，4）碼，生成多項式G(x) =x3+x+1，寫出代碼1

56、001的循環(huán)冗余校驗碼。 解：編碼過程如下： M(x) =1001 n =4 G(x) =x3+x+1 =1011 k+1 =4 k =3 M(x)x3 =1001 000 M(x)x3/G(x) =1001 000/1011 =1010+110/1011 R(x) =110 M(x)x3+R(x) =1001 000+110 =1001 110 =CRC碼 由于碼制和生成多項式均與教材上的例題4.15相同，故此（7，4）碼的出錯模式同表4.6。輸入輸出系統輸入輸出系統 補充題補充題： 一、某一、某CRT顯示器可顯示顯示器可顯示64種種ASCII字符，字符，每幀可顯示每幀可顯示72字字24排排

57、；每個字符字形采用；每個字符字形采用78點陣點陣，即橫向，即橫向7點，字間間隔點，字間間隔1點點，縱向，縱向8點，排間間隔點，排間間隔6點點；幀頻；幀頻50Hz，采取逐行掃描，采取逐行掃描方式。假設不考慮屏幕四邊的方式。假設不考慮屏幕四邊的失真失真問題，且行問題，且行回掃和幀回掃均占掃描時間的回掃和幀回掃均占掃描時間的20%，問：，問： 1）顯存容量顯存容量至少有多大？至少有多大？ 2）字符發(fā)生器（字符發(fā)生器（ROM）容量）容量至少有多大？至少有多大？ 3）顯存中存放的是）顯存中存放的是那種信息那種信息？ 4）顯存地址與屏幕顯示）顯存地址與屏幕顯示位置如何對應位置如何對應？ 5）設置）設置哪些

58、計數器哪些計數器以控制顯存訪問與屏幕以控制顯存訪問與屏幕掃描之間的同步？它們的掃描之間的同步？它們的模模各是多少？各是多少？ 6）點時鐘頻率點時鐘頻率為多少？為多少？解：解：1）顯存最小容量）顯存最小容量=72248 =1728B 2）ROM最小容量最小容量=648行行8列列 = 512B（含字間隔（含字間隔1點，或點，或5127位）位） 3）顯存中存放的是）顯存中存放的是ASCII碼碼信息。信息。 4）顯存每個地址對應一個字符顯示位置，顯）顯存每個地址對應一個字符顯示位置，顯示位置示位置自左至右自左至右，從上到下從上到下，分別對應緩存地址，分別對應緩存地址由低到高由低到高。 5）設置）設置點

59、點計數器、計數器、字字計數器、計數器、行行計數器、計數器、排排計數器計數器控制顯存訪問與屏幕掃描之間的同步?？刂骑@存訪問與屏幕掃描之間的同步。 它們的模計算如下：它們的模計算如下： 點計數器模點計數器模 = 7+1 = 8 行計數器模行計數器模 = 8 + 6 = 14 字、排計數器的模不僅與掃描正程時間有關，字、排計數器的模不僅與掃描正程時間有關，而且與掃描逆程時間有關，因此計算較為復雜。而且與掃描逆程時間有關，因此計算較為復雜。 列方程列方程： （72+x） 0.8 = 72 （24+y） 0.8 = 24 解方程得：解方程得：x = 18，y = 6，則：，則： 字計數器模字計數器模 =

60、 72 + 18 = 90 排計數器模排計數器模 = 24 + 6 = 30 6）點頻）點頻 = 50Hz 30排排 14行行 90字字 8點點 = 15 120 000Hz = 15.12MHz討論：討論： 1 1、VRAMVRAM、ROMROM容量應以字或字節(jié)為單容量應以字或字節(jié)為單位；位； 2 2、字模點陣在字模點陣在ROMROM中按行存放，一行中按行存放，一行占一個存儲單元；占一個存儲單元； 3 3、顯存中存放的是顯存中存放的是ASCIIASCII碼而不是像碼而不是像素點；素點； 4 4、計算計數器的模及點頻時應考慮回計算計數器的模及點頻時應考慮回掃時間。掃時間。 二、有一編碼鍵盤，其