數(shù)字電子技術(shù)基礎(chǔ)數(shù)模模數(shù)轉(zhuǎn)換電路資料學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)(jch)數(shù)模模數(shù)轉(zhuǎn)換電數(shù)模模數(shù)轉(zhuǎn)換電路資料路資料第一頁(yè)，共35頁(yè)。 D/AD/A轉(zhuǎn)換電路按不同的分類方法劃分有轉(zhuǎn)換電路按不同的分類方法劃分有多種類型。按轉(zhuǎn)換網(wǎng)絡(luò)結(jié)構(gòu)區(qū)分，有權(quán)電阻多種類型。按轉(zhuǎn)換網(wǎng)絡(luò)結(jié)構(gòu)區(qū)分，有權(quán)電阻網(wǎng)絡(luò)、倒網(wǎng)絡(luò)、倒T T電阻網(wǎng)絡(luò)、權(quán)電流網(wǎng)絡(luò)等電阻網(wǎng)絡(luò)、權(quán)電流網(wǎng)絡(luò)等D/AD/A轉(zhuǎn)換轉(zhuǎn)換電路。按半導(dǎo)體器件區(qū)分，有單極型電路。按半導(dǎo)體器件區(qū)分，有單極型CMOSCMOS和和雙極型雙極型TTL D/ATTL D/A轉(zhuǎn)換電路。轉(zhuǎn)換電路。TTL D/ATTL D/A轉(zhuǎn)換電路轉(zhuǎn)換電路的轉(zhuǎn)換速度高于單極型的轉(zhuǎn)換速度高于單極型CMOS D/ACMOS D

2、/A轉(zhuǎn)換電路，轉(zhuǎn)換電路，在轉(zhuǎn)換速度要求較高的場(chǎng)合下，可選用雙極在轉(zhuǎn)換速度要求較高的場(chǎng)合下，可選用雙極型型TTL D/ATTL D/A轉(zhuǎn)換電路。轉(zhuǎn)換電路。 9.1 D/A 9.1 D/A轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路第2頁(yè)/共35頁(yè)第二頁(yè)，共35頁(yè)。 圖圖9.1.49.1.4是利用權(quán)電阻解碼網(wǎng)絡(luò)構(gòu)成的是利用權(quán)電阻解碼網(wǎng)絡(luò)構(gòu)成的D/AD/A轉(zhuǎn)換電路。圖中包括四轉(zhuǎn)換電路。圖中包括四個(gè)主要部分：個(gè)主要部分：n n個(gè)電子開(kāi)關(guān)，個(gè)電子開(kāi)關(guān)，n n個(gè)權(quán)電阻（個(gè)權(quán)電阻（R/2R/2n-1n-1，R/2R/2n-2n-2，R/2R/2，R R）組成的解碼網(wǎng)絡(luò)，參考電壓）組成的解碼網(wǎng)絡(luò)，參考

3、電壓U UREFREF（或稱基準(zhǔn)電壓），求和運(yùn)算放大（或稱基準(zhǔn)電壓），求和運(yùn)算放大器。器。圖圖9.1.4 9.1.4 權(quán)電阻網(wǎng)絡(luò)權(quán)電阻網(wǎng)絡(luò)D/AD/A轉(zhuǎn)換電路轉(zhuǎn)換電路 9.1 D/A 9.1 D/A轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路9.1.1 權(quán)電阻(dinz)網(wǎng)絡(luò)第3頁(yè)/共35頁(yè)第三頁(yè)，共35頁(yè)。 n n位倒位倒T T電阻網(wǎng)絡(luò)電阻網(wǎng)絡(luò)D/AD/A轉(zhuǎn)換電路原理圖如圖轉(zhuǎn)換電路原理圖如圖9.1.59.1.5所示。所示。圖圖9.1.5 9.1.5 倒倒T T電阻網(wǎng)絡(luò)電阻網(wǎng)絡(luò)D/AD/A轉(zhuǎn)換電路轉(zhuǎn)換電路 9.1 D/A 9.1 D/A轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電

4、路9.1.2 倒T電阻(dinz)網(wǎng)絡(luò)第4頁(yè)/共35頁(yè)第四頁(yè)，共35頁(yè)。 倒倒T T電阻網(wǎng)絡(luò)電阻網(wǎng)絡(luò)D/AD/A轉(zhuǎn)換電路中的模擬開(kāi)關(guān)轉(zhuǎn)換電路中的模擬開(kāi)關(guān)存在著導(dǎo)通電阻和導(dǎo)通壓降，它們會(huì)引存在著導(dǎo)通電阻和導(dǎo)通壓降，它們會(huì)引起流過(guò)各支路的電流變化，產(chǎn)生轉(zhuǎn)換電起流過(guò)各支路的電流變化，產(chǎn)生轉(zhuǎn)換電流誤差問(wèn)題。為了改進(jìn)倒流誤差問(wèn)題。為了改進(jìn)倒T T電阻網(wǎng)絡(luò)電阻網(wǎng)絡(luò)D/AD/A轉(zhuǎn)換電路的精度，可以采用恒流源代替轉(zhuǎn)換電路的精度，可以采用恒流源代替各支路電阻產(chǎn)生電流的權(quán)電流各支路電阻產(chǎn)生電流的權(quán)電流D/AD/A轉(zhuǎn)換電轉(zhuǎn)換電路。路。 9.1 D/A 9.1 D/A轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電電路

5、路9.1.3 權(quán)電流D/A轉(zhuǎn)換(zhunhun)電路第5頁(yè)/共35頁(yè)第五頁(yè)，共35頁(yè)。1 1）分辨率）分辨率2 2）滿量程）滿量程3 3）失調(diào)誤差）失調(diào)誤差5 5）溫度系數(shù)）溫度系數(shù)4 4）非線性誤差）非線性誤差 9.1 D/A 9.1 D/A轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電電路路9.1.4 D/A轉(zhuǎn)換電路(dinl)的主要技術(shù)指標(biāo)1.1.轉(zhuǎn)換精度轉(zhuǎn)換精度第6頁(yè)/共35頁(yè)第六頁(yè)，共35頁(yè)。1 1）建立時(shí)間）建立時(shí)間2 2）轉(zhuǎn)換速率）轉(zhuǎn)換速率ThemeGallery is a Design Digital Content & Contents mall developed

6、by Guild Design Inc. 9.1 D/A 9.1 D/A轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路2.2.轉(zhuǎn)換速度轉(zhuǎn)換速度第7頁(yè)/共35頁(yè)第七頁(yè)，共35頁(yè)。 A/DA/D轉(zhuǎn)換是轉(zhuǎn)換是D/AD/A轉(zhuǎn)換的逆過(guò)程，在轉(zhuǎn)換的逆過(guò)程，在A/DA/D轉(zhuǎn)換電路轉(zhuǎn)換電路中，將一個(gè)輸入連續(xù)的模擬信號(hào)變換為輸出中，將一個(gè)輸入連續(xù)的模擬信號(hào)變換為輸出離散的數(shù)字信號(hào)。若模擬參考量為離散的數(shù)字信號(hào)。若模擬參考量為UERFUERF，則，則輸出數(shù)字量輸出數(shù)字量D D和輸入模擬量和輸入模擬量A A之間的關(guān)系為之間的關(guān)系為 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路

7、電路第8頁(yè)/共35頁(yè)第八頁(yè)，共35頁(yè)。 在在A/DA/D轉(zhuǎn)換過(guò)程中轉(zhuǎn)換過(guò)程中，有時(shí)需要用到采樣，有時(shí)需要用到采樣保持電路，使輸入保持電路，使輸入A/DA/D轉(zhuǎn)換電路的信號(hào)在轉(zhuǎn)換電路的信號(hào)在一次轉(zhuǎn)換時(shí)間內(nèi)保持一次轉(zhuǎn)換時(shí)間內(nèi)保持不變。不變。 所謂采樣就是將一所謂采樣就是將一個(gè)時(shí)間上連續(xù)變化的個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上模擬量轉(zhuǎn)換為時(shí)間上離散的模擬量。圖離散的模擬量。圖9.2.39.2.3表示出了模擬信表示出了模擬信號(hào)與采樣信號(hào)的波形號(hào)與采樣信號(hào)的波形關(guān)系。關(guān)系。圖圖9.2.3 9.2.3 模擬信號(hào)采樣過(guò)程模擬信號(hào)采樣過(guò)程 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunh

8、un)電路電路9.2.1 采樣-保持(boch)電路第9頁(yè)/共35頁(yè)第九頁(yè)，共35頁(yè)。 假定被轉(zhuǎn)換的模擬輸入電壓ui在0UREF范圍內(nèi)變化。量化采用有舍有入方式，利用電阻分壓把標(biāo)準(zhǔn)電壓UREF分成8段（量化階梯），其中6段間隔為1/7 UREF，另外兩段間隔（最初和最末）為1/14 UREF。因此，輸入模擬電壓從0到UREF整個(gè)范圍內(nèi)，它的最大量化誤差都是一樣的，即永遠(yuǎn)不會(huì)超過(guò)UREF/14，如圖9.2.6所示。圖圖9.2.6 9.2.6 數(shù)字輸出與模數(shù)字輸出與模擬輸入之間的對(duì)應(yīng)關(guān)系擬輸入之間的對(duì)應(yīng)關(guān)系 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路9.2.

9、2 并行比較(bjio)A/D轉(zhuǎn)換電路第10頁(yè)/共35頁(yè)第十頁(yè)，共35頁(yè)。 例9.2.1在圖9.2.7電路中，已知UREF=12 V，輸入模擬電壓4.9 V，確定3位并行比較A/D電路的輸出數(shù)字量。 解：當(dāng)輸入模擬電壓4.9 V時(shí)，從圖9.2.7電路中的比較器輸入電壓是在5UREF/14到7UREF/14之間，可得出輸出C1C2C3C4C5C6C7=1110000。對(duì)照表9.2.1或分析電路圖9.2.7，得到輸出的數(shù)字量為011。 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路第11頁(yè)/共35頁(yè)第十一頁(yè)，共35頁(yè)。 在圖在圖9.2.89.2.8電路中，若使量

10、化誤差減小，提高精度，可采用電路中，若使量化誤差減小，提高精度，可采用有舍有入量化方法。有舍有入量化方法。圖圖9.2.8 39.2.8 3位逐次比較位逐次比較A/DA/D轉(zhuǎn)換電路圖轉(zhuǎn)換電路圖 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路9.2.3 逐次(zh c)比較A/D轉(zhuǎn)換電路1.1.補(bǔ)償電壓電路補(bǔ)償電壓電路第12頁(yè)/共35頁(yè)第十二頁(yè)，共35頁(yè)。 逐次比較逐次比較A/DA/D轉(zhuǎn)換電路不像轉(zhuǎn)換電路不像并行比較并行比較A/DA/D轉(zhuǎn)換電路速度轉(zhuǎn)換電路速度快，所以在模擬輸入信號(hào)轉(zhuǎn)快，所以在模擬輸入信號(hào)轉(zhuǎn)換到數(shù)字信號(hào)期間，輸入模換到數(shù)字信號(hào)期間，輸入模擬量應(yīng)該

11、保持不變，輸入端擬量應(yīng)該保持不變，輸入端需設(shè)采樣需設(shè)采樣保持電路。保持電路。 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路2.2.采樣采樣- -保持電路保持電路第13頁(yè)/共35頁(yè)第十三頁(yè)，共35頁(yè)。 逐次比較逐次比較A/DA/D轉(zhuǎn)換電路中包含轉(zhuǎn)換電路中包含D/AD/A轉(zhuǎn)轉(zhuǎn)換電路，其精度主要取決于換電路，其精度主要取決于D/AD/A轉(zhuǎn)換電轉(zhuǎn)換電路的精度。模擬信號(hào)轉(zhuǎn)換到數(shù)字信號(hào)的路的精度。模擬信號(hào)轉(zhuǎn)換到數(shù)字信號(hào)的過(guò)程中，移位寄存器在時(shí)鐘的作用下，過(guò)程中，移位寄存器在時(shí)鐘的作用下，RSRS觸發(fā)器不斷地翻轉(zhuǎn)，觸發(fā)器不斷地翻轉(zhuǎn)，D/AD/A轉(zhuǎn)換電路的轉(zhuǎn)換電路的電子開(kāi)

12、關(guān)不斷接通與斷開(kāi)，所有這些都電子開(kāi)關(guān)不斷接通與斷開(kāi)，所有這些都將產(chǎn)生時(shí)間延遲。將產(chǎn)生時(shí)間延遲。 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路3.D/A3.D/A轉(zhuǎn)換電路轉(zhuǎn)換電路第14頁(yè)/共35頁(yè)第十四頁(yè)，共35頁(yè)。 首先為首先為3 3位位D/AD/A轉(zhuǎn)換電路輸入轉(zhuǎn)換電路輸入3 3位位數(shù)字量，依次從高到低為數(shù)字量，依次從高到低為100100，由，由D/AD/A轉(zhuǎn)換電路轉(zhuǎn)換為模擬電壓轉(zhuǎn)換電路轉(zhuǎn)換為模擬電壓u uo o，與，與uiui進(jìn)進(jìn)行比較，若行比較，若u uo o較小，則再在次高位二較小，則再在次高位二進(jìn)制碼上置進(jìn)制碼上置1 1，即給，即給D/AD/A轉(zhuǎn)換

13、電路置為轉(zhuǎn)換電路置為110110。若。若u uo o較大，則去掉較大，則去掉100100，換上，換上010010。 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路4.4.比較器比較器第15頁(yè)/共35頁(yè)第十五頁(yè)，共35頁(yè)。 由由5 5個(gè)個(gè)D D觸發(fā)器觸發(fā)器FAFAFEFE連成模數(shù)為連成模數(shù)為5 5的環(huán)形計(jì)數(shù)器和門電路組成。將環(huán)的環(huán)形計(jì)數(shù)器和門電路組成。將環(huán)形計(jì)數(shù)器中形計(jì)數(shù)器中FAFA先置先置“1”“1”，在時(shí)鐘，在時(shí)鐘CPCP的控制下，的控制下，“1”“1”按按FAFBFCFDFEFAFBFCFDFE循環(huán)移位，同循環(huán)移位，同時(shí)在比較器輸出信號(hào)的作用下，控時(shí)在比

14、較器輸出信號(hào)的作用下，控制寄存器輸出二進(jìn)制數(shù)的變化。制寄存器輸出二進(jìn)制數(shù)的變化。 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路5.5.控制邏輯電路控制邏輯電路第16頁(yè)/共35頁(yè)第十六頁(yè)，共35頁(yè)。 3 3個(gè)邊沿個(gè)邊沿RSRS觸發(fā)器用來(lái)暫觸發(fā)器用來(lái)暫存變化的二進(jìn)制數(shù)字。存變化的二進(jìn)制數(shù)字。1 1號(hào)觸發(fā)器寄存二進(jìn)制數(shù)號(hào)觸發(fā)器寄存二進(jìn)制數(shù)的最低位（的最低位（LSBLSB），），3 3號(hào)號(hào)觸發(fā)器寄存二進(jìn)制數(shù)的觸發(fā)器寄存二進(jìn)制數(shù)的最高位（最高位（MSBMSB）。）。 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路6.6.逐次比較寄

15、存器逐次比較寄存器第17頁(yè)/共35頁(yè)第十七頁(yè)，共35頁(yè)。 G GA A、G GB B、G GC C與門組成了輸出電與門組成了輸出電路，當(dāng)路，當(dāng)Q QE E=1=1時(shí)，打開(kāi)輸出與門時(shí)，打開(kāi)輸出與門 G GA A、G GB B、G GC C，讀出經(jīng)逐次比較后的二進(jìn)，讀出經(jīng)逐次比較后的二進(jìn)制數(shù)碼。制數(shù)碼。 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路7.7.輸出電路輸出電路第18頁(yè)/共35頁(yè)第十八頁(yè)，共35頁(yè)。 例9.2.2在圖9.2.8中3位A/D轉(zhuǎn)換電路中,3位D/A轉(zhuǎn)換電路中參考電壓UREF=7 V，若模擬輸入電壓ui=5.6 V，輸出的3位數(shù)字量Q2Q1

16、Q0為多少？ 解：經(jīng)采樣保持電路將輸入模擬電壓ui=5.6 V轉(zhuǎn)換ui=5.6 V。開(kāi)始環(huán)形計(jì)數(shù)器的QA=1，則RS觸發(fā)器輸出Q3Q2Q1=100，所以u(píng)o=4-0.5=3.5 V。因?yàn)閡oui，所以CO=0。在第2個(gè)時(shí)鐘脈沖上升沿到來(lái)后，QB=1，RS觸發(fā)器輸出Q3=1，Q2=1，此時(shí)Q3Q2Q1=110，所以u(píng)o=6-0.5=5.5 V。因?yàn)閡oui，所以CO=0。接著第3個(gè)時(shí)鐘脈沖上升沿到來(lái)后，QC=1，RS觸發(fā)器輸出Q3Q2Q1=111，經(jīng)D/A轉(zhuǎn)換器后uo=7-0.5=6.5 V，使uoui，CO=1。在第4個(gè)時(shí)鐘脈沖上升沿到來(lái)后，QD=1，RS觸發(fā)器Q3Q2Q1變化為110。在第5

17、個(gè)時(shí)鐘脈沖上升沿到來(lái)后，QE=1，打開(kāi)輸出門GA、GB、GC，將轉(zhuǎn)換的數(shù)字結(jié)果讀出，即模擬輸入電壓為5.6 V時(shí),轉(zhuǎn)換為三位二進(jìn)制碼110。 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路8.8.工作原理工作原理第19頁(yè)/共35頁(yè)第十九頁(yè)，共35頁(yè)。 圖圖9.2.109.2.10是一個(gè)是一個(gè)n n位雙積分位雙積分A/DA/D轉(zhuǎn)換電路，它由積分器轉(zhuǎn)換電路，它由積分器A A1 1、比、比較器較器A A2 2、n n位二進(jìn)制計(jì)數(shù)器和控制邏輯電路四部分組成。位二進(jìn)制計(jì)數(shù)器和控制邏輯電路四部分組成。圖圖9.2.10 9.2.10 雙積分雙積分A/DA/D轉(zhuǎn)換電路轉(zhuǎn)換電

18、路 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電電路路9.2.4 雙積分A/D轉(zhuǎn)換(zhunhun)電路第20頁(yè)/共35頁(yè)第二十頁(yè)，共35頁(yè)。 雙積分雙積分A/DA/D轉(zhuǎn)換電路先把電壓轉(zhuǎn)換成中間轉(zhuǎn)換電路先把電壓轉(zhuǎn)換成中間量時(shí)間，再將時(shí)間轉(zhuǎn)換為數(shù)字量，所以也稱為量時(shí)間，再將時(shí)間轉(zhuǎn)換為數(shù)字量，所以也稱為V VT T轉(zhuǎn)換電路。還可以把電壓轉(zhuǎn)換成其他物理轉(zhuǎn)換電路。還可以把電壓轉(zhuǎn)換成其他物理量，如先把電壓轉(zhuǎn)換成頻率，再將頻率轉(zhuǎn)換為量，如先把電壓轉(zhuǎn)換成頻率，再將頻率轉(zhuǎn)換為數(shù)字量，即數(shù)字量，即V VF F轉(zhuǎn)換電路。上述介紹的轉(zhuǎn)換方轉(zhuǎn)換電路。上述介紹的轉(zhuǎn)換方法屬于間接轉(zhuǎn)換，雙積

19、分法屬于間接轉(zhuǎn)換，雙積分A/DA/D轉(zhuǎn)換電路是間接轉(zhuǎn)換電路是間接轉(zhuǎn)換方法中應(yīng)用最為普遍的電路。逐次比較、轉(zhuǎn)換方法中應(yīng)用最為普遍的電路。逐次比較、并行比較等并行比較等A/DA/D轉(zhuǎn)換方法直接將電壓轉(zhuǎn)換為數(shù)轉(zhuǎn)換方法直接將電壓轉(zhuǎn)換為數(shù)字，屬于直接轉(zhuǎn)換法。字，屬于直接轉(zhuǎn)換法。 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路第21頁(yè)/共35頁(yè)第二十一頁(yè)，共35頁(yè)。1 1）分辨率）分辨率 2 2）量化誤差）量化誤差 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路9.2.5 A/D轉(zhuǎn)換電路(dinl)的主要技術(shù)指標(biāo)1.1.轉(zhuǎn)換精度轉(zhuǎn)換精

20、度第22頁(yè)/共35頁(yè)第二十二頁(yè)，共35頁(yè)。1 1）轉(zhuǎn)換）轉(zhuǎn)換 時(shí)間時(shí)間2 2）轉(zhuǎn)換）轉(zhuǎn)換速率速率 9.2 A/D 9.2 A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路2.2.轉(zhuǎn)換速度轉(zhuǎn)換速度第23頁(yè)/共35頁(yè)第二十三頁(yè)，共35頁(yè)。 并行數(shù)字量輸入集成并行數(shù)字量輸入集成DACDAC進(jìn)行進(jìn)行轉(zhuǎn)換時(shí)，輸出建立時(shí)間短。隨著輸轉(zhuǎn)換時(shí)，輸出建立時(shí)間短。隨著輸入數(shù)字量的增多，引腳增多，芯片入數(shù)字量的增多，引腳增多，芯片面積較大，與其他器件連接也較為面積較大，與其他器件連接也較為復(fù)雜，下面介紹并行數(shù)據(jù)輸入的集復(fù)雜，下面介紹并行數(shù)據(jù)輸入的集成成DAC1210DAC1210。9.3 9.3 集成集成

21、(j chn)D/A(j chn)D/A與與A/DA/D轉(zhuǎn)換電轉(zhuǎn)換電路及其應(yīng)用路及其應(yīng)用9.3.1 集成(j chn)D/A轉(zhuǎn)換電路及其應(yīng)用第24頁(yè)/共35頁(yè)第二十四頁(yè)，共35頁(yè)。（3 3）控制電路。）控制電路。（2 2）D/AD/A寄存器。寄存器。（1 1）輸入寄存器。）輸入寄存器。9.3 9.3 集成集成D/AD/A與與A/DA/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路電路及其應(yīng)用及其應(yīng)用1.1.并行數(shù)字量輸入集成并行數(shù)字量輸入集成DAC1210DAC1210第25頁(yè)/共35頁(yè)第二十五頁(yè)，共35頁(yè)。 在不考慮轉(zhuǎn)換時(shí)間的場(chǎng)合下，為了減少輸入二進(jìn)在不考慮轉(zhuǎn)換時(shí)間的場(chǎng)合下，為了減少輸入

22、二進(jìn)制輸入端的數(shù)量，使電路簡(jiǎn)單，采用串行數(shù)字量輸入制輸入端的數(shù)量，使電路簡(jiǎn)單，采用串行數(shù)字量輸入集成集成D/AD/A轉(zhuǎn)換電路。其特點(diǎn)是芯片引腳少，體積小，轉(zhuǎn)換電路。其特點(diǎn)是芯片引腳少，體積小，電路簡(jiǎn)單。電路簡(jiǎn)單。 下面介紹串行數(shù)據(jù)輸入的集成下面介紹串行數(shù)據(jù)輸入的集成MAX515MAX515。集成。集成MAX515MAX515是是MAXIMMAXIM公司公司(n s)(n s)生產(chǎn)的生產(chǎn)的DACDAC產(chǎn)品，功能框圖如產(chǎn)品，功能框圖如圖圖9.3.49.3.4所示。主要由所示。主要由1010位并行位并行DACDAC寄存器、寄存器、1010位倒位倒T T電阻網(wǎng)路、電阻網(wǎng)路、1616位串行移位寄存器組成

23、。位串行移位寄存器組成。9.3 9.3 集成集成(j chn)D/A(j chn)D/A與與A/DA/D轉(zhuǎn)換電轉(zhuǎn)換電路及其應(yīng)用路及其應(yīng)用2.2.串行數(shù)字量輸入集成串行數(shù)字量輸入集成MAX515MAX515第26頁(yè)/共35頁(yè)第二十六頁(yè)，共35頁(yè)。圖圖9.3.4 9.3.4 串行輸入串行輸入MAX515MAX515功能框圖功能框圖9.3 9.3 集成集成(j chn)D/A(j chn)D/A與與A/DA/D轉(zhuǎn)換電路轉(zhuǎn)換電路及其應(yīng)用及其應(yīng)用第27頁(yè)/共35頁(yè)第二十七頁(yè)，共35頁(yè)。 ADC0809 ADC0809采用采用CMOSCMOS工藝制造，內(nèi)部結(jié)構(gòu)如圖工藝制造，內(nèi)部結(jié)構(gòu)如圖9.3.59.3.5

24、所示，所示，ADC0809ADC0809輸輸出是出是8 8位數(shù)據(jù)，輸入通道配備位數(shù)據(jù)，輸入通道配備8 8路，可分時(shí)選通路，可分時(shí)選通8 8路模擬量進(jìn)行轉(zhuǎn)換。輸路模擬量進(jìn)行轉(zhuǎn)換。輸出設(shè)有三態(tài)出設(shè)有三態(tài)TTLTTL鎖存緩沖器，便于和各種微處理機(jī)接口。鎖存緩沖器，便于和各種微處理機(jī)接口。圖圖9.3.5 A/D9.3.5 A/D轉(zhuǎn)換電路轉(zhuǎn)換電路08090809結(jié)構(gòu)框圖結(jié)構(gòu)框圖9.3 9.3 集成集成D/AD/A與與A/DA/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)(zhunhun)電路及其應(yīng)用電路及其應(yīng)用9.3.2 集成(j chn)A/D轉(zhuǎn)換電路及其應(yīng)用第28頁(yè)/共35頁(yè)第二十八頁(yè)，共35頁(yè)。 例例9.3.2

25、9.3.2 圖圖9.3.69.3.6所示電路由所示電路由8 8位位ADC0809ADC0809、4 4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器7416174161和和16168 8的的RAMRAM構(gòu)成，分析電路邏輯功能。構(gòu)成，分析電路邏輯功能。 圖圖9.3.6 9.3.6 例例9.3.29.3.29.3 9.3 集成集成(j chn)D/A(j chn)D/A與與A/DA/D轉(zhuǎn)換電路轉(zhuǎn)換電路及其應(yīng)用及其應(yīng)用第29頁(yè)/共35頁(yè)第二十九頁(yè)，共35頁(yè)。 解：（1）圖9.3.6中的8位ADC0809兩個(gè)參考電壓輸入端UREF(+)與UREF(-)可分別連接到UDD和GND。OE接高電平輸出使能。ADDCADDBA

26、DDA=000，則選擇IN0通道的模擬輸入信號(hào)進(jìn)行轉(zhuǎn)換。若START、ALE和EOC相連，可分析上一次轉(zhuǎn)換結(jié)束后，EOC發(fā)出高電平脈沖信號(hào)，使寄存器復(fù)位，地址選定了通道。EOC(START)在下降沿時(shí)，又開(kāi)始新一輪的A/D轉(zhuǎn)換，則上一次轉(zhuǎn)換結(jié)束就是下一次轉(zhuǎn)換的開(kāi)始。 （2）ADC0809每轉(zhuǎn)換一次，EOC發(fā)出一個(gè)高電平時(shí)鐘脈沖信號(hào)，發(fā)給4位8421碼二進(jìn)制計(jì)數(shù)器74161的時(shí)鐘輸入端。74161的輸出按0000到1111計(jì)數(shù)，往復(fù)循環(huán)。 （3）74161的輸出數(shù)據(jù)控制168 RAM的地址輸入端，而ADC0809的數(shù)字量送到168 RAM的數(shù)據(jù)輸入端。每次ADC0809轉(zhuǎn)換后的數(shù)據(jù)在EOC時(shí)鐘脈

27、沖的作用下存入168 RAM，不斷記錄，但最多存放16個(gè)8位二進(jìn)制數(shù)據(jù)。因此圖9.3.6是一個(gè)簡(jiǎn)易數(shù)字采集存儲(chǔ)電路。9.3 9.3 集成集成(j chn)D/A(j chn)D/A與與A/DA/D轉(zhuǎn)換電轉(zhuǎn)換電路及其應(yīng)用路及其應(yīng)用第30頁(yè)/共35頁(yè)第三十頁(yè)，共35頁(yè)。本章小結(jié)本章小結(jié)A/D轉(zhuǎn)換電路和D/A轉(zhuǎn)換電路是電子系統(tǒng)設(shè)計(jì)過(guò)程中的關(guān)鍵環(huán)節(jié)，為現(xiàn)實(shí)中的各種物理量（或被轉(zhuǎn)換成的模擬電壓或電流信號(hào)）和數(shù)字測(cè)量、處理的數(shù)字量起著溝通的作用。數(shù)字系統(tǒng)的精度和速度主要取決于A/D和D/A轉(zhuǎn)換電路，因此A/D和D/A轉(zhuǎn)換電路的轉(zhuǎn)換速度、轉(zhuǎn)換精度是主要技術(shù)指標(biāo)。隨著集成電路工藝制造技術(shù)的發(fā)展，A/D和D/A轉(zhuǎn)換電路的轉(zhuǎn)換速度、轉(zhuǎn)換精度、噪聲、功耗等性能有了很大的進(jìn)步，目前最快的A/D轉(zhuǎn)換電路的轉(zhuǎn)換速度超過(guò)350 MHz，最大分辨率已超過(guò)24位。常用的集成D/A轉(zhuǎn)換主要采用權(quán)電阻網(wǎng)絡(luò)、權(quán)電容網(wǎng)絡(luò)、用雙極型的權(quán)電流和用CMOS倒T電阻網(wǎng)絡(luò)等方法。由于倒T電阻網(wǎng)絡(luò)電阻取值較少，