楊志忠數(shù)電(第3版)3-邏輯門(mén)電路

1、鏈接演示文稿主頁(yè)面第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路第第 3 章集成邏輯門(mén)電路章集成邏輯門(mén)電路概述概述基本邏輯門(mén)電路基本邏輯門(mén)電路TTL 集成邏輯門(mén)電路集成邏輯門(mén)電路CMOS 集成邏輯門(mén)電路集成邏輯門(mén)電路TTL 電路和電路和 CMOS 電路的接口電路的接口本章小結(jié)本章小結(jié)第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)3.1 概概 述述主要要求：主要要求： 了解邏輯門(mén)電路的作用和常用類(lèi)型。了解邏輯門(mén)電路的作用和常用類(lèi)型。 理解高電平信號(hào)和低電平信號(hào)的含義。理解高電平信號(hào)和低電平信號(hào)的含義。 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)門(mén)電路門(mén)電路 (Gate Circui

2、t) 指用以實(shí)現(xiàn)基本邏輯關(guān)系和常用復(fù)合邏輯關(guān)系的指用以實(shí)現(xiàn)基本邏輯關(guān)系和常用復(fù)合邏輯關(guān)系的電子電路。電子電路。常用的邏輯門(mén)電路常用的邏輯門(mén)電路: 與與門(mén)門(mén) 或或門(mén)門(mén) 非非門(mén)門(mén) 異或異或門(mén)門(mén) 與非與非門(mén)門(mén) 或非或非門(mén)門(mén) 與或非與或非門(mén)門(mén) 一、門(mén)電路的作用和常用類(lèi)型一、門(mén)電路的作用和常用類(lèi)型 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)按電路結(jié)構(gòu)不同分按電路結(jié)構(gòu)不同分 按功能特點(diǎn)不同分按功能特點(diǎn)不同分 普通門(mén)普通門(mén)( (推拉式輸出推拉式輸出) ) CMOS傳輸門(mén)傳輸門(mén) 輸出輸出開(kāi)路門(mén)開(kāi)路門(mén) 三態(tài)門(mén)三態(tài)門(mén) TTL 集成門(mén)電路集成門(mén)電路 CMOS 集成門(mén)電路集成門(mén)電路 輸入端和輸出端都用輸入端

3、和輸出端都用三極管的邏輯門(mén)電路。三極管的邏輯門(mén)電路。 用互補(bǔ)對(duì)稱(chēng)用互補(bǔ)對(duì)稱(chēng) MOS 管構(gòu)成的邏輯門(mén)電路。管構(gòu)成的邏輯門(mén)電路。 CMOS 即即 Complementary Metal-Oxide-Semiconductor TTL 即即 Transistor-Transistor Logic一、門(mén)電路的作用和常用類(lèi)型一、門(mén)電路的作用和常用類(lèi)型 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)高電平和低電平為某高電平和低電平為某規(guī)定范圍規(guī)定范圍的電位值，而非一固定值。的電位值，而非一固定值。1 10 0高電平高電平低電平低電平0 01 1高電平高電平低電平低電平正邏輯體制正邏輯體制負(fù)邏輯體制負(fù)

4、邏輯體制由門(mén)電路種類(lèi)等決定由門(mén)電路種類(lèi)等決定 二、高電平和低電平的含義二、高電平和低電平的含義 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 在在 TTL 門(mén)電路中，在門(mén)電路中，在 2.4 3.6V 范圍內(nèi)的電壓都稱(chēng)為范圍內(nèi)的電壓都稱(chēng)為高電平，標(biāo)準(zhǔn)高電平高電平，標(biāo)準(zhǔn)高電平USH常取常取 3V；在；在 0 0.8V范圍內(nèi)的電范圍內(nèi)的電壓都稱(chēng)為低電平，標(biāo)準(zhǔn)低電平壓都稱(chēng)為低電平，標(biāo)準(zhǔn)低電平USL常取常取 0.3V。二、高電平和低電平的含義二、高電平和低電平的含義 高電平和低電平示意圖高電平和低電平示意圖第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)主要要求：主要要求： 了解了解二極管、

5、二極管、三極管和三極管和MOS 管管的開(kāi)關(guān)特性。的開(kāi)關(guān)特性。 3.2基本邏輯門(mén)電路基本邏輯門(mén)電路第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)3.2.1 二極管的開(kāi)關(guān)特性二極管的開(kāi)關(guān)特性 當(dāng)輸入當(dāng)輸入 uI 為高電平為高電平 UIH 時(shí)，二時(shí)，二極管正向?qū)ǎ傻刃橐粋€(gè)具有極管正向?qū)?，可等效為一個(gè)具有 0.7V 壓降的閉合開(kāi)關(guān)。壓降的閉合開(kāi)關(guān)。 一、二極管的靜態(tài)開(kāi)關(guān)特性一、二極管的靜態(tài)開(kāi)關(guān)特性硅硅二二極極管管的的伏伏安安特特性性 二極管靜態(tài)二極管靜態(tài)開(kāi)關(guān)電路圖開(kāi)關(guān)電路圖第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 當(dāng)輸入當(dāng)輸入 uI 為低電平為低電平 UIL時(shí)，二時(shí)，二極管反

6、向截止，相當(dāng)于開(kāi)關(guān)斷開(kāi)。極管反向截止，相當(dāng)于開(kāi)關(guān)斷開(kāi)。 一、二極管的靜態(tài)開(kāi)關(guān)特性一、二極管的靜態(tài)開(kāi)關(guān)特性二二極極管管伏伏安安特特性性 二極管靜態(tài)二極管靜態(tài)開(kāi)關(guān)電路圖開(kāi)關(guān)電路圖3.2.1 二極管的開(kāi)關(guān)特性二極管的開(kāi)關(guān)特性 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)輸入脈沖輸入脈沖電壓波形電壓波形二、二極管的動(dòng)態(tài)開(kāi)關(guān)特性二、二極管的動(dòng)態(tài)開(kāi)關(guān)特性實(shí)際電實(shí)際電流波形流波形第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS 當(dāng)輸入當(dāng)輸入 uI 為低電平，使為低電平，使 uBE Uth時(shí)，三極管截止。時(shí)，三極管截止。 iB 0

7、，iC 0，C、E 間相當(dāng)間相當(dāng)于開(kāi)關(guān)斷開(kāi)。于開(kāi)關(guān)斷開(kāi)。 三極管關(guān)斷的條件和等效電路三極管關(guān)斷的條件和等效電路負(fù)載線負(fù)載線臨界飽和線臨界飽和線 飽飽和和區(qū)區(qū)放大區(qū)放大區(qū)截止區(qū)截止區(qū)uBE Uth時(shí)，三極管開(kāi)始導(dǎo)通，時(shí)，三極管開(kāi)始導(dǎo)通，iB 0，三極管工作于放大，三極管工作于放大導(dǎo)通狀態(tài)。導(dǎo)通狀態(tài)。uBE UthBEC第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線臨界飽和線 飽飽和和區(qū)區(qū)放大區(qū)放大區(qū)截止區(qū)截止區(qū)三極管三極管截止?fàn)顟B(tài)截止?fàn)顟B(tài)等效電路等效電路uI=UIH三極管開(kāi)通的條件和等效電路三極管開(kāi)通的條件和等效

8、電路當(dāng)輸入當(dāng)輸入 uI 為高電平，使為高電平，使iB IB(sat)時(shí)，三極管飽和。時(shí)，三極管飽和。 uBE+ +- -uBE UCE(sat) 0.3 V 0，C、E 間相當(dāng)于開(kāi)關(guān)合上。間相當(dāng)于開(kāi)關(guān)合上。 iB IB(sat)BEUBE(sat) CUCE(sat)三極管三極管飽和狀態(tài)飽和狀態(tài)等效電路等效電路一、三極管的靜態(tài)開(kāi)關(guān)特性一、三極管的靜態(tài)開(kāi)關(guān)特性 uBE IB(sat)因?yàn)橐驗(yàn)?iB =IHB 0.7 VURBBV .92V )7 . 06 . 3(RR CCCB(sat)RVI mA 1 . 0k 150V 5 所以求得所以求得 RB ton 。二、三極管的動(dòng)態(tài)開(kāi)關(guān)特性二、三極管

9、的動(dòng)態(tài)開(kāi)關(guān)特性 開(kāi)關(guān)時(shí)間主要由于開(kāi)關(guān)時(shí)間主要由于電荷電荷存儲(chǔ)效應(yīng)存儲(chǔ)效應(yīng)引起，要提高開(kāi)關(guān)引起，要提高開(kāi)關(guān)速度，必須降低三極管飽和速度，必須降低三極管飽和深度，加速基區(qū)存儲(chǔ)電荷的深度，加速基區(qū)存儲(chǔ)電荷的消散。消散。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)C E B SBD B C E 抗飽和三極管的開(kāi)關(guān)速度高抗飽和三極管的開(kāi)關(guān)速度高 沒(méi)有電荷存儲(chǔ)效應(yīng)沒(méi)有電荷存儲(chǔ)效應(yīng) SBD 的導(dǎo)通電壓只有的導(dǎo)通電壓只有 0.4 V 而非而非 0.7 V， 因此因此 UBC = 0.4 V 時(shí)，時(shí)，SBD 便導(dǎo)通，使便導(dǎo)通，使 UBC 鉗在鉗在 0.4 V 上，降低了飽和深度。上，降低了飽和深度。 在

10、普通三在普通三極管的基極和極管的基極和集電極之間并集電極之間并接一個(gè)肖特基接一個(gè)肖特基勢(shì)壘二極管勢(shì)壘二極管( (簡(jiǎn)簡(jiǎn)稱(chēng)稱(chēng) SBD) ) 。BCSBD 三、抗飽和三極管三、抗飽和三極管第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)一、一、MOS 管的靜態(tài)開(kāi)關(guān)特性管的靜態(tài)開(kāi)關(guān)特性3.2.3 MOS 管的開(kāi)關(guān)特性管的開(kāi)關(guān)特性 NMOS管開(kāi)關(guān)電路管開(kāi)關(guān)電路 當(dāng)當(dāng) uGS UGS(th) 時(shí)，時(shí)，NMOS 管導(dǎo)通，管導(dǎo)通，漏極電流漏極電流 iD =VDD / (RD+RON)， 如其導(dǎo)通如其導(dǎo)通電阻電阻 RD RON，則輸出則輸出uO 0 V，這時(shí)，這時(shí)，NMOS管相當(dāng)于開(kāi)關(guān)接通。管相當(dāng)于開(kāi)關(guān)接通

11、。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)IDOOOuIiDuOtttVDDVDDtontoff0.9ID0.1IDuI 從從 0 V正躍到高電平正躍到高電平VDD 時(shí)，時(shí)，NMOS管經(jīng)過(guò)管經(jīng)過(guò) ton 時(shí)時(shí)間延遲后由截止轉(zhuǎn)為導(dǎo)通。間延遲后由截止轉(zhuǎn)為導(dǎo)通。uI 從高電平從高電平 VDD 負(fù)躍到負(fù)躍到 0 V 時(shí)，時(shí)，NMOS 管經(jīng)過(guò)管經(jīng)過(guò) toff 時(shí)時(shí)間延遲后由導(dǎo)通轉(zhuǎn)為截止。間延遲后由導(dǎo)通轉(zhuǎn)為截止。二、二、MOS 管的動(dòng)態(tài)開(kāi)關(guān)特性管的動(dòng)態(tài)開(kāi)關(guān)特性 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)一、一、二極管二極管與與門(mén)電路門(mén)電路3.2.4 分立元件門(mén)電路分立元件門(mén)電路 二極

12、管二極管與與門(mén)電路門(mén)電路 邏輯符號(hào)邏輯符號(hào) 與與門(mén)真值表門(mén)真值表 0 00 01 1YBA輸出輸出輸輸 入入1 11 11 10 01 10 00 00 00 0邏輯表達(dá)式邏輯表達(dá)式 Y = AB第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)一、一、二極管二極管與與門(mén)電路門(mén)電路3.2.4 分立元件門(mén)電路分立元件門(mén)電路 使能端：使能端：與與門(mén)任一輸入端都可作使能端。門(mén)任一輸入端都可作使能端。使能信號(hào)對(duì)與門(mén)輸出的控制作用使能信號(hào)對(duì)與門(mén)輸出的控制作用 (a) 與門(mén)；與門(mén)； (b) 輸入和輸出波形輸入和輸出波形 使能端使能端B的的信號(hào)可控制信號(hào)可控制A端端的輸入信號(hào)能否的輸入信號(hào)能否通過(guò)與門(mén)傳送

13、到通過(guò)與門(mén)傳送到Y(jié)輸出端。輸出端。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)二、二、二極管二極管或或門(mén)電路門(mén)電路或或門(mén)真值表門(mén)真值表 1 10 01 1YBA輸出輸出輸輸 入入1 11 11 11 11 10 00 00 00 0二極管二極管或或門(mén)電路門(mén)電路 邏輯符號(hào)邏輯符號(hào) 邏輯表達(dá)式邏輯表達(dá)式 Y = A + B3.2.4 分立元件門(mén)電路分立元件門(mén)電路 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)三、三、非非門(mén)電路門(mén)電路非非門(mén)真值表門(mén)真值表 YA輸出輸出輸輸 入入0 01 11 10 0非非門(mén)電路門(mén)電路 邏輯符號(hào)邏輯符號(hào) 邏輯表達(dá)式邏輯表達(dá)式 Y = A3.2.4 分立元

14、件門(mén)電路分立元件門(mén)電路 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)3.3TTL 集成邏輯門(mén)集成邏輯門(mén) 主要要求：主要要求： 了解了解 TTL 與非與非門(mén)的組成和工作原理。門(mén)的組成和工作原理。了解了解 TTL 集成邏輯門(mén)的主要參數(shù)和使用常識(shí)。集成邏輯門(mén)的主要參數(shù)和使用常識(shí)。掌握掌握 TTL 基本門(mén)的邏輯功能和主要外特性?；鹃T(mén)的邏輯功能和主要外特性。理解理解集電極開(kāi)路門(mén)和三態(tài)門(mén)的邏輯功能和應(yīng)用集電極開(kāi)路門(mén)和三態(tài)門(mén)的邏輯功能和應(yīng)用，了解了解 ECL 等其他邏輯門(mén)電路的特點(diǎn)。等其他邏輯門(mén)電路的特點(diǎn)。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)3.3.1 TTL 與非與非門(mén)門(mén)一、一、

15、 TTL 與非與非門(mén)的工作原理門(mén)的工作原理ABV1V2V3V4V5VD1VD2R1R2R4R5R3B1C1C2YVCC+5V輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)CT74H系列系列TTL與非與非門(mén)門(mén)2.8 k 760 58 4 k 470 邏輯符號(hào)邏輯符號(hào) 輸入級(jí)由多發(fā)射極管輸入級(jí)由多發(fā)射極管 V1 和電阻和電阻 R1 組組成，用以實(shí)現(xiàn)輸入變量成，用以實(shí)現(xiàn)輸入變量 A、B的的與與運(yùn)算。運(yùn)算。 VD1 和和 VD2 為輸入鉗位二極管，用以為輸入鉗位二極管，用以抑制輸入端出現(xiàn)的負(fù)極性干擾。正常信號(hào)抑制輸入端出現(xiàn)的負(fù)極性干擾。正常信號(hào)輸入時(shí)，輸入時(shí)，VD1 和和 VD3不工作，當(dāng)輸入的負(fù)不工作，當(dāng)輸入

16、的負(fù)極性干擾電壓大于二極管導(dǎo)通電壓時(shí)，二極性干擾電壓大于二極管導(dǎo)通電壓時(shí)，二極管導(dǎo)通，輸入端負(fù)電壓被鉗在極管導(dǎo)通，輸入端負(fù)電壓被鉗在 - -0.7 V上，上，這不但抑制了輸入端的負(fù)極性干擾，對(duì)這不但抑制了輸入端的負(fù)極性干擾，對(duì) V1 還有保護(hù)作用。還有保護(hù)作用。 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)一、一、 TTL 與非與非門(mén)的工作原理門(mén)的工作原理ABV1V2V3V4V5VD1VD2R1R2R4R5R3B1C1C2YVCC+5V輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)CT74H系列系列TTL與非與非門(mén)門(mén)2.8 k 760 58 4 k 470 邏輯符號(hào)邏輯符號(hào) 中間級(jí)由中間級(jí)由V2

17、和和R2、R3 組成。組成。V2 集電極和發(fā)射極集電極和發(fā)射極分別輸出兩個(gè)不同邏輯電分別輸出兩個(gè)不同邏輯電平的信號(hào)，分別驅(qū)動(dòng)平的信號(hào)，分別驅(qū)動(dòng) V3和和 V5。 3.3.1 TTL 與非與非門(mén)門(mén)第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)一、一、 TTL 與非與非門(mén)的工作原理門(mén)的工作原理ABV1V2V3V4V5VD1VD2R1R2R4R5R3B1C1C2YVCC+5V輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)CT74H系列系列TTL與非與非門(mén)門(mén)2.8 k 760 58 4 k 470 邏輯符號(hào)邏輯符號(hào) 輸出級(jí)由輸出級(jí)由 V3、V4、 V5和和R4、R5組成。其組成。其中中 V3 和和 V4

18、組成組成的復(fù)合管和的復(fù)合管和 V5 分別由分別由V2的集電的集電極和發(fā)射極輸出極和發(fā)射極輸出兩個(gè)不同的邏輯兩個(gè)不同的邏輯電平控制。因此電平控制。因此V3 、V4 和和V5 工工作在兩個(gè)相反的作在兩個(gè)相反的狀態(tài)。狀態(tài)。3.3.1 TTL 與非與非門(mén)門(mén)第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 輸入端有低電平時(shí)，輸入端有低電平時(shí)， 輸出高電平。輸出高電平。 輸入低電平端對(duì)應(yīng)的發(fā)輸入低電平端對(duì)應(yīng)的發(fā)射結(jié)導(dǎo)通，射結(jié)導(dǎo)通，uB1= 0.7V + 0.3V = 1V，因此因此 ，V2、V5 截止。截止。0.3 V3.6 V1 V一、一、TTL 與非與非門(mén)的工作原理門(mén)的工作原理 V3 、V4 處于

19、導(dǎo)通狀態(tài)。處于導(dǎo)通狀態(tài)。uY = 5V - - 0.7V - - 0.7V = 3.6V電路輸出為高電平。電路輸出為高電平。V2 截止使截止使 uC2 VCC = 5V，截止截止截止截止第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) VCC 經(jīng)經(jīng) R1 使使 V1 集電結(jié)和集電結(jié)和 V2、V5 發(fā)射結(jié)導(dǎo)通，使發(fā)射結(jié)導(dǎo)通，使uB1 = 2.1 V。因此，。因此，V1 發(fā)射結(jié)反偏發(fā)射結(jié)反偏而集電極正偏，稱(chēng)處于倒置放而集電極正偏，稱(chēng)處于倒置放大狀態(tài)。這時(shí)大狀態(tài)。這時(shí) V2、V5 飽和。飽和。 輸入端都為高電平時(shí)，輸入端都為高電平時(shí)， 輸出低電平。輸出低電平。3.6 V3.6 V一、一、TTL

20、與非與非門(mén)的工作原理門(mén)的工作原理 2.1 V1 V0.3 V uC2 = UCE2(sat) + uBE5 = 0.3 V + 0.7 V = 1 V使使 V3 導(dǎo)通，而導(dǎo)通，而 V4 截止。截止。 uY = UCE5(sat) 0.3 V 電路輸出為低電平。電路輸出為低電平。 因此，輸入均為高電平時(shí)，輸出為低電平。因此，輸入均為高電平時(shí)，輸出為低電平。該電路實(shí)現(xiàn)了該電路實(shí)現(xiàn)了與非與非邏輯功能，即邏輯功能，即 。ABY 飽飽和和飽和飽和倒置放大倒置放大截止截止導(dǎo)通導(dǎo)通第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)TTL與非與非門(mén)門(mén)電壓傳輸特性曲線電壓傳輸特性曲線二、二、 TTL 與非與非

21、門(mén)電氣特性門(mén)電氣特性 1. 電壓傳輸特性電壓傳輸特性門(mén)電路輸出電壓隨輸入電壓變化的特性。門(mén)電路輸出電壓隨輸入電壓變化的特性。 uI 0.6 V時(shí)，時(shí)，工作于工作于AB 段，這段，這時(shí)時(shí) V2、V5 截止，截止，V3、V4 導(dǎo)通，輸出導(dǎo)通，輸出為高電平，為高電平，uO = UOH = 3.6V，稱(chēng)，稱(chēng)與與非非門(mén)工作在截止區(qū)門(mén)工作在截止區(qū)或處于關(guān)門(mén)狀態(tài)?；蛱幱陉P(guān)門(mén)狀態(tài)。 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)TTL與非與非門(mén)門(mén)電壓傳輸特性曲線電壓傳輸特性曲線二、二、 TTL 與非與非門(mén)電氣特性門(mén)電氣特性 1. 電壓傳輸特性電壓傳輸特性 當(dāng)當(dāng) 0.6 V uI 1.3 V時(shí)，工作于時(shí)，

22、工作于 BC段，這時(shí)段，這時(shí) V2進(jìn)進(jìn)入放大區(qū)，入放大區(qū)，V5仍截仍截止，輸出止，輸出 uO 隨輸隨輸入入 uI 的增加而線的增加而線性下降，稱(chēng)性下降，稱(chēng)與非與非門(mén)門(mén)工作在線性區(qū)。工作在線性區(qū)。 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)TTL與非與非門(mén)門(mén)電壓傳輸特性曲線電壓傳輸特性曲線二、二、 TTL 與非與非門(mén)電氣特性門(mén)電氣特性 1. 電壓傳輸特性電壓傳輸特性當(dāng)當(dāng) 1.3 V 1.4 V時(shí)時(shí),工作于工作于 DE 段，這段，這時(shí)時(shí) V2、V5 飽和，飽和，輸出恒為低電平，輸出恒為低電平，UOL 0.3V，稱(chēng)，稱(chēng)與與非非門(mén)工作在飽和門(mén)工作在飽和區(qū)或處于開(kāi)門(mén)狀區(qū)或處于開(kāi)門(mén)狀態(tài)。態(tài)。 第

23、第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)二、二、 TTL 與非與非門(mén)電氣特性門(mén)電氣特性 1. 電壓傳輸特性電壓傳輸特性TTL與非與非門(mén)門(mén)電壓傳輸特性曲線電壓傳輸特性曲線飽和區(qū)：飽和區(qū)：與非與非門(mén)門(mén)處于開(kāi)門(mén)狀態(tài)。處于開(kāi)門(mén)狀態(tài)。 截止區(qū)：截止區(qū)：與非與非門(mén)門(mén)處于關(guān)門(mén)狀態(tài)。處于關(guān)門(mén)狀態(tài)。 線性區(qū)線性區(qū)轉(zhuǎn)折區(qū)轉(zhuǎn)折區(qū)第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)TTL與非與非門(mén)門(mén)電壓傳輸特性曲線電壓傳輸特性曲線二、二、 TTL 與非與非門(mén)電氣特性門(mén)電氣特性 2. 閾值閾值電壓、關(guān)門(mén)電壓、開(kāi)門(mén)電壓和噪聲容限電壓、關(guān)門(mén)電壓、開(kāi)門(mén)電壓和噪聲容限關(guān)門(mén)電壓關(guān)門(mén)電壓 UOFF : 保證輸保證輸出為額

24、定高電平出為額定高電平 ( 3V ) 的的 90% ( 2.7V )時(shí)，允許時(shí)，允許輸入低電平的最大值。輸入低電平的最大值。閾值電壓閾值電壓 UTH : 電壓傳電壓傳輸特性轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)輸特性轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)的輸入電壓。的輸入電壓。開(kāi)門(mén)電壓開(kāi)門(mén)電壓 UON : 保證輸保證輸出為額定低電平出為額定低電平 ( 0.3V )時(shí)，允許輸入高電平的時(shí)，允許輸入高電平的最小值。最小值。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 噪聲容限越大，抗干擾能力越強(qiáng)。噪聲容限越大，抗干擾能力越強(qiáng)。指輸出為額定高電平的指輸出為額定高電平的 90% 時(shí)，允許在輸入低時(shí)，允許在輸入低電平上疊加的正向噪聲電壓。電平

25、上疊加的正向噪聲電壓。UNL = UOFF UIL指輸出額定低電平時(shí)，允許在輸入高電平上疊指輸出額定低電平時(shí)，允許在輸入高電平上疊加的負(fù)向噪聲電壓。加的負(fù)向噪聲電壓。UNH = UIH UON 噪聲容限噪聲容限 UN 又稱(chēng)抗干擾能力，表示門(mén)電路又稱(chēng)抗干擾能力，表示門(mén)電路在輸入電壓上允許疊加多大的噪聲電壓下仍能正在輸入電壓上允許疊加多大的噪聲電壓下仍能正常工作。常工作。 輸入高電平噪聲容限輸入高電平噪聲容限 UNH輸入低電平噪聲容限輸入低電平噪聲容限 UNL2. 閾值閾值電壓、關(guān)門(mén)電壓、開(kāi)門(mén)電壓和噪聲容限電壓、關(guān)門(mén)電壓、開(kāi)門(mén)電壓和噪聲容限第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)3.

26、輸入負(fù)載特性輸入負(fù)載特性 為了保證為了保證與非與非門(mén)關(guān)閉，門(mén)關(guān)閉，RI 增大到使增大到使 uI 上升到上升到 UOFF 值時(shí)所對(duì)應(yīng)的值時(shí)所對(duì)應(yīng)的 RI 值，稱(chēng)關(guān)門(mén)電阻（值，稱(chēng)關(guān)門(mén)電阻（ROFF ）。只要）。只要RI RON ，與非與非門(mén)就處于開(kāi)通狀態(tài)。門(mén)就處于開(kāi)通狀態(tài)。輸入電壓隨輸入端對(duì)地電阻變化的特性。輸入電壓隨輸入端對(duì)地電阻變化的特性。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 例例 下圖中，已知下圖中，已知 TTLTTL與非與非門(mén)的關(guān)門(mén)電阻門(mén)的關(guān)門(mén)電阻ROFF 800 ，開(kāi)，開(kāi)門(mén)電阻門(mén)電阻RON =2 k ，試寫(xiě)出輸出，試寫(xiě)出輸出Y1、Y2、Y3的邏輯表達(dá)式。的邏輯表達(dá)式。邏輯

27、邏輯0 0圖圖(b)中，中，RI = 5.6 k RON = 2 k ，相當(dāng)于輸入高電平相當(dāng)于輸入高電平1，邏輯邏輯1 1解：圖解：圖(a)中，中，RI = 470 UGS(th)N +U GS(th)P且且 U GS(th)N =U GS(th)P uGSN+- -uGSP+- -3.4.1 CMOS 反相器反相器 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)AuIYuOVDDSGDDGSVPBVNB二、工作原理二、工作原理 uO VDD 為高電平。為高電平。ROFFNRONPuO+VDDSDDS導(dǎo)通電阻導(dǎo)通電阻 RON 截止電阻截止電阻 ROFFUIL = 0V截止截止uGSN+-

28、 -導(dǎo)通導(dǎo)通uGSP+- - 輸入為低電平，輸入為低電平，UIL = 0V 時(shí)，時(shí)，uGSN = 0V UGS(th)N , VN 導(dǎo)通，導(dǎo)通，VP 截止，截止，PGS(th)DDDDGSPV0UVVu UIH = VDDuO 0 V ，為低電平。，為低電平。ROFFP RONNRONNROFFPuO+VDDSDDS第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)可見(jiàn)該電路構(gòu)成可見(jiàn)該電路構(gòu)成 CMOS 非非門(mén)，又稱(chēng)門(mén)，又稱(chēng) CMOS 反相器。反相器。無(wú)論輸入電平高低，無(wú)論輸入電平高低，VN、VP 中總有一管截止，使靜態(tài)中總有一管截止，使靜態(tài)漏極電流漏極電流 iD 0。因此。因此 CMOS

29、反相器靜態(tài)功耗極微小。反相器靜態(tài)功耗極微小。 AuIYuOVDDSGDDGSVPBVNB 二、工作原理二、工作原理 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)3.4.2 其他功能的其他功能的 CMOS 門(mén)電路門(mén)電路 一、一、CMOS 與非與非門(mén)和門(mén)和或非或非門(mén)門(mén) 1. . CMOS 與非與非門(mén)門(mén) ABVDDVP2VP1VN1VN2Y 每個(gè)輸入端對(duì)應(yīng)一每個(gè)輸入端對(duì)應(yīng)一對(duì)對(duì) NMOS 管和管和PMOS 管。管。NMOS 管為驅(qū)動(dòng)管，管為驅(qū)動(dòng)管，PMOS 管為負(fù)載管。輸管為負(fù)載管。輸入端與它們的柵極相連。入端與它們的柵極相連。與非與非門(mén)結(jié)構(gòu)特點(diǎn)：門(mén)結(jié)構(gòu)特點(diǎn)：驅(qū)動(dòng)管相串聯(lián)驅(qū)動(dòng)管相串聯(lián)，負(fù)載管

30、相并聯(lián)負(fù)載管相并聯(lián)。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)ABVDDVP2VP1VN1VN2Y CMOS 與非與非門(mén)的工作原理門(mén)的工作原理1 11 1導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止0 0 驅(qū)動(dòng)管均導(dǎo)通，驅(qū)動(dòng)管均導(dǎo)通， 負(fù)載管均截止，負(fù)載管均截止， 輸出為低電平。輸出為低電平。 當(dāng)輸入均為當(dāng)輸入均為高電平時(shí)：高電平時(shí)：第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)ABVDDVPBVPAVNAVNBY CMOS 與非與非門(mén)的工作原理門(mén)的工作原理11導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止0 低電平輸入端低電平輸入端相對(duì)應(yīng)的驅(qū)動(dòng)管截相對(duì)應(yīng)的驅(qū)動(dòng)管截止，負(fù)載管導(dǎo)通，止，負(fù)載管導(dǎo)通，輸出為

31、高電平。輸出為高電平。 當(dāng)輸入中有當(dāng)輸入中有低電平時(shí)：低電平時(shí)：ABVDDVP2VP1VN1VN2Y0 0截止截止導(dǎo)通導(dǎo)通1 1因此因此 Y = AB第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)2. . CMOS 或非或非門(mén)門(mén) ABVDDVP2VP1VN1VN2Y或非或非門(mén)結(jié)構(gòu)特點(diǎn)：門(mén)結(jié)構(gòu)特點(diǎn)： 驅(qū)動(dòng)管相并聯(lián)驅(qū)動(dòng)管相并聯(lián)， 負(fù)載管相串聯(lián)負(fù)載管相串聯(lián)。 輸入中有高電平時(shí)，輸入中有高電平時(shí)，輸出為低電平；輸出為低電平； 輸入全為低電平時(shí)，輸入全為低電平時(shí)，輸出為高電平；輸出為高電平；因此因此 Y = A+B第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)YABuOuIVDD1漏極開(kāi)路的

32、漏極開(kāi)路的CMOS與非與非門(mén)電路門(mén)電路二、漏極開(kāi)路的二、漏極開(kāi)路的 CMOS 門(mén)門(mén)簡(jiǎn)稱(chēng)簡(jiǎn)稱(chēng) OD 門(mén)門(mén) 與與 OC 門(mén)相似，常用作驅(qū)動(dòng)器、電平轉(zhuǎn)換器和實(shí)現(xiàn)門(mén)相似，常用作驅(qū)動(dòng)器、電平轉(zhuǎn)換器和實(shí)現(xiàn)線與線與等。等。Y = AB構(gòu)成構(gòu)成與與門(mén)門(mén) 構(gòu)成輸構(gòu)成輸出端開(kāi)出端開(kāi)路的路的非非門(mén)門(mén)需外接上需外接上拉電阻拉電阻 RD第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)C、C 為互補(bǔ)為互補(bǔ)控制信號(hào)。控制信號(hào)。 由一對(duì)參數(shù)對(duì)稱(chēng)一致的增由一對(duì)參數(shù)對(duì)稱(chēng)一致的增強(qiáng)型強(qiáng)型 NMOS 管和管和 PMOS 管并聯(lián)管并聯(lián)構(gòu)成。構(gòu)成。 PMOSCuI/uOVDDCMOS傳輸傳輸門(mén)電路結(jié)構(gòu)門(mén)電路結(jié)構(gòu)uO/uIVPCNMO

33、SVN 三、三、CMOS 傳輸門(mén)傳輸門(mén) MOS 管的漏極和源極結(jié)構(gòu)對(duì)稱(chēng)，管的漏極和源極結(jié)構(gòu)對(duì)稱(chēng)，可互換使用，因此可互換使用，因此 CMOS 傳輸門(mén)的傳輸門(mén)的輸出端和輸入端也可互換。輸出端和輸入端也可互換。 uOuIuIuOCC第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 當(dāng)當(dāng) C = VDD，uI = 0 VDD 時(shí)，時(shí)，VN、VP 中至少有一管導(dǎo)通，輸出與輸入之中至少有一管導(dǎo)通，輸出與輸入之間呈現(xiàn)低電阻，相當(dāng)于開(kāi)關(guān)閉合。間呈現(xiàn)低電阻，相當(dāng)于開(kāi)關(guān)閉合。即即 uO = uI，稱(chēng)傳輸門(mén)開(kāi)通。，稱(chēng)傳輸門(mén)開(kāi)通。PMOSCuI/uOVDDCMOS傳輸傳輸門(mén)電路結(jié)構(gòu)門(mén)電路結(jié)構(gòu)uO/uIVPCNMO

34、SVN三、三、CMOS 傳輸門(mén)傳輸門(mén) 工作原理工作原理uOuIuIuOCC第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)P(yáng)MOSCuI/uOVDDCMOS傳輸傳輸門(mén)電路結(jié)構(gòu)門(mén)電路結(jié)構(gòu)uO/uIVPCNMOSVN 三、三、CMOS 傳輸門(mén)傳輸門(mén) 工作原理工作原理uOuIuIuO uI 不能傳輸?shù)捷敵龆?，稱(chēng)傳輸門(mén)不能傳輸?shù)捷敵龆耍Q(chēng)傳輸門(mén)關(guān)閉，輸出高阻。關(guān)閉，輸出高阻。CC C = 1 1，C = 0 0 時(shí)，傳輸門(mén)開(kāi)通，時(shí)，傳輸門(mén)開(kāi)通，uO = uI； C = 0 0，C = 1 1 時(shí)，傳輸門(mén)關(guān)閉，時(shí)，傳輸門(mén)關(guān)閉，信號(hào)不能傳輸。信號(hào)不能傳輸。 當(dāng)當(dāng) C = 0V，C = VDD，uI =

35、 0 VDD 時(shí)，時(shí)，VN、VP 均截止，輸出與輸入之均截止，輸出與輸入之間呈現(xiàn)高電阻，相當(dāng)于開(kāi)關(guān)斷開(kāi)。間呈現(xiàn)高電阻，相當(dāng)于開(kāi)關(guān)斷開(kāi)。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)P(yáng)MOSCuI/uOVDDCMOS傳輸傳輸門(mén)電路結(jié)構(gòu)門(mén)電路結(jié)構(gòu)uO/uIVPCNMOSVN 傳輸門(mén)是一個(gè)理想的傳輸門(mén)是一個(gè)理想的雙向開(kāi)關(guān)，雙向開(kāi)關(guān)，可傳輸模擬信號(hào)可傳輸模擬信號(hào)，也可傳輸，也可傳輸數(shù)字信號(hào)數(shù)字信號(hào)。TGuI/uOuO/uICC傳輸門(mén)邏輯符號(hào)傳輸門(mén)邏輯符號(hào) TG 即即 Transmission Gate 的縮寫(xiě)的縮寫(xiě) 三、三、CMOS 傳輸門(mén)傳輸門(mén) 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回

36、首頁(yè)AENVDDYVP2VP1VN1VN2低電平使能的低電平使能的 CMOS 三態(tài)輸出門(mén)三態(tài)輸出門(mén)EN 四、四、CMOS 三態(tài)輸出門(mén)三態(tài)輸出門(mén) 在反相器基礎(chǔ)上串接在反相器基礎(chǔ)上串接了了 PMOS 管管 VP2 和和 NMOS 管管 VN2，它們的柵極分別，它們的柵極分別受受 EN 和和 EN 控制?？刂?。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 四、四、CMOS 三態(tài)輸出門(mén)三態(tài)輸出門(mén) AENVDDYVP2VP1VN1VN2低電平使能的低電平使能的 CMOS 三態(tài)輸出門(mén)三態(tài)輸出門(mén)工作原理工作原理001導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通Y=A EN = 0 0 時(shí)，時(shí)，VP2 和和 VN2 均導(dǎo)通，呈現(xiàn)

37、低電阻，不均導(dǎo)通，呈現(xiàn)低電阻，不影響影響 CMOS 反相器工作。反相器工作。 Y = A第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 四、四、CMOS 三態(tài)輸出門(mén)三態(tài)輸出門(mén) AENVDDYVP2VP1VN1VN2低電平使能的低電平使能的 CMOS 三態(tài)輸出門(mén)三態(tài)輸出門(mén)工作原理工作原理110截止截止截止截止Z EN = 1 1 時(shí)，時(shí)，VP2、VN2 均截止，輸出端均截止，輸出端 Y 呈現(xiàn)高呈現(xiàn)高阻態(tài)。阻態(tài)。 因此構(gòu)成使能端低因此構(gòu)成使能端低電平有效的三態(tài)門(mén)。電平有效的三態(tài)門(mén)。EN第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)3.4.3 高速高速 CMOS 門(mén)電路門(mén)電路 MOS 管

38、存在較大的極間電容，這是管存在較大的極間電容，這是 CMOS4000 系列門(mén)電路開(kāi)關(guān)速度不高的原因。因此，要提高系列門(mén)電路開(kāi)關(guān)速度不高的原因。因此，要提高 MOS 管的開(kāi)關(guān)速度就必須設(shè)法減小管的開(kāi)關(guān)速度就必須設(shè)法減小 MOS 管的極間電容。為管的極間電容。為此，需要減少此，需要減少 MOS 管的導(dǎo)電溝道長(zhǎng)度，縮小管的導(dǎo)電溝道長(zhǎng)度，縮小 MOS 管管的幾何尺寸，從而提高開(kāi)關(guān)速度。的幾何尺寸，從而提高開(kāi)關(guān)速度。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)3.4.4 CMOS 數(shù)字集成電路的系列數(shù)字集成電路的系列 一、一、CMOS 數(shù)字集成電路系列數(shù)字集成電路系列 CMOS4000 系列系列

39、 功耗極低、抗干擾能力強(qiáng)；功耗極低、抗干擾能力強(qiáng)；電源電壓范圍寬電源電壓范圍寬 VDD = 3 15 V；工作頻率低，工作頻率低，fmax = 5 MHz；驅(qū)動(dòng)能力差驅(qū)動(dòng)能力差。高速高速CMOS 系列系列( (又稱(chēng)又稱(chēng) HCMOS 系列系列) ) 功耗極低、抗干擾能力強(qiáng)；電功耗極低、抗干擾能力強(qiáng)；電源電壓范圍源電壓范圍 VDD = 2 6 V；工作頻率高，工作頻率高，fmax = 50 MHz；驅(qū)動(dòng)能力強(qiáng)。驅(qū)動(dòng)能力強(qiáng)。 提高速度措施：減小提高速度措施：減小MOS 管的極間電容。管的極間電容。 由于由于CMOS電路電路 UTH VDD / 2，噪聲容限，噪聲容限UNL UNH VDD / 2，因

40、，因此抗此抗干擾能力很強(qiáng)。電干擾能力很強(qiáng)。電源電壓越高，抗干擾能源電壓越高，抗干擾能力越強(qiáng)。力越強(qiáng)。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)民品民品 軍品軍品 VDD = 2 6 V T 表示與表示與 TTL 兼容兼容VDD = 4.5 5.5 V CC54HC / 74HC 系列系列CC54HC / 74HC 系列系列 TT按按電源電壓電源電壓不同分為不同分為 按工作溫度不同分為按工作溫度不同分為 CC74 系列系列 CC54 系列系列 高速高速 CMOS 系列系列第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)HCMOS 電路比電路比 CMOS4000 系列具有更高系列具有

41、更高的工作頻率和更強(qiáng)的驅(qū)動(dòng)負(fù)載的能力。其中的工作頻率和更強(qiáng)的驅(qū)動(dòng)負(fù)載的能力。其中 CMOS4000 系列一般用于工作頻率系列一般用于工作頻率 1 MHz 以下、驅(qū)動(dòng)能力要求不高的場(chǎng)合；以下、驅(qū)動(dòng)能力要求不高的場(chǎng)合；HCMOS 常用于工作頻率常用于工作頻率 20 MHz 以下、要求較強(qiáng)驅(qū)以下、要求較強(qiáng)驅(qū)動(dòng)能力的場(chǎng)合。動(dòng)能力的場(chǎng)合。 HCMOS 電路保留了電路保留了 CMOS4000 系列低功系列低功耗、高抗干擾能力的優(yōu)點(diǎn)，已達(dá)到耗、高抗干擾能力的優(yōu)點(diǎn)，已達(dá)到 CT54 / CT74LS 的水平。的水平。 二、二、CMOS4000系列和系列和HCMOS 系列的比較系列的比較第第 3 章章 集成邏輯

42、門(mén)電路集成邏輯門(mén)電路返回首頁(yè)1. 注意不同系列注意不同系列 CMOS 電路允許的電源電壓范圍不同，電路允許的電源電壓范圍不同， 一般多用一般多用 + + 5 V。電源電壓越高，抗干擾能力也越強(qiáng)。電源電壓越高，抗干擾能力也越強(qiáng)。 2. CMOS 電路的電源電壓極性不可接反，否則，可能會(huì)電路的電源電壓極性不可接反，否則，可能會(huì)造成電路永久性失效。造成電路永久性失效。 3. 在進(jìn)行在進(jìn)行 CMOS 電路實(shí)驗(yàn)，或?qū)﹄娐穼?shí)驗(yàn)，或?qū)?CMOS 數(shù)字系統(tǒng)進(jìn)行數(shù)字系統(tǒng)進(jìn)行調(diào)試、測(cè)量時(shí)，應(yīng)先接入直流電源，后接入信號(hào)源；使調(diào)試、測(cè)量時(shí)，應(yīng)先接入直流電源，后接入信號(hào)源；使用結(jié)束時(shí)，應(yīng)先關(guān)信號(hào)源，后關(guān)直流電源。用結(jié)束

43、時(shí)，應(yīng)先關(guān)信號(hào)源，后關(guān)直流電源。 一、電源電壓一、電源電壓3.4.5 CMOS 集成邏輯門(mén)的使用注意事項(xiàng)集成邏輯門(mén)的使用注意事項(xiàng)第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)1. 閑置輸入端不允許懸空閑置輸入端不允許懸空。 2. 對(duì)于對(duì)于與與門(mén)和門(mén)和與非與非門(mén)，閑置輸入端應(yīng)接正電源或高電平；門(mén)，閑置輸入端應(yīng)接正電源或高電平； 對(duì)于對(duì)于或或門(mén)和門(mén)和或非或非門(mén)的閑置輸入端應(yīng)接地或低電平。門(mén)的閑置輸入端應(yīng)接地或低電平。3.4.5 CMOS 集成邏輯門(mén)的使用注意事項(xiàng)集成邏輯門(mén)的使用注意事項(xiàng) 3. 閑置輸入端不宜與使用輸入端并聯(lián)使用，因?yàn)檫@樣會(huì)增閑置輸入端不宜與使用輸入端并聯(lián)使用，因?yàn)檫@樣會(huì)增 大

44、輸入電容，從而使電路的工作速度下降。但在工作速大輸入電容，從而使電路的工作速度下降。但在工作速 度很低的情況下，允許輸入端并聯(lián)使用。度很低的情況下，允許輸入端并聯(lián)使用。 二、二、 閑置輸入端的處理閑置輸入端的處理第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)1. 輸出端不允許直接與電源輸出端不允許直接與電源 VDD 或地（或地（VSS）相連。）相連。2. 為提高電路的驅(qū)動(dòng)能力，可將同一集成芯片上相同門(mén)電為提高電路的驅(qū)動(dòng)能力，可將同一集成芯片上相同門(mén)電 路的輸入端、輸出端并聯(lián)使用。路的輸入端、輸出端并聯(lián)使用。3.4.5 CMOS 集成邏輯門(mén)的使用注意事項(xiàng)集成邏輯門(mén)的使用注意事項(xiàng) 3. 當(dāng)當(dāng)

45、 CMOS 電路輸出端接大容量的負(fù)載電容時(shí)，為保證電路輸出端接大容量的負(fù)載電容時(shí)，為保證 流過(guò)管子的電流不超過(guò)允許值，需在輸出端和電容之間流過(guò)管子的電流不超過(guò)允許值，需在輸出端和電容之間 串接一個(gè)限流電阻。串接一個(gè)限流電阻。三、輸出三、輸出端的連接端的連接第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)1. 焊接時(shí)，電烙鐵必須接地良好，必要時(shí)，可將電烙鐵焊接時(shí)，電烙鐵必須接地良好，必要時(shí)，可將電烙鐵 的電源插頭拔下，利用余熱焊接。的電源插頭拔下，利用余熱焊接。2. 集成電路在存放和運(yùn)輸時(shí)，應(yīng)放在導(dǎo)電容器或金屬容器集成電路在存放和運(yùn)輸時(shí)，應(yīng)放在導(dǎo)電容器或金屬容器 內(nèi)。內(nèi)。3.4.5 CMOS

46、 集成邏輯門(mén)的使用注意事項(xiàng)集成邏輯門(mén)的使用注意事項(xiàng) 3. 組裝、調(diào)試時(shí)，應(yīng)使所有的儀表、工作臺(tái)面等有良好的組裝、調(diào)試時(shí)，應(yīng)使所有的儀表、工作臺(tái)面等有良好的 接地。接地。四、其他注意事項(xiàng)四、其他注意事項(xiàng)第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)主要要求：主要要求： 了解了解 TTL 電路和電路和 CMOS 電路的接口。電路的接口。 3.5 TTL 電路與電路與 CMOS 電路的接口電路的接口 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 在數(shù)字系統(tǒng)中，經(jīng)常會(huì)出現(xiàn)在數(shù)字系統(tǒng)中，經(jīng)常會(huì)出現(xiàn) TTL 電路與電路與 CMOS 電路的電路的接口問(wèn)題，必須正確處理好它們之間的連接。如圖，無(wú)

47、論是接口問(wèn)題，必須正確處理好它們之間的連接。如圖，無(wú)論是 TTL 電路驅(qū)動(dòng)電路驅(qū)動(dòng) CMOS 電路，還是電路，還是 CMOS 電路驅(qū)動(dòng)電路驅(qū)動(dòng) TTL 電路，電路，驅(qū)動(dòng)門(mén)必須為負(fù)載門(mén)提供符合要求的高電平、低電平和足夠驅(qū)動(dòng)門(mén)必須為負(fù)載門(mén)提供符合要求的高電平、低電平和足夠的驅(qū)動(dòng)電流，也就是說(shuō)，必須同時(shí)滿足下列各式：的驅(qū)動(dòng)電流，也就是說(shuō)，必須同時(shí)滿足下列各式：驅(qū)動(dòng)門(mén)驅(qū)動(dòng)門(mén) 負(fù)載門(mén)負(fù)載門(mén)U OH(min) U IH(min)U OL(max) U IL(max)I OH(max) NOH I IH(max)I OL(max) NOL I IL(max)第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首

48、頁(yè)3.5.1 TTL 電路驅(qū)動(dòng)電路驅(qū)動(dòng) CMOS 電路電路 TTL電路輸出低電平，滿足驅(qū)動(dòng)電路輸出低電平，滿足驅(qū)動(dòng)CMOS 電路輸入的電路輸入的要求，而輸出高電平的下限值小于要求，而輸出高電平的下限值小于CMOS電路輸入高電電路輸入高電平的下限值，它們之間不能直接驅(qū)動(dòng)。因此，應(yīng)設(shè)法提平的下限值，它們之間不能直接驅(qū)動(dòng)。因此，應(yīng)設(shè)法提高高TTL電路輸出高電平的下限值，使其大于電路輸出高電平的下限值，使其大于CMOS電路電路輸入高電平的下限值。輸入高電平的下限值。 在在TTL電路電路輸出接一個(gè)輸出接一個(gè)上拉電阻上拉電阻 RU 一一、TTL 電路驅(qū)動(dòng)電路驅(qū)動(dòng) CMOS4000 系列電路系列電路TTL電

49、路輸出和電路輸出和CMOS 電路輸入端電路輸入端之間接入一個(gè)之間接入一個(gè)CMOS電平轉(zhuǎn)換器。電平轉(zhuǎn)換器。 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)二二、TTL電路驅(qū)動(dòng)電路驅(qū)動(dòng)74HCT高速高速CMOS電路電路 高速高速 CMOS 電路電路 CC74HCT 系列在系列在制造時(shí)已考慮到和制造時(shí)已考慮到和TTL電路的兼容問(wèn)題，電路的兼容問(wèn)題，它的輸入高電平它的輸入高電平UIH（min) = 2 V，而，而TTL電電路輸出的高電平路輸出的高電平 UOH（min) = 2.7 V，因此，因此，TTL電路的輸出端可直接與高速電路的輸出端可直接與高速 CMOS 電路電路 CC74HCT 系列的輸

50、入端相連，系列的輸入端相連，不需不需要另外再加其他器件要另外再加其他器件。第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)3.5.2 CMOS 電路驅(qū)動(dòng)電路驅(qū)動(dòng) TTL 電路電路 CMOS4000 系列電路輸出的高、低電平都滿足要求，但系列電路輸出的高、低電平都滿足要求，但由于由于TTL 電路輸入低電平電流較大，而電路輸入低電平電流較大，而 CMOS4000系列電路系列電路輸出低電平電流卻很小，灌電流負(fù)載能力很差，不能向輸出低電平電流卻很小，灌電流負(fù)載能力很差，不能向TTL提供較大的低電平電流。因此，應(yīng)設(shè)法提高提供較大的低電平電流。因此，應(yīng)設(shè)法提高CMOS4000系列系列電路輸出低電平電流

51、的能力。電路輸出低電平電流的能力。 將同一芯片上的多個(gè)將同一芯片上的多個(gè)CMOS并聯(lián)作驅(qū)動(dòng)門(mén)。并聯(lián)作驅(qū)動(dòng)門(mén)。 在在CMOS 電路輸出端和電路輸出端和TTL電路電路輸入端之間接入輸入端之間接入CMOS驅(qū)動(dòng)器。驅(qū)動(dòng)器。 一一、CMOS4000 系列驅(qū)動(dòng)系列驅(qū)動(dòng) TTL 電路電路第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)二二、高速高速CMOS電路驅(qū)動(dòng)電路驅(qū)動(dòng)TTL電路電路 高速高速 CMOS 電路的電源電壓電路的電源電壓VDD = VCC = 5 V時(shí)，時(shí)，CC74HC 和和 CC74HCT 系列電路的輸出端和系列電路的輸出端和 TTL 電路的輸入端可電路的輸入端可直接相連直接相連。第第

52、3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)解：解： 例例 試改正下圖中所示電路的錯(cuò)誤，使其正常工作。試改正下圖中所示電路的錯(cuò)誤，使其正常工作。CMOS 門(mén)門(mén)TTL 門(mén)門(mén)OD 門(mén)門(mén)(a)(b)(c)(d)VDDCMOS 門(mén)門(mén)Ya = ABVDDYb = A + BTTL 門(mén)門(mén)OD 門(mén)門(mén)Yc = AVDDENYd=ABEN = 1 時(shí)時(shí)EN = 0 時(shí)時(shí)OD 門(mén)門(mén)&TTL 門(mén)門(mén)懸空懸空CMOS 門(mén)門(mén)懸空懸空集成邏輯門(mén)電路應(yīng)用舉例集成邏輯門(mén)電路應(yīng)用舉例 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)用兩級(jí)電路、用兩級(jí)電路、 2 個(gè)個(gè)與非與非門(mén)來(lái)實(shí)現(xiàn)門(mén)來(lái)實(shí)現(xiàn) 例例 試分別采用試分別采

53、用與非與非門(mén)和門(mén)和或非或非門(mén)實(shí)現(xiàn)門(mén)實(shí)現(xiàn)與與門(mén)和門(mén)和或或門(mén)。門(mén)。解：解：( (1) ) 用用與非與非門(mén)實(shí)現(xiàn)門(mén)實(shí)現(xiàn)與與門(mén)門(mén)設(shè)法將設(shè)法將 Y = AB 用用與非與非 - - 與非與非式表示式表示因?yàn)橐驗(yàn)?Y = AB = AB因此，用因此，用與非與非門(mén)實(shí)現(xiàn)的門(mén)實(shí)現(xiàn)的與與門(mén)門(mén)電路為電路為Y = AB將將與非與非門(mén)多余輸入端與有用端并聯(lián)使用構(gòu)成門(mén)多余輸入端與有用端并聯(lián)使用構(gòu)成非非門(mén)門(mén)第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 用兩級(jí)電路、用兩級(jí)電路、3 個(gè)個(gè)與非與非門(mén)來(lái)實(shí)現(xiàn)。門(mén)來(lái)實(shí)現(xiàn)。( (2) ) 用用與非與非門(mén)實(shí)現(xiàn)門(mén)實(shí)現(xiàn)或或門(mén)門(mén)因此，用因此，用與非與非門(mén)實(shí)現(xiàn)的門(mén)實(shí)現(xiàn)的或或門(mén)電路為門(mén)電路為Y

54、 = A + B因?yàn)橐驗(yàn)?Y = A + B = A + B = A B 設(shè)法將設(shè)法將 Y = A + B 用用與與非非 - -與非與非式表示。式表示。實(shí)現(xiàn)實(shí)現(xiàn) A實(shí)現(xiàn)實(shí)現(xiàn) B第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 用兩級(jí)電路、用兩級(jí)電路、 3 個(gè)個(gè)或非或非門(mén)實(shí)現(xiàn)之。門(mén)實(shí)現(xiàn)之。( (3) ) 用用或非或非門(mén)實(shí)現(xiàn)門(mén)實(shí)現(xiàn)與與門(mén)門(mén) 設(shè)法將設(shè)法將 Y = AB 用用或或非非 或非或非式表示式表示因此，用因此，用或非或非門(mén)實(shí)現(xiàn)的門(mén)實(shí)現(xiàn)的與與門(mén)電路為門(mén)電路為因?yàn)橐驗(yàn)?Y = AB = A B = A + B將將或非或非門(mén)多余輸入端與門(mén)多余輸入端與有用端并聯(lián)使用構(gòu)成有用端并聯(lián)使用構(gòu)成非非門(mén)門(mén)Y

55、 = AB第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 用兩級(jí)電路、用兩級(jí)電路、 2 個(gè)個(gè)或非或非門(mén)實(shí)現(xiàn)之門(mén)實(shí)現(xiàn)之( (4) ) 用用或非或非門(mén)實(shí)現(xiàn)門(mén)實(shí)現(xiàn)或或門(mén)門(mén) 設(shè)法將設(shè)法將 Y = A + B 用用或非或非 或或非非式表示式表示因?yàn)橐驗(yàn)?Y = A + B = A + B因此，用因此，用或非或非門(mén)實(shí)現(xiàn)的門(mén)實(shí)現(xiàn)的或或門(mén)電路為門(mén)電路為Y = A + B第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè) 例例 有一個(gè)火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光有一個(gè)火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類(lèi)型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有感三種不同類(lèi)型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只

56、有當(dāng)其中兩種或三種探測(cè)器發(fā)出探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才當(dāng)其中兩種或三種探測(cè)器發(fā)出探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警信號(hào)，試用產(chǎn)生報(bào)警信號(hào)，試用與非與非門(mén)設(shè)計(jì)產(chǎn)生報(bào)警信號(hào)的電路。門(mén)設(shè)計(jì)產(chǎn)生報(bào)警信號(hào)的電路。輸輸 出出輸輸 入入1 1 11 1 11 1 01 1 01 0 11 0 11 0 01 0 00 1 10 1 10 1 00 1 00 0 10 0 10 0 00 0 0YA B C解：解：( (1) ) 分析設(shè)計(jì)要求，建立真值表分析設(shè)計(jì)要求，建立真值表 報(bào)警電路的輸入信號(hào)為煙感、溫感報(bào)警電路的輸入信號(hào)為煙感、溫感和紫外光感三種探測(cè)器的輸出信號(hào)，設(shè)和紫外光感三種探測(cè)器的輸出信號(hào)，設(shè)用用 A、B

57、、C 表示，且規(guī)定有火災(zāi)探測(cè)信表示，且規(guī)定有火災(zāi)探測(cè)信號(hào)時(shí)用號(hào)時(shí)用 1 1 表示，否則用表示，否則用 0 0 表示。表示。 報(bào)警電路的輸出用報(bào)警電路的輸出用 Y 表示，且規(guī)定表示，且規(guī)定需報(bào)警時(shí)需報(bào)警時(shí)Y 為為 1 1 ，否則，否則 Y 為為 0 0。 由此可列出真值表如右圖所示。由此可列出真值表如右圖所示。( (2) ) 根據(jù)根據(jù)真值表畫(huà)函數(shù)卡諾圖真值表畫(huà)函數(shù)卡諾圖1 11 11 11 10 00 00 00 0第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)根據(jù)根據(jù) Y 的的與與 - - 非非表達(dá)式畫(huà)邏輯圖表達(dá)式畫(huà)邏輯圖 1 1 1 1 1 1 1 1( (3) ) 用卡諾圖化簡(jiǎn)法求出

58、用卡諾圖化簡(jiǎn)法求出輸出邏輯函數(shù)的最簡(jiǎn)輸出邏輯函數(shù)的最簡(jiǎn)與與 - - 或或表達(dá)式，再變換為表達(dá)式，再變換為與非與非 - - 與非與非表達(dá)式。表達(dá)式。Y = AB + AC + BC( (4) ) 畫(huà)邏輯圖畫(huà)邏輯圖=AB AC BCABCY=AB AC BCABC0 01 10000 01011111 10 10 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)門(mén)電路是組成數(shù)字電路的基本單元之一，最基門(mén)電路是組成數(shù)字電路的基本單元之一，最基本的邏輯門(mén)電路有本的邏輯門(mén)電路有與與門(mén)、門(mén)、或或門(mén)和門(mén)和非非門(mén)。實(shí)用中門(mén)。實(shí)用中通常采用集成門(mén)電路，常用的有通常采用集成門(mén)電路，常用的有與非與非門(mén)、門(mén)、或非

59、或非門(mén)、門(mén)、與或非與或非門(mén)、門(mén)、異或異或門(mén)、輸出開(kāi)路門(mén)、三態(tài)門(mén)門(mén)、輸出開(kāi)路門(mén)、三態(tài)門(mén)和和 CMOS 傳輸門(mén)等。門(mén)電路的傳輸門(mén)等。門(mén)電路的學(xué)習(xí)重點(diǎn)是常學(xué)習(xí)重點(diǎn)是常用集成門(mén)的邏輯功能、外特性和應(yīng)用方法。用集成門(mén)的邏輯功能、外特性和應(yīng)用方法。 本章小結(jié)本章小結(jié)第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)在數(shù)字電路中，三極管作為開(kāi)關(guān)使用。在數(shù)字電路中，三極管作為開(kāi)關(guān)使用。硅硅NPN管管的截止條件為的截止條件為 UBE 0.5 V ，可靠可靠截止條件為截止條件為 UBE 0 V，這時(shí)這時(shí) iB 0，iC 0，集電集電極和發(fā)射極之間相當(dāng)于開(kāi)關(guān)斷開(kāi)；飽和條件為極和發(fā)射極之間相當(dāng)于開(kāi)關(guān)斷開(kāi)；飽和條件為

60、 iB IB(sat) ，這時(shí)，硅這時(shí)，硅NPN管的管的 UBE(sat) 0.7 V，UCE(sat) 0.3 V，集電極和發(fā)射極之間相當(dāng)于開(kāi)集電極和發(fā)射極之間相當(dāng)于開(kāi)關(guān)閉合。關(guān)閉合。 三極管的三極管的開(kāi)關(guān)時(shí)間限制了開(kāi)關(guān)速度。開(kāi)關(guān)開(kāi)關(guān)時(shí)間限制了開(kāi)關(guān)速度。開(kāi)關(guān)時(shí)間主要由電荷存儲(chǔ)效應(yīng)引起，要提高開(kāi)關(guān)速時(shí)間主要由電荷存儲(chǔ)效應(yīng)引起，要提高開(kāi)關(guān)速度，必須降低三極管飽和深度，加速基區(qū)存儲(chǔ)度，必須降低三極管飽和深度，加速基區(qū)存儲(chǔ)電荷的消散，為此，需采用抗飽和三極管。電荷的消散，為此，需采用抗飽和三極管。 第第 3 章章 集成邏輯門(mén)電路集成邏輯門(mén)電路返回首頁(yè)TTL 數(shù)字集成電路主要有數(shù)字集成電路主要有 CT74 標(biāo)