《電子設(shè)計自動化》課程標準

1、三、課程教學(xué)標準（1） 課程信息課程名稱：電子設(shè)計自動化建議學(xué)時：72（2） 適用專業(yè)適用于電子信息工程技術(shù)專業(yè)、應(yīng)用電子技術(shù)專業(yè)。（3） 課程定位本課程是電子信息工程技術(shù)專業(yè)及應(yīng)用電子技術(shù)專業(yè)的專業(yè)核心課程，主要針對FPGA測試、FPGA開發(fā)等崗位開設(shè)，通過學(xué)習(xí)和訓(xùn)練，主要培養(yǎng)在FPGA技術(shù)開發(fā)及電子產(chǎn)品硬件測試等工作崗位的技術(shù)操作能力，使學(xué)生熟練掌握FPGA選型、FPGA開發(fā)、電子產(chǎn)品硬件測試等基本技能。在課程設(shè)置上，前導(dǎo)課程有數(shù)字電子技術(shù)、模擬電子技術(shù)、單片機應(yīng)用技術(shù)等課程，后續(xù)課程有EDA設(shè)計綜合實訓(xùn)、嵌入式系統(tǒng)設(shè)計等課程。（4） 課程目標通過學(xué)習(xí)本課程，學(xué)生熟練掌握現(xiàn)代電子設(shè)計技術(shù)的

2、基本知識和專業(yè)術(shù)語，學(xué)會根據(jù)工程實際需求進行CPLD/FPGA芯片選型，能夠運用硬件描述語言VHDL進行CPLD/FPGA編程開發(fā)，能夠基于Quartus II軟件平臺進行電路設(shè)計仿真、調(diào)試。能與團隊成員良好溝通、合理分配工作任務(wù)并進行工作進度控制與管理。1、知識目標（1）掌握EDA設(shè)計方法與傳統(tǒng)電子設(shè)計方法的異同。（2）掌握EDA的設(shè)計流程。（3）掌握可編程邏輯器件的原理。（4）掌握FPGA/CPLD的結(jié)構(gòu)及原理。（5）掌握基于Quartus II的原理圖編程、編譯、仿真及調(diào)試方法。（6）掌握基于Quartus II的文本編程、編譯、仿真及調(diào)試方法。（7）掌握Modelsim軟件的仿真方法。

3、（8）掌握VHDL語言的結(jié)構(gòu)及語法要素。（9）掌握VHDL語言常用順序語句的語法及使用方法。（10）掌握VHDL語言常用并行語句的語法及使用方法。（11）掌握Moore型/Mealy型狀態(tài)機設(shè)計數(shù)字系統(tǒng)的方法。2、專業(yè)技能目標（1）會安裝EDA開發(fā)環(huán)境（包括Quartus II軟件、Modelsim等軟件）。（2）能夠根據(jù)工程實際需求進行FPGA/CPLD選型。（3）會基于Quartus II軟件進行原理圖及文本方法編程、編譯等操作。（4）會撰寫testbench、會用Modelsim軟件進行仿真調(diào)試。（5）能夠用VHDL語言設(shè)計常用組合邏輯電路。（6）能夠用VHDL語言設(shè)計常用時序邏輯電路。

4、（7）能夠用狀態(tài)機設(shè)計數(shù)字系統(tǒng)。（8）能夠用EDA實驗箱或開發(fā)板下載程序驗證設(shè)計。（9）會用層次化設(shè)計方法設(shè)計完整的數(shù)字系統(tǒng)。（10）能以團隊形式用專業(yè)方法進行數(shù)字系統(tǒng)的設(shè)計與仿真應(yīng)用。3、職業(yè)素質(zhì)目標（1）具有嚴謹認真、實事求是的科學(xué)態(tài)度。（2）具有良好的社會責(zé)任感、工作責(zé)任心，能主動參與到工作中。（3）具有團隊協(xié)作精神，能主動與人合作、與人交流和協(xié)商。（4）具有良好的職業(yè)道德，能按照勞動保護與環(huán)境保護的要求開展工作。（5）具有良好的口頭表達、文字表達能力，能有條理地表達自己的思想、態(tài)度和觀點。（6）具有高度的職業(yè)責(zé)任心和安全意識，遵章守紀、規(guī)范操作。（7）具有一定的自主學(xué)習(xí)和創(chuàng)新創(chuàng)造能力。

5、（8）具有較強的分析問題和解決問題能力。（9）具有基本英語聽說能力，能閱讀和翻譯可編程邏輯器件相關(guān)的簡單英文資料。（5） 課程設(shè)計1.課程內(nèi)容 課程內(nèi)容如表1所示.表1 課程內(nèi)容表序號教學(xué)模塊能力目標相關(guān)知識點建議學(xué)時11EDA設(shè)計流程及其工具能按照EDA設(shè)計方法及設(shè)計流程來設(shè)計數(shù)字電子系統(tǒng)1.基于VHDL的自頂向下設(shè)計方法2.EDA與傳統(tǒng)電子設(shè)計方法的比較3. CPLD/FPGA的結(jié)構(gòu)與工作原理4CPLD/FPGA的設(shè)計流程5常用EDA工具422Quartus II原理圖輸入設(shè)計1會使用Quartus II軟件2能基于Quartus II軟件用原理圖輸入設(shè)計方法進行電路設(shè)計3. 能用EDA實

6、驗箱下載驗證設(shè)計正確與否1Quartus II軟件介紹2. EDA實驗箱的下載驗證步驟31位全加器設(shè)計4三人表決器設(shè)計5設(shè)計有時鐘使能的2位二進制計數(shù)器6頻率計主結(jié)構(gòu)電路設(shè)計7基于LPM的數(shù)控分頻器設(shè)計833VHDL組合邏輯電路設(shè)計能用VHDL語言設(shè)計基本的組合邏輯電路 1VHDL的結(jié)構(gòu)及語法要素2VHDL的順序語句及并行語句3基于Quartus II的VHDL文本輸入設(shè)計方法4門電路的VHDL描述5. 多路選擇器的VHDL描述6. 編碼器、譯碼器的VHDL描述7. 加法器的VHDL描述8. 數(shù)值比較器的VHDL描述 2244VHDL時序邏輯電路設(shè)計能用VHDL設(shè)計基本的時序邏輯電路1D觸發(fā)器

7、的VHDL描述2計數(shù)器的VHDL描述3. 移位寄存器的VHDL描述4. 狀態(tài)機的VHDL描述2055EDA綜合設(shè)計項目1學(xué)會EDA綜合設(shè)計總體方案的設(shè)計 2能用EDA技術(shù)進行簡單數(shù)字系統(tǒng)的開發(fā) 1EDA綜合設(shè)計總體方案設(shè)計的方法及流程2EDA綜合設(shè)計各模塊的分析3. 乒乓球游戲機的設(shè)計4. 數(shù)字鐘的設(shè)計5. 等精度頻率計設(shè)計18合 計722.課程設(shè)計參考方案本課程以項目為載體，將教學(xué)內(nèi)容進行解構(gòu)與重構(gòu)，與企業(yè)合作設(shè)計三個典型的工作項目(數(shù)字鐘的設(shè)計、交通燈控制器的設(shè)計、乒乓球游戲機的設(shè)計)，三個項目之間按照易、中、難的遞進關(guān)系進行分類：在初級學(xué)習(xí)階段（數(shù)字鐘的設(shè)計)，教師提供詳細的引導(dǎo)，全面指

8、導(dǎo)學(xué)生完成項目；中級學(xué)習(xí)階段（交通燈控制器的設(shè)計），在學(xué)生具有初步項目策劃與實施能力后，簡化引導(dǎo)，加強學(xué)生的計劃與自查能力，強化學(xué)生獨立完成工作的能力；高級學(xué)習(xí)階段（乒乓球游戲機的設(shè)計），完全由學(xué)生自主決策、自主完成項目，培養(yǎng)學(xué)生的學(xué)習(xí)能力和創(chuàng)新能力。通過這樣的課程設(shè)計循序漸進地培養(yǎng)學(xué)生具備自主進行電子產(chǎn)品項目或企業(yè)訂單的自動化設(shè)計與實現(xiàn)的能力。根據(jù)崗位（群）工作任務(wù)要求，確定學(xué)習(xí)目標及學(xué)習(xí)任務(wù)內(nèi)容。本課程采取理實一體化教學(xué)模式，以學(xué)生為主體，以項目為導(dǎo)向組織教學(xué)及考核。（6） 課程考核1考核評價關(guān)注評價的多元性，注重過程評價和結(jié)果評價相結(jié)合的評價方式，既要重視結(jié)果的正確性，又要重視學(xué)生學(xué)習(xí)和

9、完成工作任務(wù)的態(tài)度、做事規(guī)范程度、完成作業(yè)等過程評價。2過程考核主要評價學(xué)生的學(xué)習(xí)態(tài)度和實訓(xùn)項目完成情況，分別占課程總成績的20%、30%；終結(jié)性考核為期末的理論考核，權(quán)重為50%，如表2所示。 3本課程期末考核按表3命題。表2電子設(shè)計自動化課程考核方案設(shè)計表評價內(nèi)容與方法成績權(quán)重評價子項目評價標準項目中所占比例過程考核學(xué)習(xí)態(tài)度出勤率20%0.5作業(yè)情況課堂提問實訓(xùn)評價項目完成情況30%實訓(xùn)報告機試終結(jié)考核期末考試筆試0.5表3 電子設(shè)計自動化課程期末考核要素比例模塊（情境）名稱評價內(nèi)容分值比例（%）理論考核實踐考核EDA設(shè)計流程及其工具1.EDA與傳統(tǒng)電子設(shè)計方法的異同2. CPLD/FPG

10、A的結(jié)構(gòu)與工作原理3CPLD/FPGA的設(shè)計流程4常用EDA工具CPLD/FPGA選型15Quartus II原理圖輸入設(shè)計1原理圖設(shè)計1位全加器設(shè)計2原理圖設(shè)計三人表決器設(shè)計3原理圖設(shè)計設(shè)計有時鐘使能的2位二進制計數(shù)器4原理圖設(shè)計頻率計主結(jié)構(gòu)電路設(shè)計5基于LPM的數(shù)控分頻器設(shè)計1Quartus II軟件使用步驟2. EDA實驗箱的下載驗證方法 3原理圖方法設(shè)計簡單的數(shù)字系統(tǒng)15VHDL組合邏輯電路設(shè)計1VHDL的結(jié)構(gòu)及語法要素2VHDL的順序語句及并行語句3基于Quartus II的VHDL文本輸入設(shè)計方法4門電路的VHDL描述5. 常用組合邏輯電路的VHDL描述1、組合邏輯電路的VHDL程

11、序設(shè)計2、用VHDL語言編程驅(qū)動FPGA的輸出設(shè)備40VHDL時序邏輯電路設(shè)計1常用時序電路的VHDL描述2用狀態(tài)機設(shè)計數(shù)字系統(tǒng)1、時序電路的VHDL描述。2、用Moore型狀態(tài)機設(shè)計數(shù)字系統(tǒng)。3、用Mealy型狀態(tài)機設(shè)計數(shù)字系統(tǒng)。30（7） 實施建議1.教材選用與編寫（1）潘松主編.EDA技術(shù)及其應(yīng)用(第一版).科學(xué)出版社，2012年5月。（2）龔江濤主編.EDA技術(shù)應(yīng)用.高等教育出版社，2015年2月。（3）廖超平主編.EDA技術(shù)與VHDL實用教程.高等教育出版社，2007年6月。（4）鄒心遙主編.電子設(shè)計自動化項目化教程.電子工業(yè)出版社，待出版。2.教學(xué)建議（1）本課程采用“協(xié)同學(xué)習(xí)”教

12、學(xué)模式，通過搭建校企合作和專業(yè)教學(xué)資源庫兩個平臺，共同組建課程教學(xué)團隊，協(xié)同培養(yǎng)人才，協(xié)同開發(fā)課程，共同建立協(xié)同學(xué)習(xí)系統(tǒng)，實現(xiàn)“內(nèi)容-學(xué)生-教師”深度互動；以任務(wù)為載體，以小組形式構(gòu)建學(xué)習(xí)共同體，共同體成員相互影響、相互促進、集體思維，實現(xiàn)共同成長；按任務(wù)布置、學(xué)習(xí)準備、計劃擬定、協(xié)同處理、任務(wù)提交、評價反饋六步法組織教學(xué)，在信息、知識、行動、情感和價值之間建立有機的、協(xié)同發(fā)展的聯(lián)系，促進多場協(xié)調(diào)；教學(xué)中講練結(jié)合，邊講邊練，在學(xué)中做、做中學(xué)，即理論、實踐一體化，將考核融入各種日常教學(xué)活動中，實現(xiàn)過程考核。（2）基于本課程職業(yè)崗位及能力培養(yǎng)的需要，建議采用項目化教學(xué)方法，將VHDL語言融入到各個具體的項目中進行學(xué)習(xí)，以降低學(xué)習(xí)難度、提高學(xué)習(xí)效率。（3）教師應(yīng)加強對學(xué)生學(xué)法的指導(dǎo)，通過引導(dǎo)問題、提示描述等在方法上指導(dǎo)學(xué)生的學(xué)習(xí)過程，并將有關(guān)知識、技能與職業(yè)道德和情感態(tài)度有機融入到課程中。教師應(yīng)營造民主和諧的教學(xué)氛圍，激發(fā)學(xué)習(xí)者參與教學(xué)活動，提高學(xué)習(xí)者學(xué)習(xí)積極性，增強學(xué)生學(xué)習(xí)的信心與成就感。（4）采用EDA實驗箱輔助教學(xué)